include/mmc.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright 2008,2010 Freescale Semiconductor, Inc
   4  * Andy Fleming
   5  *
   6  * Based (loosely) on the Linux code
   7  */
   8
   9 #ifndef _MMC_H_
  10 #define _MMC_H_
  11
  12 #include <linux/list.h>
  13 #include <linux/sizes.h>
  14 #include <linux/compiler.h>
  15 #include <part.h>
  16
  17 #if CONFIG_IS_ENABLED(MMC_HS200_SUPPORT)
  18 #define MMC_SUPPORTS_TUNING
  19 #endif
  20 #if CONFIG_IS_ENABLED(MMC_UHS_SUPPORT)
  21 #define MMC_SUPPORTS_TUNING
  22 #endif
  23
  24 /* SD/MMC version bits; 8 flags, 8 major, 8 minor, 8 change */
  25 #define SD_VERSION_SD   (1U << 31)
  26 #define MMC_VERSION_MMC (1U << 30)
  27
  28 #define MAKE_SDMMC_VERSION(a, b, c)     \
  29         ((((u32)(a)) << 16) | ((u32)(b) << 8) | (u32)(c))
  30 #define MAKE_SD_VERSION(a, b, c)        \
  31         (SD_VERSION_SD | MAKE_SDMMC_VERSION(a, b, c))
  32 #define MAKE_MMC_VERSION(a, b, c)       \
  33         (MMC_VERSION_MMC | MAKE_SDMMC_VERSION(a, b, c))
  34
  35 #define EXTRACT_SDMMC_MAJOR_VERSION(x)  \
  36         (((u32)(x) >> 16) & 0xff)
  37 #define EXTRACT_SDMMC_MINOR_VERSION(x)  \
  38         (((u32)(x) >> 8) & 0xff)
  39 #define EXTRACT_SDMMC_CHANGE_VERSION(x) \
  40         ((u32)(x) & 0xff)
  41
  42 #define SD_VERSION_3            MAKE_SD_VERSION(3, 0, 0)
  43 #define SD_VERSION_2            MAKE_SD_VERSION(2, 0, 0)
  44 #define SD_VERSION_1_0          MAKE_SD_VERSION(1, 0, 0)
  45 #define SD_VERSION_1_10         MAKE_SD_VERSION(1, 10, 0)
  46
  47 #define MMC_VERSION_UNKNOWN     MAKE_MMC_VERSION(0, 0, 0)
  48 #define MMC_VERSION_1_2         MAKE_MMC_VERSION(1, 2, 0)
  49 #define MMC_VERSION_1_4         MAKE_MMC_VERSION(1, 4, 0)
  50 #define MMC_VERSION_2_2         MAKE_MMC_VERSION(2, 2, 0)
  51 #define MMC_VERSION_3           MAKE_MMC_VERSION(3, 0, 0)
  52 #define MMC_VERSION_4           MAKE_MMC_VERSION(4, 0, 0)
  53 #define MMC_VERSION_4_1         MAKE_MMC_VERSION(4, 1, 0)
  54 #define MMC_VERSION_4_2         MAKE_MMC_VERSION(4, 2, 0)
  55 #define MMC_VERSION_4_3         MAKE_MMC_VERSION(4, 3, 0)
  56 #define MMC_VERSION_4_4         MAKE_MMC_VERSION(4, 4, 0)
  57 #define MMC_VERSION_4_41        MAKE_MMC_VERSION(4, 4, 1)
  58 #define MMC_VERSION_4_5         MAKE_MMC_VERSION(4, 5, 0)
  59 #define MMC_VERSION_5_0         MAKE_MMC_VERSION(5, 0, 0)
  60 #define MMC_VERSION_5_1         MAKE_MMC_VERSION(5, 1, 0)
  61
  62 #define MMC_CAP(mode)           (1 << mode)
  63 #define MMC_MODE_HS             (MMC_CAP(MMC_HS) | MMC_CAP(SD_HS))
  64 #define MMC_MODE_HS_52MHz       MMC_CAP(MMC_HS_52)
  65 #define MMC_MODE_DDR_52MHz      MMC_CAP(MMC_DDR_52)
  66 #define MMC_MODE_HS200          MMC_CAP(MMC_HS_200)
  67 #define MMC_MODE_HS400          MMC_CAP(MMC_HS_400)
  68
  69 #define MMC_CAP_NONREMOVABLE    BIT(14)
  70 #define MMC_CAP_NEEDS_POLL      BIT(15)
  71 #define MMC_CAP_CD_ACTIVE_HIGH  BIT(16)
  72
  73 #define MMC_MODE_8BIT           BIT(30)
  74 #define MMC_MODE_4BIT           BIT(29)
  75 #define MMC_MODE_1BIT           BIT(28)
  76 #define MMC_MODE_SPI            BIT(27)
  77
  78
  79 #define SD_DATA_4BIT    0x00040000
  80
  81 #define IS_SD(x)        ((x)->version & SD_VERSION_SD)
  82 #define IS_MMC(x)       ((x)->version & MMC_VERSION_MMC)
  83
  84 #define MMC_DATA_READ           1
  85 #define MMC_DATA_WRITE          2
  86
  87 #define MMC_CMD_GO_IDLE_STATE           0
  88 #define MMC_CMD_SEND_OP_COND            1
  89 #define MMC_CMD_ALL_SEND_CID            2
  90 #define MMC_CMD_SET_RELATIVE_ADDR       3
  91 #define MMC_CMD_SET_DSR                 4
  92 #define MMC_CMD_SWITCH                  6
  93 #define MMC_CMD_SELECT_CARD             7
  94 #define MMC_CMD_SEND_EXT_CSD            8
  95 #define MMC_CMD_SEND_CSD                9
  96 #define MMC_CMD_SEND_CID                10
  97 #define MMC_CMD_STOP_TRANSMISSION       12
  98 #define MMC_CMD_SEND_STATUS             13
  99 #define MMC_CMD_SET_BLOCKLEN            16
 100 #define MMC_CMD_READ_SINGLE_BLOCK       17
 101 #define MMC_CMD_READ_MULTIPLE_BLOCK     18
 102 #define MMC_CMD_SEND_TUNING_BLOCK               19
 103 #define MMC_CMD_SEND_TUNING_BLOCK_HS200 21
 104 #define MMC_CMD_SET_BLOCK_COUNT         23
 105 #define MMC_CMD_WRITE_SINGLE_BLOCK      24
 106 #define MMC_CMD_WRITE_MULTIPLE_BLOCK    25
 107 #define MMC_CMD_ERASE_GROUP_START       35
 108 #define MMC_CMD_ERASE_GROUP_END         36
 109 #define MMC_CMD_ERASE                   38
 110 #define MMC_CMD_APP_CMD                 55
 111 #define MMC_CMD_SPI_READ_OCR            58
 112 #define MMC_CMD_SPI_CRC_ON_OFF          59
 113 #define MMC_CMD_RES_MAN                 62
 114
 115 #define MMC_CMD62_ARG1                  0xefac62ec
 116 #define MMC_CMD62_ARG2                  0xcbaea7
 117
 118
 119 #define SD_CMD_SEND_RELATIVE_ADDR       3
 120 #define SD_CMD_SWITCH_FUNC              6
 121 #define SD_CMD_SEND_IF_COND             8
 122 #define SD_CMD_SWITCH_UHS18V            11
 123
 124 #define SD_CMD_APP_SET_BUS_WIDTH        6
 125 #define SD_CMD_APP_SD_STATUS            13
 126 #define SD_CMD_ERASE_WR_BLK_START       32
 127 #define SD_CMD_ERASE_WR_BLK_END         33
 128 #define SD_CMD_APP_SEND_OP_COND         41
 129 #define SD_CMD_APP_SEND_SCR             51
 130
 131 static inline bool mmc_is_tuning_cmd(uint cmdidx)
 132 {
 133         if ((cmdidx == MMC_CMD_SEND_TUNING_BLOCK_HS200) ||
 134             (cmdidx == MMC_CMD_SEND_TUNING_BLOCK))
 135                 return true;
 136         return false;
 137 }
 138
 139 /* SCR definitions in different words */
 140 #define SD_HIGHSPEED_BUSY       0x00020000
 141 #define SD_HIGHSPEED_SUPPORTED  0x00020000
 142
 143 #define UHS_SDR12_BUS_SPEED     0
 144 #define HIGH_SPEED_BUS_SPEED    1
 145 #define UHS_SDR25_BUS_SPEED     1
 146 #define UHS_SDR50_BUS_SPEED     2
 147 #define UHS_SDR104_BUS_SPEED    3
 148 #define UHS_DDR50_BUS_SPEED     4
 149
 150 #define SD_MODE_UHS_SDR12       BIT(UHS_SDR12_BUS_SPEED)
 151 #define SD_MODE_UHS_SDR25       BIT(UHS_SDR25_BUS_SPEED)
 152 #define SD_MODE_UHS_SDR50       BIT(UHS_SDR50_BUS_SPEED)
 153 #define SD_MODE_UHS_SDR104      BIT(UHS_SDR104_BUS_SPEED)
 154 #define SD_MODE_UHS_DDR50       BIT(UHS_DDR50_BUS_SPEED)
 155
 156 #define OCR_BUSY                0x80000000
 157 #define OCR_HCS                 0x40000000
 158 #define OCR_S18R                0x1000000
 159 #define OCR_VOLTAGE_MASK        0x007FFF80
 160 #define OCR_ACCESS_MODE         0x60000000
 161
 162 #define MMC_ERASE_ARG           0x00000000
 163 #define MMC_SECURE_ERASE_ARG    0x80000000
 164 #define MMC_TRIM_ARG            0x00000001
 165 #define MMC_DISCARD_ARG         0x00000003
 166 #define MMC_SECURE_TRIM1_ARG    0x80000001
 167 #define MMC_SECURE_TRIM2_ARG    0x80008000
 168
 169 #define MMC_STATUS_MASK         (~0x0206BF7F)
 170 #define MMC_STATUS_SWITCH_ERROR (1 << 7)
 171 #define MMC_STATUS_RDY_FOR_DATA (1 << 8)
 172 #define MMC_STATUS_CURR_STATE   (0xf << 9)
 173 #define MMC_STATUS_ERROR        (1 << 19)
 174
 175 #define MMC_STATE_PRG           (7 << 9)
 176
 177 #define MMC_VDD_165_195         0x00000080      /* VDD voltage 1.65 - 1.95 */
 178 #define MMC_VDD_20_21           0x00000100      /* VDD voltage 2.0 ~ 2.1 */
 179 #define MMC_VDD_21_22           0x00000200      /* VDD voltage 2.1 ~ 2.2 */
 180 #define MMC_VDD_22_23           0x00000400      /* VDD voltage 2.2 ~ 2.3 */
 181 #define MMC_VDD_23_24           0x00000800      /* VDD voltage 2.3 ~ 2.4 */
 182 #define MMC_VDD_24_25           0x00001000      /* VDD voltage 2.4 ~ 2.5 */
 183 #define MMC_VDD_25_26           0x00002000      /* VDD voltage 2.5 ~ 2.6 */
 184 #define MMC_VDD_26_27           0x00004000      /* VDD voltage 2.6 ~ 2.7 */
 185 #define MMC_VDD_27_28           0x00008000      /* VDD voltage 2.7 ~ 2.8 */
 186 #define MMC_VDD_28_29           0x00010000      /* VDD voltage 2.8 ~ 2.9 */
 187 #define MMC_VDD_29_30           0x00020000      /* VDD voltage 2.9 ~ 3.0 */
 188 #define MMC_VDD_30_31           0x00040000      /* VDD voltage 3.0 ~ 3.1 */
 189 #define MMC_VDD_31_32           0x00080000      /* VDD voltage 3.1 ~ 3.2 */
 190 #define MMC_VDD_32_33           0x00100000      /* VDD voltage 3.2 ~ 3.3 */
 191 #define MMC_VDD_33_34           0x00200000      /* VDD voltage 3.3 ~ 3.4 */
 192 #define MMC_VDD_34_35           0x00400000      /* VDD voltage 3.4 ~ 3.5 */
 193 #define MMC_VDD_35_36           0x00800000      /* VDD voltage 3.5 ~ 3.6 */
 194
 195 #define MMC_SWITCH_MODE_CMD_SET         0x00 /* Change the command set */
 196 #define MMC_SWITCH_MODE_SET_BITS        0x01 /* Set bits in EXT_CSD byte
 197                                                 addressed by index which are
 198                                                 1 in value field */
 199 #define MMC_SWITCH_MODE_CLEAR_BITS      0x02 /* Clear bits in EXT_CSD byte
 200                                                 addressed by index, which are
 201                                                 1 in value field */
 202 #define MMC_SWITCH_MODE_WRITE_BYTE      0x03 /* Set target byte to value */
 203
 204 #define SD_SWITCH_CHECK         0
 205 #define SD_SWITCH_SWITCH        1
 206
 207 /*
 208  * EXT_CSD fields
 209  */
 210 #define EXT_CSD_ENH_START_ADDR          136     /* R/W */
 211 #define EXT_CSD_ENH_SIZE_MULT           140     /* R/W */
 212 #define EXT_CSD_GP_SIZE_MULT            143     /* R/W */
 213 #define EXT_CSD_PARTITION_SETTING       155     /* R/W */
 214 #define EXT_CSD_PARTITIONS_ATTRIBUTE    156     /* R/W */
 215 #define EXT_CSD_MAX_ENH_SIZE_MULT       157     /* R */
 216 #define EXT_CSD_PARTITIONING_SUPPORT    160     /* RO */
 217 #define EXT_CSD_RST_N_FUNCTION          162     /* R/W */
 218 #define EXT_CSD_BKOPS_EN                163     /* R/W & R/W/E */
 219 #define EXT_CSD_WR_REL_PARAM            166     /* R */
 220 #define EXT_CSD_WR_REL_SET              167     /* R/W */
 221 #define EXT_CSD_RPMB_MULT               168     /* RO */
 222 #define EXT_CSD_ERASE_GROUP_DEF         175     /* R/W */
 223 #define EXT_CSD_BOOT_BUS_WIDTH          177
 224 #define EXT_CSD_PART_CONF               179     /* R/W */
 225 #define EXT_CSD_BUS_WIDTH               183     /* R/W */
 226 #define EXT_CSD_HS_TIMING               185     /* R/W */
 227 #define EXT_CSD_REV                     192     /* RO */
 228 #define EXT_CSD_CARD_TYPE               196     /* RO */
 229 #define EXT_CSD_SEC_CNT                 212     /* RO, 4 bytes */
 230 #define EXT_CSD_HC_WP_GRP_SIZE          221     /* RO */
 231 #define EXT_CSD_HC_ERASE_GRP_SIZE       224     /* RO */
 232 #define EXT_CSD_BOOT_MULT               226     /* RO */
 233 #define EXT_CSD_BKOPS_SUPPORT           502     /* RO */
 234
 235 /*
 236  * EXT_CSD field definitions
 237  */
 238
 239 #define EXT_CSD_CMD_SET_NORMAL          (1 << 0)
 240 #define EXT_CSD_CMD_SET_SECURE          (1 << 1)
 241 #define EXT_CSD_CMD_SET_CPSECURE        (1 << 2)
 242
 243 #define EXT_CSD_CARD_TYPE_26    (1 << 0)        /* Card can run at 26MHz */
 244 #define EXT_CSD_CARD_TYPE_52    (1 << 1)        /* Card can run at 52MHz */
 245 #define EXT_CSD_CARD_TYPE_DDR_1_8V      (1 << 2)
 246 #define EXT_CSD_CARD_TYPE_DDR_1_2V      (1 << 3)
 247 #define EXT_CSD_CARD_TYPE_DDR_52        (EXT_CSD_CARD_TYPE_DDR_1_8V \
 248                                         | EXT_CSD_CARD_TYPE_DDR_1_2V)
 249
 250 #define EXT_CSD_CARD_TYPE_HS200_1_8V    BIT(4)  /* Card can run at 200MHz */
 251                                                 /* SDR mode @1.8V I/O */
 252 #define EXT_CSD_CARD_TYPE_HS200_1_2V    BIT(5)  /* Card can run at 200MHz */
 253                                                 /* SDR mode @1.2V I/O */
 254 #define EXT_CSD_CARD_TYPE_HS200         (EXT_CSD_CARD_TYPE_HS200_1_8V | \
 255                                          EXT_CSD_CARD_TYPE_HS200_1_2V)
 256 #define EXT_CSD_CARD_TYPE_HS400_1_8V    BIT(6)
 257 #define EXT_CSD_CARD_TYPE_HS400_1_2V    BIT(7)
 258 #define EXT_CSD_CARD_TYPE_HS400         (EXT_CSD_CARD_TYPE_HS400_1_8V | \
 259                                          EXT_CSD_CARD_TYPE_HS400_1_2V)
 260
 261 #define EXT_CSD_BUS_WIDTH_1     0       /* Card is in 1 bit mode */
 262 #define EXT_CSD_BUS_WIDTH_4     1       /* Card is in 4 bit mode */
 263 #define EXT_CSD_BUS_WIDTH_8     2       /* Card is in 8 bit mode */
 264 #define EXT_CSD_DDR_BUS_WIDTH_4 5       /* Card is in 4 bit DDR mode */
 265 #define EXT_CSD_DDR_BUS_WIDTH_8 6       /* Card is in 8 bit DDR mode */
 266 #define EXT_CSD_DDR_FLAG        BIT(2)  /* Flag for DDR mode */
 267
 268 #define EXT_CSD_TIMING_LEGACY   0       /* no high speed */
 269 #define EXT_CSD_TIMING_HS       1       /* HS */
 270 #define EXT_CSD_TIMING_HS200    2       /* HS200 */
 271 #define EXT_CSD_TIMING_HS400    3       /* HS400 */
 272
 273 #define EXT_CSD_BOOT_ACK_ENABLE                 (1 << 6)
 274 #define EXT_CSD_BOOT_PARTITION_ENABLE           (1 << 3)
 275 #define EXT_CSD_PARTITION_ACCESS_ENABLE         (1 << 0)
 276 #define EXT_CSD_PARTITION_ACCESS_DISABLE        (0 << 0)
 277
 278 #define EXT_CSD_BOOT_ACK(x)             (x << 6)
 279 #define EXT_CSD_BOOT_PART_NUM(x)        (x << 3)
 280 #define EXT_CSD_PARTITION_ACCESS(x)     (x << 0)
 281
 282 #define EXT_CSD_EXTRACT_BOOT_ACK(x)             (((x) >> 6) & 0x1)
 283 #define EXT_CSD_EXTRACT_BOOT_PART(x)            (((x) >> 3) & 0x7)
 284 #define EXT_CSD_EXTRACT_PARTITION_ACCESS(x)     ((x) & 0x7)
 285
 286 #define EXT_CSD_BOOT_BUS_WIDTH_MODE(x)  (x << 3)
 287 #define EXT_CSD_BOOT_BUS_WIDTH_RESET(x) (x << 2)
 288 #define EXT_CSD_BOOT_BUS_WIDTH_WIDTH(x) (x)
 289
 290 #define EXT_CSD_PARTITION_SETTING_COMPLETED     (1 << 0)
 291
 292 #define EXT_CSD_ENH_USR         (1 << 0)        /* user data area is enhanced */
 293 #define EXT_CSD_ENH_GP(x)       (1 << ((x)+1))  /* GP part (x+1) is enhanced */
 294
 295 #define EXT_CSD_HS_CTRL_REL     (1 << 0)        /* host controlled WR_REL_SET */
 296
 297 #define EXT_CSD_WR_DATA_REL_USR         (1 << 0)        /* user data area WR_REL */
 298 #define EXT_CSD_WR_DATA_REL_GP(x)       (1 << ((x)+1))  /* GP part (x+1) WR_REL */
 299
 300 #define R1_ILLEGAL_COMMAND              (1 << 22)
 301 #define R1_APP_CMD                      (1 << 5)
 302
 303 #define MMC_RSP_PRESENT (1 << 0)
 304 #define MMC_RSP_136     (1 << 1)                /* 136 bit response */
 305 #define MMC_RSP_CRC     (1 << 2)                /* expect valid crc */
 306 #define MMC_RSP_BUSY    (1 << 3)                /* card may send busy */
 307 #define MMC_RSP_OPCODE  (1 << 4)                /* response contains opcode */
 308
 309 #define MMC_RSP_NONE    (0)
 310 #define MMC_RSP_R1      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE)
 311 #define MMC_RSP_R1b     (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE| \
 312                         MMC_RSP_BUSY)
 313 #define MMC_RSP_R2      (MMC_RSP_PRESENT|MMC_RSP_136|MMC_RSP_CRC)
 314 #define MMC_RSP_R3      (MMC_RSP_PRESENT)
 315 #define MMC_RSP_R4      (MMC_RSP_PRESENT)
 316 #define MMC_RSP_R5      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE)
 317 #define MMC_RSP_R6      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE)
 318 #define MMC_RSP_R7      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE)
 319
 320 #define MMCPART_NOAVAILABLE     (0xff)
 321 #define PART_ACCESS_MASK        (0x7)
 322 #define PART_SUPPORT            (0x1)
 323 #define ENHNCD_SUPPORT          (0x2)
 324 #define PART_ENH_ATTRIB         (0x1f)
 325
 326 #define MMC_QUIRK_RETRY_SEND_CID        BIT(0)
 327 #define MMC_QUIRK_RETRY_SET_BLOCKLEN    BIT(1)
 328
 329 enum mmc_voltage {
 330         MMC_SIGNAL_VOLTAGE_000 = 0,
 331         MMC_SIGNAL_VOLTAGE_120 = 1,
 332         MMC_SIGNAL_VOLTAGE_180 = 2,
 333         MMC_SIGNAL_VOLTAGE_330 = 4,
 334 };
 335
 336 #define MMC_ALL_SIGNAL_VOLTAGE (MMC_SIGNAL_VOLTAGE_120 |\
 337                                 MMC_SIGNAL_VOLTAGE_180 |\
 338                                 MMC_SIGNAL_VOLTAGE_330)
 339
 340 /* Maximum block size for MMC */
 341 #define MMC_MAX_BLOCK_LEN       512
 342
 343 /* The number of MMC physical partitions.  These consist of:
 344  * boot partitions (2), general purpose partitions (4) in MMC v4.4.
 345  */
 346 #define MMC_NUM_BOOT_PARTITION  2
 347 #define MMC_PART_RPMB           3       /* RPMB partition number */
 348
 349 /* Driver model support */
 350
 351 /**
 352  * struct mmc_uclass_priv - Holds information about a device used by the uclass
 353  */
 354 struct mmc_uclass_priv {
 355         struct mmc *mmc;
 356 };
 357
 358 /**
 359  * mmc_get_mmc_dev() - get the MMC struct pointer for a device
 360  *
 361  * Provided that the device is already probed and ready for use, this value
 362  * will be available.
 363  *
 364  * @dev:        Device
 365  * @return associated mmc struct pointer if available, else NULL
 366  */
 367 struct mmc *mmc_get_mmc_dev(struct udevice *dev);
 368
 369 /* End of driver model support */
 370
 371 struct mmc_cid {
 372         unsigned long psn;
 373         unsigned short oid;
 374         unsigned char mid;
 375         unsigned char prv;
 376         unsigned char mdt;
 377         char pnm[7];
 378 };
 379
 380 struct mmc_cmd {
 381         ushort cmdidx;
 382         uint resp_type;
 383         uint cmdarg;
 384         uint response[4];
 385 };
 386
 387 struct mmc_data {
 388         union {
 389                 char *dest;
 390                 const char *src; /* src buffers don't get written to */
 391         };
 392         uint flags;
 393         uint blocks;
 394         uint blocksize;
 395 };
 396
 397 /* forward decl. */
 398 struct mmc;
 399
 400 #if CONFIG_IS_ENABLED(DM_MMC)
 401 struct dm_mmc_ops {
 402         /**
 403          * send_cmd() - Send a command to the MMC device
 404          *
 405          * @dev:        Device to receive the command
 406          * @cmd:        Command to send
 407          * @data:       Additional data to send/receive
 408          * @return 0 if OK, -ve on error
 409          */
 410         int (*send_cmd)(struct udevice *dev, struct mmc_cmd *cmd,
 411                         struct mmc_data *data);
 412
 413         /**
 414          * set_ios() - Set the I/O speed/width for an MMC device
 415          *
 416          * @dev:        Device to update
 417          * @return 0 if OK, -ve on error
 418          */
 419         int (*set_ios)(struct udevice *dev);
 420
 421         /**
 422          * send_init_stream() - send the initialization stream: 74 clock cycles
 423          * This is used after power up before sending the first command
 424          *
 425          * @dev:        Device to update
 426          */
 427         void (*send_init_stream)(struct udevice *dev);
 428
 429         /**
 430          * get_cd() - See whether a card is present
 431          *
 432          * @dev:        Device to check
 433          * @return 0 if not present, 1 if present, -ve on error
 434          */
 435         int (*get_cd)(struct udevice *dev);
 436
 437         /**
 438          * get_wp() - See whether a card has write-protect enabled
 439          *
 440          * @dev:        Device to check
 441          * @return 0 if write-enabled, 1 if write-protected, -ve on error
 442          */
 443         int (*get_wp)(struct udevice *dev);
 444
 445 #ifdef MMC_SUPPORTS_TUNING
 446         /**
 447          * execute_tuning() - Start the tuning process
 448          *
 449          * @dev:        Device to start the tuning
 450          * @opcode:     Command opcode to send
 451          * @return 0 if OK, -ve on error
 452          */
 453         int (*execute_tuning)(struct udevice *dev, uint opcode);
 454 #endif
 455
 456 #if CONFIG_IS_ENABLED(MMC_UHS_SUPPORT)
 457         /**
 458          * wait_dat0() - wait until dat0 is in the target state
 459          *              (CLK must be running during the wait)
 460          *
 461          * @dev:        Device to check
 462          * @state:      target state
 463          * @timeout:    timeout in us
 464          * @return 0 if dat0 is in the target state, -ve on error
 465          */
 466         int (*wait_dat0)(struct udevice *dev, int state, int timeout);
 467 #endif
 468 };
 469
 470 #define mmc_get_ops(dev)        ((struct dm_mmc_ops *)(dev)->driver->ops)
 471
 472 int dm_mmc_send_cmd(struct udevice *dev, struct mmc_cmd *cmd,
 473                     struct mmc_data *data);
 474 int dm_mmc_set_ios(struct udevice *dev);
 475 void dm_mmc_send_init_stream(struct udevice *dev);
 476 int dm_mmc_get_cd(struct udevice *dev);
 477 int dm_mmc_get_wp(struct udevice *dev);
 478 int dm_mmc_execute_tuning(struct udevice *dev, uint opcode);
 479 int dm_mmc_wait_dat0(struct udevice *dev, int state, int timeout);
 480
 481 /* Transition functions for compatibility */
 482 int mmc_set_ios(struct mmc *mmc);
 483 void mmc_send_init_stream(struct mmc *mmc);
 484 int mmc_getcd(struct mmc *mmc);
 485 int mmc_getwp(struct mmc *mmc);
 486 int mmc_execute_tuning(struct mmc *mmc, uint opcode);
 487 int mmc_wait_dat0(struct mmc *mmc, int state, int timeout);
 488
 489 #else
 490 struct mmc_ops {
 491         int (*send_cmd)(struct mmc *mmc,
 492                         struct mmc_cmd *cmd, struct mmc_data *data);
 493         int (*set_ios)(struct mmc *mmc);
 494         int (*init)(struct mmc *mmc);
 495         int (*getcd)(struct mmc *mmc);
 496         int (*getwp)(struct mmc *mmc);
 497 };
 498 #endif
 499
 500 struct mmc_config {
 501         const char *name;
 502 #if !CONFIG_IS_ENABLED(DM_MMC)
 503         const struct mmc_ops *ops;
 504 #endif
 505         uint host_caps;
 506         uint voltages;
 507         uint f_min;
 508         uint f_max;
 509         uint b_max;
 510         unsigned char part_type;
 511 };
 512
 513 struct sd_ssr {
 514         unsigned int au;                /* In sectors */
 515         unsigned int erase_timeout;     /* In milliseconds */
 516         unsigned int erase_offset;      /* In milliseconds */
 517 };
 518
 519 enum bus_mode {
 520         MMC_LEGACY,
 521         SD_LEGACY,
 522         MMC_HS,
 523         SD_HS,
 524         MMC_HS_52,
 525         MMC_DDR_52,
 526         UHS_SDR12,
 527         UHS_SDR25,
 528         UHS_SDR50,
 529         UHS_DDR50,
 530         UHS_SDR104,
 531         MMC_HS_200,
 532         MMC_HS_400,
 533         MMC_MODES_END
 534 };
 535
 536 const char *mmc_mode_name(enum bus_mode mode);
 537 void mmc_dump_capabilities(const char *text, uint caps);
 538
 539 static inline bool mmc_is_mode_ddr(enum bus_mode mode)
 540 {
 541         if (mode == MMC_DDR_52)
 542                 return true;
 543 #if CONFIG_IS_ENABLED(MMC_UHS_SUPPORT)
 544         else if (mode == UHS_DDR50)
 545                 return true;
 546 #endif
 547 #if CONFIG_IS_ENABLED(MMC_HS400_SUPPORT)
 548         else if (mode == MMC_HS_400)
 549                 return true;
 550 #endif
 551         else
 552                 return false;
 553 }
 554
 555 #define UHS_CAPS (MMC_CAP(UHS_SDR12) | MMC_CAP(UHS_SDR25) | \
 556                   MMC_CAP(UHS_SDR50) | MMC_CAP(UHS_SDR104) | \
 557                   MMC_CAP(UHS_DDR50))
 558
 559 static inline bool supports_uhs(uint caps)
 560 {
 561 #if CONFIG_IS_ENABLED(MMC_UHS_SUPPORT)
 562         return (caps & UHS_CAPS) ? true : false;
 563 #else
 564         return false;
 565 #endif
 566 }
 567
 568 /*
 569  * With CONFIG_DM_MMC enabled, struct mmc can be accessed from the MMC device
 570  * with mmc_get_mmc_dev().
 571  *
 572  * TODO struct mmc should be in mmc_private but it's hard to fix right now
 573  */
 574 struct mmc {
 575 #if !CONFIG_IS_ENABLED(BLK)
 576         struct list_head link;
 577 #endif
 578         const struct mmc_config *cfg;   /* provided configuration */
 579         uint version;
 580         void *priv;
 581         uint has_init;
 582         int high_capacity;
 583         bool clk_disable; /* true if the clock can be turned off */
 584         uint bus_width;
 585         uint clock;
 586         enum mmc_voltage signal_voltage;
 587         uint card_caps;
 588         uint host_caps;
 589         uint ocr;
 590         uint dsr;
 591         uint dsr_imp;
 592         uint scr[2];
 593         uint csd[4];
 594         uint cid[4];
 595         ushort rca;
 596         u8 part_support;
 597         u8 part_attr;
 598         u8 wr_rel_set;
 599         u8 part_config;
 600         uint tran_speed;
 601         uint legacy_speed; /* speed for the legacy mode provided by the card */
 602         uint read_bl_len;
 603 #if CONFIG_IS_ENABLED(MMC_WRITE)
 604         uint write_bl_len;
 605         uint erase_grp_size;    /* in 512-byte sectors */
 606 #endif
 607 #if CONFIG_IS_ENABLED(MMC_HW_PARTITIONING)
 608         uint hc_wp_grp_size;    /* in 512-byte sectors */
 609 #endif
 610 #if CONFIG_IS_ENABLED(MMC_WRITE)
 611         struct sd_ssr   ssr;    /* SD status register */
 612 #endif
 613         u64 capacity;
 614         u64 capacity_user;
 615         u64 capacity_boot;
 616         u64 capacity_rpmb;
 617         u64 capacity_gp[4];
 618 #ifndef CONFIG_SPL_BUILD
 619         u64 enh_user_start;
 620         u64 enh_user_size;
 621 #endif
 622 #if !CONFIG_IS_ENABLED(BLK)
 623         struct blk_desc block_dev;
 624 #endif
 625         char op_cond_pending;   /* 1 if we are waiting on an op_cond command */
 626         char init_in_progress;  /* 1 if we have done mmc_start_init() */
 627         char preinit;           /* start init as early as possible */
 628         int ddr_mode;
 629 #if CONFIG_IS_ENABLED(DM_MMC)
 630         struct udevice *dev;    /* Device for this MMC controller */
 631 #if CONFIG_IS_ENABLED(DM_REGULATOR)
 632         struct udevice *vmmc_supply;    /* Main voltage regulator (Vcc)*/
 633         struct udevice *vqmmc_supply;   /* IO voltage regulator (Vccq)*/
 634 #endif
 635 #endif
 636         u8 *ext_csd;
 637         u32 cardtype;           /* cardtype read from the MMC */
 638         enum mmc_voltage current_voltage;
 639         enum bus_mode selected_mode; /* mode currently used */
 640         enum bus_mode best_mode; /* best mode is the supported mode with the
 641                                   * highest bandwidth. It may not always be the
 642                                   * operating mode due to limitations when
 643                                   * accessing the boot partitions
 644                                   */
 645         u32 quirks;
 646 };
 647
 648 struct mmc_hwpart_conf {
 649         struct {
 650                 uint enh_start; /* in 512-byte sectors */
 651                 uint enh_size;  /* in 512-byte sectors, if 0 no enh area */
 652                 unsigned wr_rel_change : 1;
 653                 unsigned wr_rel_set : 1;
 654         } user;
 655         struct {
 656                 uint size;      /* in 512-byte sectors */
 657                 unsigned enhanced : 1;
 658                 unsigned wr_rel_change : 1;
 659                 unsigned wr_rel_set : 1;
 660         } gp_part[4];
 661 };
 662
 663 enum mmc_hwpart_conf_mode {
 664         MMC_HWPART_CONF_CHECK,
 665         MMC_HWPART_CONF_SET,
 666         MMC_HWPART_CONF_COMPLETE,
 667 };
 668
 669 struct mmc *mmc_create(const struct mmc_config *cfg, void *priv);
 670
 671 /**
 672  * mmc_bind() - Set up a new MMC device ready for probing
 673  *
 674  * A child block device is bound with the IF_TYPE_MMC interface type. This
 675  * allows the device to be used with CONFIG_BLK
 676  *
 677  * @dev:        MMC device to set up
 678  * @mmc:        MMC struct
 679  * @cfg:        MMC configuration
 680  * @return 0 if OK, -ve on error
 681  */
 682 int mmc_bind(struct udevice *dev, struct mmc *mmc,
 683              const struct mmc_config *cfg);
 684 void mmc_destroy(struct mmc *mmc);
 685
 686 /**
 687  * mmc_unbind() - Unbind a MMC device's child block device
 688  *
 689  * @dev:        MMC device
 690  * @return 0 if OK, -ve on error
 691  */
 692 int mmc_unbind(struct udevice *dev);
 693 int mmc_initialize(bd_t *bis);
 694 int mmc_init(struct mmc *mmc);
 695 int mmc_send_tuning(struct mmc *mmc, u32 opcode, int *cmd_error);
 696
 697 #if CONFIG_IS_ENABLED(MMC_UHS_SUPPORT) || \
 698     CONFIG_IS_ENABLED(MMC_HS200_SUPPORT) || \
 699     CONFIG_IS_ENABLED(MMC_HS400_SUPPORT)
 700 int mmc_deinit(struct mmc *mmc);
 701 #endif
 702
 703 /**
 704  * mmc_of_parse() - Parse the device tree to get the capabilities of the host
 705  *
 706  * @dev:        MMC device
 707  * @cfg:        MMC configuration
 708  * @return 0 if OK, -ve on error
 709  */
 710 int mmc_of_parse(struct udevice *dev, struct mmc_config *cfg);
 711
 712 int mmc_read(struct mmc *mmc, u64 src, uchar *dst, int size);
 713
 714 /**
 715  * mmc_voltage_to_mv() - Convert a mmc_voltage in mV
 716  *
 717  * @voltage:    The mmc_voltage to convert
 718  * @return the value in mV if OK, -EINVAL on error (invalid mmc_voltage value)
 719  */
 720 int mmc_voltage_to_mv(enum mmc_voltage voltage);
 721
 722 /**
 723  * mmc_set_clock() - change the bus clock
 724  * @mmc:        MMC struct
 725  * @clock:      bus frequency in Hz
 726  * @disable:    flag indicating if the clock must on or off
 727  * @return 0 if OK, -ve on error
 728  */
 729 int mmc_set_clock(struct mmc *mmc, uint clock, bool disable);
 730
 731 #define MMC_CLK_ENABLE          false
 732 #define MMC_CLK_DISABLE         true
 733
 734 struct mmc *find_mmc_device(int dev_num);
 735 int mmc_set_dev(int dev_num);
 736 void print_mmc_devices(char separator);
 737
 738 /**
 739  * get_mmc_num() - get the total MMC device number
 740  *
 741  * @return 0 if there is no MMC device, else the number of devices
 742  */
 743 int get_mmc_num(void);
 744 int mmc_switch_part(struct mmc *mmc, unsigned int part_num);
 745 int mmc_hwpart_config(struct mmc *mmc, const struct mmc_hwpart_conf *conf,
 746                       enum mmc_hwpart_conf_mode mode);
 747
 748 #if !CONFIG_IS_ENABLED(DM_MMC)
 749 int mmc_getcd(struct mmc *mmc);
 750 int board_mmc_getcd(struct mmc *mmc);
 751 int mmc_getwp(struct mmc *mmc);
 752 int board_mmc_getwp(struct mmc *mmc);
 753 #endif
 754
 755 int mmc_set_dsr(struct mmc *mmc, u16 val);
 756 /* Function to change the size of boot partition and rpmb partitions */
 757 int mmc_boot_partition_size_change(struct mmc *mmc, unsigned long bootsize,
 758                                         unsigned long rpmbsize);
 759 /* Function to modify the PARTITION_CONFIG field of EXT_CSD */
 760 int mmc_set_part_conf(struct mmc *mmc, u8 ack, u8 part_num, u8 access);
 761 /* Function to modify the BOOT_BUS_WIDTH field of EXT_CSD */
 762 int mmc_set_boot_bus_width(struct mmc *mmc, u8 width, u8 reset, u8 mode);
 763 /* Function to modify the RST_n_FUNCTION field of EXT_CSD */
 764 int mmc_set_rst_n_function(struct mmc *mmc, u8 enable);
 765 /* Functions to read / write the RPMB partition */
 766 int mmc_rpmb_set_key(struct mmc *mmc, void *key);
 767 int mmc_rpmb_get_counter(struct mmc *mmc, unsigned long *counter);
 768 int mmc_rpmb_read(struct mmc *mmc, void *addr, unsigned short blk,
 769                   unsigned short cnt, unsigned char *key);
 770 int mmc_rpmb_write(struct mmc *mmc, void *addr, unsigned short blk,
 771                    unsigned short cnt, unsigned char *key);
 772
 773 /**
 774  * mmc_rpmb_route_frames() - route RPMB data frames
 775  * @mmc         Pointer to a MMC device struct
 776  * @req         Request data frames
 777  * @reqlen      Length of data frames in bytes
 778  * @rsp         Supplied buffer for response data frames
 779  * @rsplen      Length of supplied buffer for response data frames
 780  *
 781  * The RPMB data frames are routed to/from some external entity, for
 782  * example a Trusted Exectuion Environment in an arm TrustZone protected
 783  * secure world. It's expected that it's the external entity who is in
 784  * control of the RPMB key.
 785  *
 786  * Returns 0 on success, < 0 on error.
 787  */
 788 int mmc_rpmb_route_frames(struct mmc *mmc, void *req, unsigned long reqlen,
 789                           void *rsp, unsigned long rsplen);
 790
 791 #ifdef CONFIG_CMD_BKOPS_ENABLE
 792 int mmc_set_bkops_enable(struct mmc *mmc);
 793 #endif
 794
 795 /**
 796  * Start device initialization and return immediately; it does not block on
 797  * polling OCR (operation condition register) status. Useful for checking
 798  * the presence of SD/eMMC when no card detect logic is available.
 799  *
 800  * @param mmc   Pointer to a MMC device struct
 801  * @return 0 on success, <0 on error.
 802  */
 803 int mmc_get_op_cond(struct mmc *mmc);
 804
 805 /**
 806  * Start device initialization and return immediately; it does not block on
 807  * polling OCR (operation condition register) status.  Then you should call
 808  * mmc_init, which would block on polling OCR status and complete the device
 809  * initializatin.
 810  *
 811  * @param mmc   Pointer to a MMC device struct
 812  * @return 0 on success, <0 on error.
 813  */
 814 int mmc_start_init(struct mmc *mmc);
 815
 816 /**
 817  * Set preinit flag of mmc device.
 818  *
 819  * This will cause the device to be pre-inited during mmc_initialize(),
 820  * which may save boot time if the device is not accessed until later.
 821  * Some eMMC devices take 200-300ms to init, but unfortunately they
 822  * must be sent a series of commands to even get them to start preparing
 823  * for operation.
 824  *
 825  * @param mmc           Pointer to a MMC device struct
 826  * @param preinit       preinit flag value
 827  */
 828 void mmc_set_preinit(struct mmc *mmc, int preinit);
 829
 830 #ifdef CONFIG_MMC_SPI
 831 #define mmc_host_is_spi(mmc)    ((mmc)->cfg->host_caps & MMC_MODE_SPI)
 832 #else
 833 #define mmc_host_is_spi(mmc)    0
 834 #endif
 835 struct mmc *mmc_spi_init(uint bus, uint cs, uint speed, uint mode);
 836
 837 void board_mmc_power_init(void);
 838 int board_mmc_init(bd_t *bis);
 839 int cpu_mmc_init(bd_t *bis);
 840 int mmc_get_env_addr(struct mmc *mmc, int copy, u32 *env_addr);
 841 # ifdef CONFIG_SYS_MMC_ENV_PART
 842 extern uint mmc_get_env_part(struct mmc *mmc);
 843 # endif
 844 int mmc_get_env_dev(void);
 845
 846 /* Set block count limit because of 16 bit register limit on some hardware*/
 847 #ifndef CONFIG_SYS_MMC_MAX_BLK_COUNT
 848 #define CONFIG_SYS_MMC_MAX_BLK_COUNT 65535
 849 #endif
 850
 851 /**
 852  * mmc_get_blk_desc() - Get the block descriptor for an MMC device
 853  *
 854  * @mmc:        MMC device
 855  * @return block device if found, else NULL
 856  */
 857 struct blk_desc *mmc_get_blk_desc(struct mmc *mmc);
 858
 859 #endif /* _MMC_H_ */