include/configs/ethernut5.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * (C) Copyright 2011
   4  * egnite GmbH <info@egnite.de>
   5  *
   6  * Configuation settings for Ethernut 5 with AT91SAM9XE.
   7  */
   8
   9 #ifndef __CONFIG_H
  10 #define __CONFIG_H
  11
  12 #include <asm/hardware.h>
  13
  14 /* The first stage boot loader expects u-boot running at this address. */
  15
  16 /* The first stage boot loader takes care of low level initialization. */
  17 #define CONFIG_SKIP_LOWLEVEL_INIT
  18
  19 /* Set our official architecture number. */
  20 #define CONFIG_MACH_TYPE MACH_TYPE_ETHERNUT5
  21
  22 /* CPU information */
  23
  24 /* ARM asynchronous clock */
  25 #define CONFIG_SYS_AT91_SLOW_CLOCK      32768   /* slow clock xtal */
  26 #define CONFIG_SYS_AT91_MAIN_CLOCK      18432000 /* 18.432 MHz crystal */
  27
  28 /* 32kB internal SRAM */
  29 #define CONFIG_SRAM_BASE        0x00300000 /*AT91SAM9XE_SRAM_BASE */
  30 #define CONFIG_SRAM_SIZE        (32 << 10)
  31 #define CONFIG_SYS_INIT_SP_ADDR (CONFIG_SRAM_BASE + CONFIG_SRAM_SIZE - \
  32                                 GENERATED_GBL_DATA_SIZE)
  33
  34 /* 128MB SDRAM in 1 bank */
  35 #define CONFIG_SYS_SDRAM_BASE           0x20000000
  36 #define CONFIG_SYS_SDRAM_SIZE           (128 << 20)
  37 #define CONFIG_SYS_LOAD_ADDR            CONFIG_SYS_SDRAM_BASE
  38 #define CONFIG_LOADADDR                 CONFIG_SYS_LOAD_ADDR
  39 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + (1 << 20))
  40
  41 /* 512kB on-chip NOR flash */
  42 # define CONFIG_SYS_MAX_FLASH_BANKS     1
  43 # define CONFIG_SYS_FLASH_BASE          0x00200000 /* AT91SAM9XE_FLASH_BASE */
  44 # define CONFIG_AT91_EFLASH
  45 # define CONFIG_SYS_MAX_FLASH_SECT      32
  46 # define CONFIG_EFLASH_PROTSECTORS      1
  47
  48
  49 /* bootstrap + u-boot + env + linux in dataflash on CS0 */
  50
  51 /* NAND flash */
  52 #ifdef CONFIG_CMD_NAND
  53 #define CONFIG_SYS_MAX_NAND_DEVICE      1
  54 #define CONFIG_SYS_NAND_BASE            0x40000000
  55 #define CONFIG_SYS_NAND_DBW_8
  56 /* our ALE is AD21 */
  57 #define CONFIG_SYS_NAND_MASK_ALE        (1 << 21)
  58 /* our CLE is AD22 */
  59 #define CONFIG_SYS_NAND_MASK_CLE        (1 << 22)
  60 #define CONFIG_SYS_NAND_ENABLE_PIN      GPIO_PIN_PC(14)
  61 #endif
  62
  63 /* JFFS2 */
  64 #ifdef CONFIG_CMD_JFFS2
  65 #define CONFIG_JFFS2_CMDLINE
  66 #define CONFIG_JFFS2_NAND
  67 #endif
  68
  69 /* Ethernet */
  70 #define CONFIG_NET_RETRY_COUNT          20
  71 #define CONFIG_MACB
  72 #define CONFIG_RMII
  73 #define CONFIG_PHY_ID                   0
  74 #define CONFIG_MACB_SEARCH_PHY
  75
  76 /* MMC */
  77 #ifdef CONFIG_CMD_MMC
  78 #define CONFIG_GENERIC_ATMEL_MCI
  79 #define CONFIG_SYS_MMC_CD_PIN           AT91_PIO_PORTC, 8
  80 #endif
  81
  82 /* USB */
  83 #ifdef CONFIG_CMD_USB
  84 #define CONFIG_USB_ATMEL
  85 #define CONFIG_USB_ATMEL_CLK_SEL_PLLB
  86 #define CONFIG_USB_OHCI_NEW
  87 #define CONFIG_SYS_USB_OHCI_CPU_INIT
  88 #define CONFIG_SYS_USB_OHCI_REGS_BASE   0x00500000
  89 #define CONFIG_SYS_USB_OHCI_SLOT_NAME   "host"
  90 #define CONFIG_SYS_USB_OHCI_MAX_ROOT_PORTS      2
  91 #endif
  92
  93 /* RTC */
  94 #if defined(CONFIG_CMD_DATE) || defined(CONFIG_CMD_SNTP)
  95 #define CONFIG_RTC_PCF8563
  96 #define CONFIG_SYS_I2C_RTC_ADDR         0x51
  97 #endif
  98
  99 /* I2C */
 100 #define CONFIG_SYS_MAX_I2C_BUS  1
 101
 102 #define CONFIG_SYS_I2C
 103 #define CONFIG_SYS_I2C_SOFT                     /* I2C bit-banged */
 104 #define CONFIG_SYS_I2C_SOFT_SPEED       100000
 105 #define CONFIG_SYS_I2C_SOFT_SLAVE       0
 106
 107 #define I2C_SOFT_DECLARATIONS
 108
 109 #define GPIO_I2C_SCL            AT91_PIO_PORTA, 24
 110 #define GPIO_I2C_SDA            AT91_PIO_PORTA, 23
 111
 112 #define I2C_INIT { \
 113         at91_set_pio_periph(AT91_PIO_PORTA, 23, 0); \
 114         at91_set_pio_multi_drive(AT91_PIO_PORTA, 23, 1); \
 115         at91_set_pio_periph(AT91_PIO_PORTA, 24, 0); \
 116         at91_set_pio_output(AT91_PIO_PORTA, 24, 0); \
 117         at91_set_pio_multi_drive(AT91_PIO_PORTA, 24, 1); \
 118 }
 119
 120 #define I2C_ACTIVE      at91_set_pio_output(AT91_PIO_PORTA, 23, 0)
 121 #define I2C_TRISTATE    at91_set_pio_input(AT91_PIO_PORTA, 23, 0)
 122 #define I2C_SCL(bit)    at91_set_pio_value(AT91_PIO_PORTA, 24, bit)
 123 #define I2C_SDA(bit)    at91_set_pio_value(AT91_PIO_PORTA, 23, bit)
 124 #define I2C_DELAY       udelay(100)
 125 #define I2C_READ        at91_get_pio_value(AT91_PIO_PORTA, 23)
 126
 127 /* DHCP/BOOTP options */
 128 #ifdef CONFIG_CMD_DHCP
 129 #define CONFIG_BOOTP_BOOTFILESIZE
 130 #define CONFIG_SYS_AUTOLOAD     "n"
 131 #endif
 132
 133 /* File systems */
 134
 135 /* Boot command */
 136 #define CONFIG_CMDLINE_TAG
 137 #define CONFIG_SETUP_MEMORY_TAGS
 138 #define CONFIG_INITRD_TAG
 139 #define CONFIG_BOOTCOMMAND      "sf probe 0:0; " \
 140                                 "sf read 0x22000000 0xc6000 0x294000; " \
 141                                 "bootm 0x22000000"
 142
 143 /* Misc. u-boot settings */
 144
 145 #endif