include/configs/dra7xx_evm.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * (C) Copyright 2013
   4  * Texas Instruments Incorporated.
   5  * Lokesh Vutla   <lokeshvutla@ti.com>
   6  *
   7  * Configuration settings for the TI DRA7XX board.
   8  * See ti_omap5_common.h for omap5 common settings.
   9  */
  10
  11 #ifndef __CONFIG_DRA7XX_EVM_H
  12 #define __CONFIG_DRA7XX_EVM_H
  13
  14 #include <environment/ti/dfu.h>
  15
  16 #define CONFIG_IODELAY_RECALIBRATION
  17
  18 #define CONFIG_VERY_BIG_RAM
  19 #define CONFIG_MAX_MEM_MAPPED           0x80000000
  20
  21 #ifndef CONFIG_QSPI_BOOT
  22 /* MMC ENV related defines */
  23 #define CONFIG_SYS_MMC_ENV_DEV          1       /* SLOT2: eMMC(1) */
  24 #endif
  25
  26 #if (CONFIG_CONS_INDEX == 1)
  27 #define CONSOLEDEV                      "ttyS0"
  28 #elif (CONFIG_CONS_INDEX == 3)
  29 #define CONSOLEDEV                      "ttyS2"
  30 #endif
  31 #define CONFIG_SYS_NS16550_COM1         UART1_BASE      /* Base EVM has UART0 */
  32 #define CONFIG_SYS_NS16550_COM2         UART2_BASE      /* UART2 */
  33 #define CONFIG_SYS_NS16550_COM3         UART3_BASE      /* UART3 */
  34
  35 #define CONFIG_ENV_EEPROM_IS_ON_I2C
  36 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* Main EEPROM */
  37 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  2
  38
  39 #define CONFIG_SYS_OMAP_ABE_SYSCK
  40
  41 #ifndef CONFIG_SPL_BUILD
  42 #define DFUARGS \
  43         "dfu_bufsiz=0x10000\0" \
  44         DFU_ALT_INFO_MMC \
  45         DFU_ALT_INFO_EMMC \
  46         DFU_ALT_INFO_RAM \
  47         DFU_ALT_INFO_QSPI
  48 #endif
  49
  50 #ifdef CONFIG_SPL_BUILD
  51 #undef CONFIG_CMD_BOOTD
  52 #ifdef CONFIG_SPL_DFU
  53 #define CONFIG_SPL_LOAD_FIT_ADDRESS 0x80200000
  54 #define DFUARGS \
  55         "dfu_bufsiz=0x10000\0" \
  56         DFU_ALT_INFO_RAM
  57 #endif
  58 #endif
  59
  60 #include <configs/ti_omap5_common.h>
  61
  62 /* Enhance our eMMC support / experience. */
  63 #define CONFIG_HSMMC2_8BIT
  64
  65 /* CPSW Ethernet */
  66 #define CONFIG_BOOTP_DNS2
  67 #define CONFIG_BOOTP_SEND_HOSTNAME
  68 #define CONFIG_NET_RETRY_COUNT          10
  69 #define CONFIG_PHY_TI
  70
  71 /*
  72  * Default to using SPI for environment, etc.
  73  * 0x000000 - 0x040000 : QSPI.SPL (256KiB)
  74  * 0x040000 - 0x140000 : QSPI.u-boot (1MiB)
  75  * 0x140000 - 0x1C0000 : QSPI.u-boot-spl-os (512KiB)
  76  * 0x1C0000 - 0x1D0000 : QSPI.u-boot-env (64KiB)
  77  * 0x1D0000 - 0x1E0000 : QSPI.u-boot-env.backup1 (64KiB)
  78  * 0x1E0000 - 0x9E0000 : QSPI.kernel (8MiB)
  79  * 0x9E0000 - 0x2000000 : USERLAND
  80  */
  81 #define CONFIG_SYS_SPI_KERNEL_OFFS      0x1E0000
  82 #define CONFIG_SYS_SPI_ARGS_OFFS        0x140000
  83 #define CONFIG_SYS_SPI_ARGS_SIZE        0x80000
  84
  85 /* SPI SPL */
  86
  87 /* USB xHCI HOST */
  88 #define CONFIG_USB_XHCI_OMAP
  89
  90 #define CONFIG_OMAP_USB2PHY2_HOST
  91
  92 /* SATA */
  93 #define CONFIG_SCSI_AHCI_PLAT
  94
  95 /* NAND support */
  96 #ifdef CONFIG_NAND
  97 /* NAND: device related configs */
  98 #define CONFIG_SYS_NAND_PAGE_SIZE       2048
  99 #define CONFIG_SYS_NAND_OOBSIZE         64
 100 #define CONFIG_SYS_NAND_BLOCK_SIZE      (128*1024)
 101 #define CONFIG_SYS_NAND_PAGE_COUNT      (CONFIG_SYS_NAND_BLOCK_SIZE / \
 102                                          CONFIG_SYS_NAND_PAGE_SIZE)
 103 #define CONFIG_SYS_NAND_5_ADDR_CYCLE
 104 /* NAND: driver related configs */
 105 #define CONFIG_SYS_NAND_ONFI_DETECTION
 106 #define CONFIG_NAND_OMAP_ECCSCHEME      OMAP_ECC_BCH8_CODE_HW
 107 #define CONFIG_SYS_NAND_BAD_BLOCK_POS   NAND_LARGE_BADBLOCK_POS
 108 #define CONFIG_SYS_NAND_ECCPOS          { 2, 3, 4, 5, 6, 7, 8, 9, \
 109                                          10, 11, 12, 13, 14, 15, 16, 17, \
 110                                          18, 19, 20, 21, 22, 23, 24, 25, \
 111                                          26, 27, 28, 29, 30, 31, 32, 33, \
 112                                          34, 35, 36, 37, 38, 39, 40, 41, \
 113                                          42, 43, 44, 45, 46, 47, 48, 49, \
 114                                          50, 51, 52, 53, 54, 55, 56, 57, }
 115 #define CONFIG_SYS_NAND_ECCSIZE         512
 116 #define CONFIG_SYS_NAND_ECCBYTES        14
 117 #define CONFIG_SYS_NAND_U_BOOT_OFFS     0x00140000
 118 /* NAND: SPL related configs */
 119 /* NAND: SPL falcon mode configs */
 120 #ifdef CONFIG_SPL_OS_BOOT
 121 #define CONFIG_SYS_NAND_SPL_KERNEL_OFFS 0x00200000 /* kernel offset */
 122 #endif
 123 #endif /* !CONFIG_NAND */
 124
 125 /* Parallel NOR Support */
 126 #if defined(CONFIG_NOR)
 127 /* NOR: device related configs */
 128 #define CONFIG_SYS_MAX_FLASH_SECT       512
 129 #define CONFIG_SYS_FLASH_CFI_WIDTH      FLASH_CFI_16BIT
 130 #define CONFIG_SYS_FLASH_SIZE           (64 * 1024 * 1024) /* 64 MB */
 131 /* #define CONFIG_INIT_IGNORE_ERROR */
 132 #define CONFIG_SYS_MAX_FLASH_BANKS      1
 133 #define CONFIG_SYS_FLASH_BASE           (0x08000000)
 134 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_FLASH_BASE
 135 /* Reduce SPL size by removing unlikey targets */
 136 #endif  /* NOR support */
 137
 138 #endif /* __CONFIG_DRA7XX_EVM_H */