include/configs/bamboo.h

   1 /*
   2  * (C) Copyright 2005-2007
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /************************************************************************
  25  * bamboo.h - configuration for BAMBOO board
  26  ***********************************************************************/
  27 #ifndef __CONFIG_H
  28 #define __CONFIG_H
  29
  30 /*-----------------------------------------------------------------------
  31  * High Level Configuration Options
  32  *----------------------------------------------------------------------*/
  33 #define CONFIG_BAMBOO           1       /* Board is BAMBOO              */
  34 #define CONFIG_440EP            1       /* Specific PPC440EP support    */
  35 #define CONFIG_4xx              1       /* ... PPC4xx family            */
  36 #define CONFIG_SYS_CLK_FREQ     33333333    /* external freq to pll     */
  37
  38 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
  39
  40 /*
  41  * Please note that, if NAND support is enabled, the 2nd ethernet port
  42  * can't be used because of pin multiplexing. So, if you want to use the
  43  * 2nd ethernet port you have to "undef" the following define.
  44  */
  45 #define CONFIG_BAMBOO_NAND      1       /* enable nand flash support    */
  46
  47 /*-----------------------------------------------------------------------
  48  * Base addresses -- Note these are effective addresses where the
  49  * actual resources get mapped (not physical addresses)
  50  *----------------------------------------------------------------------*/
  51 #define CFG_MONITOR_LEN         (384 * 1024)    /* Reserve 384 kB for Monitor   */
  52 #define CFG_MALLOC_LEN          (256 * 1024)    /* Reserve 256 kB for malloc()  */
  53 #define CFG_MONITOR_BASE        TEXT_BASE
  54 #define CFG_SDRAM_BASE          0x00000000          /* _must_ be 0      */
  55 #define CFG_FLASH_BASE          0xfff00000          /* start of FLASH   */
  56 #define CFG_PCI_MEMBASE         0xa0000000          /* mapped pci memory*/
  57 #define CFG_PCI_MEMBASE1        CFG_PCI_MEMBASE  + 0x10000000
  58 #define CFG_PCI_MEMBASE2        CFG_PCI_MEMBASE1 + 0x10000000
  59 #define CFG_PCI_MEMBASE3        CFG_PCI_MEMBASE2 + 0x10000000
  60
  61 /*Don't change either of these*/
  62 #define CFG_PERIPHERAL_BASE     0xef600000          /* internal peripherals*/
  63 #define CFG_PCI_BASE            0xe0000000          /* internal PCI regs*/
  64 /*Don't change either of these*/
  65
  66 #define CFG_USB_DEVICE          0x50000000
  67 #define CFG_NVRAM_BASE_ADDR     0x80000000
  68 #define CFG_BOOT_BASE_ADDR      0xf0000000
  69 #define CFG_NAND_ADDR           0x90000000
  70 #define CFG_NAND2_ADDR          0x94000000
  71
  72 /*-----------------------------------------------------------------------
  73  * Initial RAM & stack pointer (placed in SDRAM)
  74  *----------------------------------------------------------------------*/
  75 #define CFG_INIT_RAM_DCACHE     1               /* d-cache as init ram  */
  76 #define CFG_INIT_RAM_ADDR       0x70000000              /* DCache       */
  77 #define CFG_INIT_RAM_END        (4 << 10)
  78 #define CFG_GBL_DATA_SIZE       256                     /* num bytes initial data       */
  79 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
  80 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
  81
  82 /*-----------------------------------------------------------------------
  83  * Serial Port
  84  *----------------------------------------------------------------------*/
  85 #define CFG_EXT_SERIAL_CLOCK    11059200 /* use external 11.059MHz clk  */
  86 #define CONFIG_BAUDRATE         115200
  87 #define CONFIG_SERIAL_MULTI     1
  88 /* define this if you want console on UART1 */
  89 #undef CONFIG_UART1_CONSOLE
  90
  91 #define CFG_BAUDRATE_TABLE  \
  92     {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200}
  93
  94 /*-----------------------------------------------------------------------
  95  * NVRAM/RTC
  96  *
  97  * NOTE: The RTC registers are located at 0x7FFF0 - 0x7FFFF
  98  * The DS1558 code assumes this condition
  99  *
 100  *----------------------------------------------------------------------*/
 101 #define CFG_NVRAM_SIZE          (0x2000 - 0x10) /* NVRAM size(8k)- RTC regs     */
 102 #define CONFIG_RTC_DS1556       1                        /* DS1556 RTC          */
 103
 104 /*-----------------------------------------------------------------------
 105  * Environment
 106  *----------------------------------------------------------------------*/
 107 #if !defined(CONFIG_NAND_U_BOOT) && !defined(CONFIG_NAND_SPL)
 108 #define CFG_ENV_IS_IN_FLASH     1       /* use FLASH for environment vars       */
 109 #else
 110 #define CFG_ENV_IS_IN_NAND      1       /* use NAND for environment vars        */
 111 #define CFG_ENV_IS_EMBEDDED     1       /* use embedded environment */
 112 #endif
 113
 114 /*-----------------------------------------------------------------------
 115  * FLASH related
 116  *----------------------------------------------------------------------*/
 117 #define CFG_MAX_FLASH_BANKS     3                   /* number of banks      */
 118 #define CFG_MAX_FLASH_SECT      256                 /* sectors per device   */
 119
 120 #undef  CFG_FLASH_CHECKSUM
 121 #define CFG_FLASH_ERASE_TOUT    120000  /* Timeout for Flash Erase (in ms)      */
 122 #define CFG_FLASH_WRITE_TOUT    500     /* Timeout for Flash Write (in ms)      */
 123
 124 #define CFG_FLASH_ADDR0         0x555
 125 #define CFG_FLASH_ADDR1         0x2aa
 126 #define CFG_FLASH_WORD_SIZE     unsigned char
 127
 128 #define CFG_FLASH_2ND_16BIT_DEV 1         /* bamboo has 8 and 16bit device      */
 129 #define CFG_FLASH_2ND_ADDR      0x87800000  /* bamboo has 8 and 16bit device    */
 130
 131 #ifdef CFG_ENV_IS_IN_FLASH
 132 #define CFG_ENV_SECT_SIZE       0x10000         /* size of one complete sector  */
 133 #define CFG_ENV_ADDR            ((-CFG_MONITOR_LEN)-CFG_ENV_SECT_SIZE)
 134 #define CFG_ENV_SIZE            0x2000  /* Total Size of Environment Sector     */
 135
 136 /* Address and size of Redundant Environment Sector     */
 137 #define CFG_ENV_ADDR_REDUND     (CFG_ENV_ADDR-CFG_ENV_SECT_SIZE)
 138 #define CFG_ENV_SIZE_REDUND     (CFG_ENV_SIZE)
 139 #endif /* CFG_ENV_IS_IN_FLASH */
 140
 141 /*
 142  * IPL (Initial Program Loader, integrated inside CPU)
 143  * Will load first 4k from NAND (SPL) into cache and execute it from there.
 144  *
 145  * SPL (Secondary Program Loader)
 146  * Will load special U-Boot version (NUB) from NAND and execute it. This SPL
 147  * has to fit into 4kByte. It sets up the CPU and configures the SDRAM
 148  * controller and the NAND controller so that the special U-Boot image can be
 149  * loaded from NAND to SDRAM.
 150  *
 151  * NUB (NAND U-Boot)
 152  * This NAND U-Boot (NUB) is a special U-Boot version which can be started
 153  * from RAM. Therefore it mustn't (re-)configure the SDRAM controller.
 154  *
 155  * On 440EPx the SPL is copied to SDRAM before the NAND controller is
 156  * set up. While still running from cache, I experienced problems accessing
 157  * the NAND controller. sr - 2006-08-25
 158  */
 159 #define CFG_NAND_BOOT_SPL_SRC   0xfffff000      /* SPL location                 */
 160 #define CFG_NAND_BOOT_SPL_SIZE  (4 << 10)       /* SPL size                     */
 161 #define CFG_NAND_BOOT_SPL_DST   0x00800000      /* Copy SPL here                */
 162 #define CFG_NAND_U_BOOT_DST     0x01000000      /* Load NUB to this addr        */
 163 #define CFG_NAND_U_BOOT_START   CFG_NAND_U_BOOT_DST /* Start NUB from this addr */
 164 #define CFG_NAND_BOOT_SPL_DELTA (CFG_NAND_BOOT_SPL_SRC - CFG_NAND_BOOT_SPL_DST)
 165
 166 /*
 167  * Define the partitioning of the NAND chip (only RAM U-Boot is needed here)
 168  */
 169 #define CFG_NAND_U_BOOT_OFFS    (16 << 10)      /* Offset to RAM U-Boot image   */
 170 #define CFG_NAND_U_BOOT_SIZE    (384 << 10)     /* Size of RAM U-Boot image     */
 171
 172 /*
 173  * Now the NAND chip has to be defined (no autodetection used!)
 174  */
 175 #define CFG_NAND_PAGE_SIZE      512             /* NAND chip page size          */
 176 #define CFG_NAND_BLOCK_SIZE     (16 << 10)      /* NAND chip block size         */
 177 #define CFG_NAND_PAGE_COUNT     32              /* NAND chip page count         */
 178 #define CFG_NAND_BAD_BLOCK_POS  5               /* Location of bad block marker */
 179 #define CFG_NAND_4_ADDR_CYCLE   1               /* Fourth addr used (>32MB)     */
 180
 181 #define CFG_NAND_ECCSIZE        256
 182 #define CFG_NAND_ECCBYTES       3
 183 #define CFG_NAND_ECCSTEPS       (CFG_NAND_PAGE_SIZE / CFG_NAND_ECCSIZE)
 184 #define CFG_NAND_OOBSIZE        16
 185 #define CFG_NAND_ECCTOTAL       (CFG_NAND_ECCBYTES * CFG_NAND_ECCSTEPS)
 186 #define CFG_NAND_ECCPOS         {0, 1, 2, 3, 6, 7}
 187
 188 #ifdef CFG_ENV_IS_IN_NAND
 189 /*
 190  * For NAND booting the environment is embedded in the U-Boot image. Please take
 191  * look at the file board/amcc/sequoia/u-boot-nand.lds for details.
 192  */
 193 #define CFG_ENV_SIZE            CFG_NAND_BLOCK_SIZE
 194 #define CFG_ENV_OFFSET          (CFG_NAND_U_BOOT_OFFS + CFG_ENV_SIZE)
 195 #define CFG_ENV_OFFSET_REDUND   (CFG_ENV_OFFSET + CFG_ENV_SIZE)
 196 #endif
 197
 198 /*-----------------------------------------------------------------------
 199  * NAND FLASH
 200  *----------------------------------------------------------------------*/
 201 #define CFG_MAX_NAND_DEVICE     2
 202 #define NAND_MAX_CHIPS          CFG_MAX_NAND_DEVICE
 203 #define CFG_NAND_BASE           (CFG_NAND_ADDR + CFG_NAND_CS)
 204 #define CFG_NAND_BASE_LIST      { CFG_NAND_BASE, CFG_NAND_ADDR + 2 }
 205 #define CFG_NAND_SELECT_DEVICE  1       /* nand driver supports mutipl. chips   */
 206
 207 #if !defined(CONFIG_NAND_U_BOOT) && !defined(CONFIG_NAND_SPL)
 208 #define CFG_NAND_CS             1
 209 #else
 210 #define CFG_NAND_CS             0               /* NAND chip connected to CSx   */
 211 /* Memory Bank 0 (NAND-FLASH) initialization                                    */
 212 #define CFG_EBC_PB0AP           0x018003c0
 213 #define CFG_EBC_PB0CR           (CFG_NAND_ADDR | 0x1c000)
 214 #endif
 215
 216 /*-----------------------------------------------------------------------
 217  * DDR SDRAM
 218  *----------------------------------------------------------------------------- */
 219 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for setup             */
 220 #undef CONFIG_DDR_ECC                   /* don't use ECC                        */
 221 #define CFG_SIMULATE_SPD_EEPROM 0xff    /* simulate spd eeprom on this address  */
 222 #define SPD_EEPROM_ADDRESS      {CFG_SIMULATE_SPD_EEPROM, 0x50, 0x51}
 223 #define CFG_MBYTES_SDRAM        (64)    /* 64MB fixed size for early-sdram-init */
 224
 225 /*-----------------------------------------------------------------------
 226  * I2C
 227  *----------------------------------------------------------------------*/
 228 #define CONFIG_HARD_I2C         1           /* I2C with hardware support        */
 229 #undef  CONFIG_SOFT_I2C                     /* I2C bit-banged           */
 230 #define CFG_I2C_SPEED           400000  /* I2C speed and slave address  */
 231 #define CFG_I2C_SLAVE           0x7F
 232
 233 #define CFG_I2C_MULTI_EEPROMS
 234 #define CFG_I2C_EEPROM_ADDR     (0xa8>>1)
 235 #define CFG_I2C_EEPROM_ADDR_LEN 1
 236 #define CFG_EEPROM_PAGE_WRITE_ENABLE
 237 #define CFG_EEPROM_PAGE_WRITE_BITS 3
 238 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS 10
 239
 240 #ifdef CFG_ENV_IS_IN_EEPROM
 241 #define CFG_ENV_SIZE            0x200       /* Size of Environment vars */
 242 #define CFG_ENV_OFFSET          0x0
 243 #endif /* CFG_ENV_IS_IN_EEPROM */
 244
 245 #define CONFIG_PREBOOT  "echo;" \
 246         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 247         "echo"
 248
 249 #undef  CONFIG_BOOTARGS
 250
 251 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 252         "netdev=eth0\0"                                                 \
 253         "hostname=bamboo\0"                                             \
 254         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 255                 "nfsroot=${serverip}:${rootpath}\0"                     \
 256         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 257         "addip=setenv bootargs ${bootargs} "                            \
 258                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 259                 ":${hostname}:${netdev}:off panic=1\0"                  \
 260         "addtty=setenv bootargs ${bootargs} console=ttyS0,${baudrate}\0"\
 261         "flash_nfs=run nfsargs addip addtty;"                           \
 262                 "bootm ${kernel_addr}\0"                                \
 263         "flash_self=run ramargs addip addtty;"                          \
 264                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
 265         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
 266                 "bootm\0"                                               \
 267         "rootpath=/opt/eldk/ppc_4xx\0"                                  \
 268         "bootfile=/tftpboot/bamboo/uImage\0"                            \
 269         "kernel_addr=fff00000\0"                                        \
 270         "ramdisk_addr=fff10000\0"                                       \
 271         "initrd_high=30000000\0"                                        \
 272         "load=tftp 100000 /tftpboot/bamboo/u-boot.bin\0"                \
 273         "update=protect off fffa0000 ffffffff;era fffa0000 ffffffff;"   \
 274                 "cp.b 100000 fffa0000 60000;"                           \
 275                 "setenv filesize;saveenv\0"                             \
 276         "upd=run load;run update\0"                                     \
 277         ""
 278 #define CONFIG_BOOTCOMMAND      "run flash_self"
 279
 280 #if 0
 281 #define CONFIG_BOOTDELAY        -1      /* autoboot disabled            */
 282 #else
 283 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
 284 #endif
 285
 286 #define CONFIG_BAUDRATE         115200
 287
 288 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
 289 #define CFG_LOADS_BAUD_CHANGE   1       /* allow baudrate change        */
 290
 291 #define CONFIG_MII              1       /* MII PHY management           */
 292 #define CONFIG_PHY_ADDR         0       /* PHY address, See schematics  */
 293 #define CONFIG_PHY1_ADDR        1
 294
 295 #ifndef CONFIG_BAMBOO_NAND
 296 #define CONFIG_HAS_ETH1         1       /* add support for "eth1addr"   */
 297 #endif /* CONFIG_BAMBOO_NAND */
 298
 299 #define CFG_RX_ETH_BUFFER       32      /* Number of ethernet rx buffers & descriptors */
 300
 301 #define CONFIG_NETCONSOLE               /* include NetConsole support   */
 302 #define CONFIG_NET_MULTI        1       /* required for netconsole      */
 303
 304 /* Partitions */
 305 #define CONFIG_MAC_PARTITION
 306 #define CONFIG_DOS_PARTITION
 307 #define CONFIG_ISO_PARTITION
 308
 309 #ifdef CONFIG_440EP
 310 /* USB */
 311 #define CONFIG_USB_OHCI
 312 #define CONFIG_USB_STORAGE
 313
 314 /*Comment this out to enable USB 1.1 device*/
 315 #define USB_2_0_DEVICE
 316 #endif /*CONFIG_440EP*/
 317
 318 #ifdef CONFIG_BAMBOO_NAND
 319 #define _CFG_CMD_NAND CFG_CMD_NAND
 320 #else
 321 #define _CFG_CMD_NAND 0
 322 #endif /* CONFIG_BAMBOO_NAND */
 323
 324 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL  | \
 325                                 CFG_CMD_ASKENV  | \
 326                                 CFG_CMD_DATE    | \
 327                                 CFG_CMD_DHCP    | \
 328                                 CFG_CMD_DIAG    | \
 329                                 CFG_CMD_ELF     | \
 330                                 CFG_CMD_EEPROM  | \
 331                                 CFG_CMD_I2C     | \
 332                                 CFG_CMD_IRQ     | \
 333                                 CFG_CMD_MII     | \
 334                                 CFG_CMD_NET     | \
 335                                 CFG_CMD_NFS     | \
 336                                 CFG_CMD_PCI     | \
 337                                 CFG_CMD_PING    | \
 338                                 CFG_CMD_REGINFO | \
 339                                 CFG_CMD_SDRAM   | \
 340                                 CFG_CMD_USB     | \
 341                                 CFG_CMD_FAT     | \
 342                                 CFG_CMD_EXT2    | \
 343                                 _CFG_CMD_NAND   | \
 344                                 CFG_CMD_SNTP    )
 345
 346 #define CONFIG_SUPPORT_VFAT
 347
 348 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 349 #include <cmd_confdefs.h>
 350
 351 /*
 352  * Miscellaneous configurable options
 353  */
 354 #define CFG_LONGHELP                    /* undef to save memory         */
 355 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt       */
 356 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 357 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size      */
 358 #else
 359 #define CFG_CBSIZE              256     /* Console I/O Buffer Size      */
 360 #endif
 361 #define CFG_PBSIZE              (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 362 #define CFG_MAXARGS             16      /* max number of command args   */
 363 #define CFG_BARGSIZE            CFG_CBSIZE /* Boot Argument Buffer Size */
 364
 365 #define CFG_MEMTEST_START       0x0400000 /* memtest works on           */
 366 #define CFG_MEMTEST_END         0x0C00000 /* 4 ... 12 MB in DRAM        */
 367
 368 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 369 #define CFG_EXTBDINFO           1       /* To use extended board_into (bd_t) */
 370 #define CONFIG_LYNXKDI          1       /* support kdi files            */
 371
 372 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 373
 374 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
 375 #define CONFIG_LOOPW            1       /* enable loopw command         */
 376 #define CONFIG_MX_CYCLIC        1       /* enable mdc/mwc commands      */
 377 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
 378 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
 379
 380 /*-----------------------------------------------------------------------
 381  * PCI stuff
 382  *-----------------------------------------------------------------------
 383  */
 384 /* General PCI */
 385 #define CONFIG_PCI                      /* include pci support          */
 386 #undef  CONFIG_PCI_PNP                  /* do (not) pci plug-and-play   */
 387 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup  */
 388 #define CFG_PCI_TARGBASE        0x80000000 /* PCIaddr mapped to CFG_PCI_MEMBASE*/
 389
 390 /* Board-specific PCI */
 391 #define CFG_PCI_PRE_INIT                /* enable board pci_pre_init()  */
 392 #define CFG_PCI_TARGET_INIT
 393 #define CFG_PCI_MASTER_INIT
 394
 395 #define CFG_PCI_SUBSYS_VENDORID 0x10e8  /* AMCC */
 396 #define CFG_PCI_SUBSYS_ID       0xcafe  /* Whatever */
 397
 398 /*
 399  * For booting Linux, the board info and command line data
 400  * have to be in the first 8 MB of memory, since this is
 401  * the maximum mapped by the Linux kernel during initialization.
 402  */
 403 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 404
 405 /*-----------------------------------------------------------------------
 406  * Cache Configuration
 407  */
 408 #define CFG_DCACHE_SIZE         (32<<10) /* For AMCC 440 CPUs                   */
 409 #define CFG_CACHELINE_SIZE      32      /* ...                  */
 410 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 411 #define CFG_CACHELINE_SHIFT     5       /* log base 2 of the above value        */
 412 #endif
 413
 414 /*
 415  * Internal Definitions
 416  *
 417  * Boot Flags
 418  */
 419 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
 420 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
 421
 422 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 423 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
 424 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
 425 #endif
 426 #endif  /* __CONFIG_H */