arm: at91: Remove CONFIG_AT91_HW_WDT_TIMEOUT
[oweals/u-boot.git] / drivers / watchdog / at91sam9_wdt.c
1 // SPDX-License-Identifier: GPL-2.0+
2 /*
3  * [origin: Linux kernel drivers/watchdog/at91sam9_wdt.c]
4  *
5  * Watchdog driver for AT91SAM9x processors.
6  *
7  * Copyright (C) 2008 Jean-Christophe PLAGNIOL-VILLARD <plagnioj@jcrosoft.com>
8  * Copyright (C) 2008 Renaud CERRATO r.cerrato@til-technologies.fr
9  */
10
11 /*
12  * The Watchdog Timer Mode Register can be only written to once. If the
13  * timeout need to be set from U-Boot, be sure that the bootstrap doesn't
14  * write to this register. Inform Linux to it too
15  */
16
17 #include <asm/io.h>
18 #include <asm/arch/at91_wdt.h>
19 #include <common.h>
20 #include <div64.h>
21 #include <dm.h>
22 #include <errno.h>
23 #include <wdt.h>
24
25 DECLARE_GLOBAL_DATA_PTR;
26
27 /*
28  * AT91SAM9 watchdog runs a 12bit counter @ 256Hz,
29  * use this to convert a watchdog
30  * value from seconds.
31  */
32 #define WDT_SEC2TICKS(s)        (((s) << 8) - 1)
33
34 /* Hardware timeout in seconds */
35 #define WDT_MAX_TIMEOUT         16
36 #define WDT_DEFAULT_TIMEOUT     2
37
38 struct at91_wdt_priv {
39         void __iomem *regs;
40         u32 regval;
41         u32 timeout;
42 };
43
44 /*
45  * Set the watchdog time interval in 1/256Hz (write-once)
46  * Counter is 12 bit.
47  */
48 static int at91_wdt_start(struct udevice *dev, u64 timeout_ms, ulong flags)
49 {
50         struct at91_wdt_priv *priv = dev_get_priv(dev);
51         u64 timeout;
52         u32 ticks;
53
54         /* Calculate timeout in seconds and the resulting ticks */
55         timeout = timeout_ms;
56         do_div(timeout, 1000);
57         timeout = min_t(u64, timeout, WDT_MAX_TIMEOUT);
58         ticks = WDT_SEC2TICKS(timeout);
59
60         /* Check if disabled */
61         if (readl(priv->regs + AT91_WDT_MR) & AT91_WDT_MR_WDDIS) {
62                 printf("sorry, watchdog is disabled\n");
63                 return -1;
64         }
65
66         /*
67          * All counting occurs at SLOW_CLOCK / 128 = 256 Hz
68          *
69          * Since WDV is a 12-bit counter, the maximum period is
70          * 4096 / 256 = 16 seconds.
71          */
72         priv->regval = AT91_WDT_MR_WDRSTEN      /* causes watchdog reset */
73                 | AT91_WDT_MR_WDDBGHLT          /* disabled in debug mode */
74                 | AT91_WDT_MR_WDD(0xfff)        /* restart at any time */
75                 | AT91_WDT_MR_WDV(ticks);       /* timer value */
76         writel(priv->regval, priv->regs + AT91_WDT_MR);
77
78         return 0;
79 }
80
81 static int at91_wdt_stop(struct udevice *dev)
82 {
83         struct at91_wdt_priv *priv = dev_get_priv(dev);
84
85         /* Disable Watchdog Timer */
86         priv->regval |= AT91_WDT_MR_WDDIS;
87         writel(priv->regval, priv->regs + AT91_WDT_MR);
88
89         return 0;
90 }
91
92 static int at91_wdt_reset(struct udevice *dev)
93 {
94         struct at91_wdt_priv *priv = dev_get_priv(dev);
95
96         writel(AT91_WDT_CR_WDRSTT | AT91_WDT_CR_KEY, priv->regs + AT91_WDT_CR);
97
98         return 0;
99 }
100
101 static const struct wdt_ops at91_wdt_ops = {
102         .start = at91_wdt_start,
103         .stop = at91_wdt_stop,
104         .reset = at91_wdt_reset,
105 };
106
107 static const struct udevice_id at91_wdt_ids[] = {
108         { .compatible = "atmel,at91sam9260-wdt" },
109         {}
110 };
111
112 static int at91_wdt_probe(struct udevice *dev)
113 {
114         struct at91_wdt_priv *priv = dev_get_priv(dev);
115
116         priv->regs = dev_remap_addr(dev);
117         if (!priv->regs)
118                 return -EINVAL;
119
120 #if CONFIG_IS_ENABLED(OF_CONTROL)
121         priv->timeout = dev_read_u32_default(dev, "timeout-sec",
122                                              WDT_DEFAULT_TIMEOUT);
123         debug("%s: timeout %d", __func__, priv->timeout);
124 #else
125         priv->timeout = WDT_DEFAULT_TIMEOUT;
126 #endif
127
128         debug("%s: Probing wdt%u\n", __func__, dev->seq);
129
130         return 0;
131 }
132
133 U_BOOT_DRIVER(at91_wdt) = {
134         .name = "at91_wdt",
135         .id = UCLASS_WDT,
136         .of_match = at91_wdt_ids,
137         .priv_auto_alloc_size = sizeof(struct at91_wdt_priv),
138         .ops = &at91_wdt_ops,
139         .probe = at91_wdt_probe,
140 };