1 // SPDX-License-Identifier: GPL-2.0+
3 * Copyright (C) 2016 Socionext Inc.
4 * Author: Masahiro Yamada <yamada.masahiro@socionext.com>
11 #include <reset-uclass.h>
12 #include <dm/device_compat.h>
13 #include <linux/bitops.h>
15 #include <linux/sizes.h>
17 struct uniphier_reset_data {
22 #define UNIPHIER_RESET_ACTIVE_LOW BIT(0)
25 #define UNIPHIER_RESET_ID_END (unsigned int)(-1)
27 #define UNIPHIER_RESET_END \
28 { .id = UNIPHIER_RESET_ID_END }
30 #define UNIPHIER_RESET(_id, _reg, _bit) \
37 #define UNIPHIER_RESETX(_id, _reg, _bit) \
42 .flags = UNIPHIER_RESET_ACTIVE_LOW, \
45 /* System reset data */
46 static const struct uniphier_reset_data uniphier_pro4_sys_reset_data[] = {
47 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
48 UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
49 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
50 UNIPHIER_RESETX(12, 0x2000, 6), /* GIO */
51 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
52 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
56 static const struct uniphier_reset_data uniphier_pxs2_sys_reset_data[] = {
57 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
58 UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
59 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
60 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
61 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
62 UNIPHIER_RESETX(16, 0x2014, 4), /* USB30-PHY0 */
63 UNIPHIER_RESETX(17, 0x2014, 0), /* USB30-PHY1 */
64 UNIPHIER_RESETX(18, 0x2014, 2), /* USB30-PHY2 */
65 UNIPHIER_RESETX(20, 0x2014, 5), /* USB31-PHY0 */
66 UNIPHIER_RESETX(21, 0x2014, 1), /* USB31-PHY1 */
67 UNIPHIER_RESETX(28, 0x2014, 12), /* SATA */
68 UNIPHIER_RESET(29, 0x2014, 8), /* SATA-PHY (active high) */
72 static const struct uniphier_reset_data uniphier_ld20_sys_reset_data[] = {
73 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
74 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
75 UNIPHIER_RESETX(6, 0x200c, 6), /* ETHER */
76 UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC */
77 UNIPHIER_RESETX(14, 0x200c, 5), /* USB30 */
78 UNIPHIER_RESETX(16, 0x200c, 12), /* USB30-PHY0 */
79 UNIPHIER_RESETX(17, 0x200c, 13), /* USB30-PHY1 */
80 UNIPHIER_RESETX(18, 0x200c, 14), /* USB30-PHY2 */
81 UNIPHIER_RESETX(19, 0x200c, 15), /* USB30-PHY3 */
85 static const struct uniphier_reset_data uniphier_pxs3_sys_reset_data[] = {
86 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
87 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
88 UNIPHIER_RESETX(6, 0x200c, 9), /* ETHER0 */
89 UNIPHIER_RESETX(7, 0x200c, 10), /* ETHER1 */
90 UNIPHIER_RESETX(8, 0x200c, 12), /* STDMAC */
91 UNIPHIER_RESETX(12, 0x200c, 4), /* USB30 link */
92 UNIPHIER_RESETX(13, 0x200c, 5), /* USB31 link */
93 UNIPHIER_RESETX(16, 0x200c, 16), /* USB30-PHY0 */
94 UNIPHIER_RESETX(17, 0x200c, 18), /* USB30-PHY1 */
95 UNIPHIER_RESETX(18, 0x200c, 20), /* USB30-PHY2 */
96 UNIPHIER_RESETX(20, 0x200c, 17), /* USB31-PHY0 */
97 UNIPHIER_RESETX(21, 0x200c, 19), /* USB31-PHY1 */
101 /* Media I/O reset data */
102 #define UNIPHIER_MIO_RESET_SD(id, ch) \
103 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
105 #define UNIPHIER_MIO_RESET_SD_BRIDGE(id, ch) \
106 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
108 #define UNIPHIER_MIO_RESET_EMMC_HW_RESET(id, ch) \
109 UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
111 #define UNIPHIER_MIO_RESET_USB2(id, ch) \
112 UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
114 #define UNIPHIER_MIO_RESET_USB2_BRIDGE(id, ch) \
115 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
117 #define UNIPHIER_MIO_RESET_DMAC(id) \
118 UNIPHIER_RESETX((id), 0x110, 17)
120 static const struct uniphier_reset_data uniphier_mio_reset_data[] = {
121 UNIPHIER_MIO_RESET_SD(0, 0),
122 UNIPHIER_MIO_RESET_SD(1, 1),
123 UNIPHIER_MIO_RESET_SD(2, 2),
124 UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
125 UNIPHIER_MIO_RESET_SD_BRIDGE(4, 1),
126 UNIPHIER_MIO_RESET_SD_BRIDGE(5, 2),
127 UNIPHIER_MIO_RESET_EMMC_HW_RESET(6, 1),
128 UNIPHIER_MIO_RESET_DMAC(7),
129 UNIPHIER_MIO_RESET_USB2(8, 0),
130 UNIPHIER_MIO_RESET_USB2(9, 1),
131 UNIPHIER_MIO_RESET_USB2(10, 2),
132 UNIPHIER_MIO_RESET_USB2(11, 3),
133 UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
134 UNIPHIER_MIO_RESET_USB2_BRIDGE(13, 1),
135 UNIPHIER_MIO_RESET_USB2_BRIDGE(14, 2),
136 UNIPHIER_MIO_RESET_USB2_BRIDGE(15, 3),
140 /* Peripheral reset data */
141 #define UNIPHIER_PERI_RESET_UART(id, ch) \
142 UNIPHIER_RESETX((id), 0x114, 19 + (ch))
144 #define UNIPHIER_PERI_RESET_I2C(id, ch) \
145 UNIPHIER_RESETX((id), 0x114, 5 + (ch))
147 #define UNIPHIER_PERI_RESET_FI2C(id, ch) \
148 UNIPHIER_RESETX((id), 0x114, 24 + (ch))
150 static const struct uniphier_reset_data uniphier_ld4_peri_reset_data[] = {
151 UNIPHIER_PERI_RESET_UART(0, 0),
152 UNIPHIER_PERI_RESET_UART(1, 1),
153 UNIPHIER_PERI_RESET_UART(2, 2),
154 UNIPHIER_PERI_RESET_UART(3, 3),
155 UNIPHIER_PERI_RESET_I2C(4, 0),
156 UNIPHIER_PERI_RESET_I2C(5, 1),
157 UNIPHIER_PERI_RESET_I2C(6, 2),
158 UNIPHIER_PERI_RESET_I2C(7, 3),
159 UNIPHIER_PERI_RESET_I2C(8, 4),
163 static const struct uniphier_reset_data uniphier_pro4_peri_reset_data[] = {
164 UNIPHIER_PERI_RESET_UART(0, 0),
165 UNIPHIER_PERI_RESET_UART(1, 1),
166 UNIPHIER_PERI_RESET_UART(2, 2),
167 UNIPHIER_PERI_RESET_UART(3, 3),
168 UNIPHIER_PERI_RESET_FI2C(4, 0),
169 UNIPHIER_PERI_RESET_FI2C(5, 1),
170 UNIPHIER_PERI_RESET_FI2C(6, 2),
171 UNIPHIER_PERI_RESET_FI2C(7, 3),
172 UNIPHIER_PERI_RESET_FI2C(8, 4),
173 UNIPHIER_PERI_RESET_FI2C(9, 5),
174 UNIPHIER_PERI_RESET_FI2C(10, 6),
178 /* core implementaton */
179 struct uniphier_reset_priv {
181 const struct uniphier_reset_data *data;
184 static int uniphier_reset_request(struct reset_ctl *reset_ctl)
189 static int uniphier_reset_free(struct reset_ctl *reset_ctl)
194 static int uniphier_reset_update(struct reset_ctl *reset_ctl, int assert)
196 struct uniphier_reset_priv *priv = dev_get_priv(reset_ctl->dev);
197 unsigned long id = reset_ctl->id;
198 const struct uniphier_reset_data *p;
200 for (p = priv->data; p->id != UNIPHIER_RESET_ID_END; p++) {
206 val = readl(priv->base + p->reg);
208 if (p->flags & UNIPHIER_RESET_ACTIVE_LOW)
218 writel(val, priv->base + p->reg);
223 dev_err(reset_ctl->dev, "reset_id=%lu was not handled\n", id);
228 static int uniphier_reset_assert(struct reset_ctl *reset_ctl)
230 return uniphier_reset_update(reset_ctl, 1);
233 static int uniphier_reset_deassert(struct reset_ctl *reset_ctl)
235 return uniphier_reset_update(reset_ctl, 0);
238 static const struct reset_ops uniphier_reset_ops = {
239 .request = uniphier_reset_request,
240 .rfree = uniphier_reset_free,
241 .rst_assert = uniphier_reset_assert,
242 .rst_deassert = uniphier_reset_deassert,
245 static int uniphier_reset_probe(struct udevice *dev)
247 struct uniphier_reset_priv *priv = dev_get_priv(dev);
250 addr = devfdt_get_addr(dev->parent);
251 if (addr == FDT_ADDR_T_NONE)
254 priv->base = devm_ioremap(dev, addr, SZ_4K);
258 priv->data = (void *)dev_get_driver_data(dev);
263 static const struct udevice_id uniphier_reset_match[] = {
266 .compatible = "socionext,uniphier-ld4-reset",
267 .data = (ulong)uniphier_pro4_sys_reset_data,
270 .compatible = "socionext,uniphier-pro4-reset",
271 .data = (ulong)uniphier_pro4_sys_reset_data,
274 .compatible = "socionext,uniphier-sld8-reset",
275 .data = (ulong)uniphier_pro4_sys_reset_data,
278 .compatible = "socionext,uniphier-pro5-reset",
279 .data = (ulong)uniphier_pro4_sys_reset_data,
282 .compatible = "socionext,uniphier-pxs2-reset",
283 .data = (ulong)uniphier_pxs2_sys_reset_data,
286 .compatible = "socionext,uniphier-ld11-reset",
287 .data = (ulong)uniphier_ld20_sys_reset_data,
290 .compatible = "socionext,uniphier-ld20-reset",
291 .data = (ulong)uniphier_ld20_sys_reset_data,
294 .compatible = "socionext,uniphier-pxs3-reset",
295 .data = (ulong)uniphier_pxs3_sys_reset_data,
297 /* Media I/O reset */
299 .compatible = "socionext,uniphier-ld4-mio-reset",
300 .data = (ulong)uniphier_mio_reset_data,
303 .compatible = "socionext,uniphier-pro4-mio-reset",
304 .data = (ulong)uniphier_mio_reset_data,
307 .compatible = "socionext,uniphier-sld8-mio-reset",
308 .data = (ulong)uniphier_mio_reset_data,
311 .compatible = "socionext,uniphier-pro5-mio-reset",
312 .data = (ulong)uniphier_mio_reset_data,
315 .compatible = "socionext,uniphier-pxs2-mio-reset",
316 .data = (ulong)uniphier_mio_reset_data,
319 .compatible = "socionext,uniphier-ld11-mio-reset",
320 .data = (ulong)uniphier_mio_reset_data,
323 .compatible = "socionext,uniphier-ld11-sd-reset",
324 .data = (ulong)uniphier_mio_reset_data,
327 .compatible = "socionext,uniphier-ld20-sd-reset",
328 .data = (ulong)uniphier_mio_reset_data,
331 .compatible = "socionext,uniphier-pxs3-sd-reset",
332 .data = (ulong)uniphier_mio_reset_data,
334 /* Peripheral reset */
336 .compatible = "socionext,uniphier-ld4-peri-reset",
337 .data = (ulong)uniphier_ld4_peri_reset_data,
340 .compatible = "socionext,uniphier-pro4-peri-reset",
341 .data = (ulong)uniphier_pro4_peri_reset_data,
344 .compatible = "socionext,uniphier-sld8-peri-reset",
345 .data = (ulong)uniphier_ld4_peri_reset_data,
348 .compatible = "socionext,uniphier-pro5-peri-reset",
349 .data = (ulong)uniphier_pro4_peri_reset_data,
352 .compatible = "socionext,uniphier-pxs2-peri-reset",
353 .data = (ulong)uniphier_pro4_peri_reset_data,
356 .compatible = "socionext,uniphier-ld11-peri-reset",
357 .data = (ulong)uniphier_pro4_peri_reset_data,
360 .compatible = "socionext,uniphier-ld20-peri-reset",
361 .data = (ulong)uniphier_pro4_peri_reset_data,
364 .compatible = "socionext,uniphier-pxs3-peri-reset",
365 .data = (ulong)uniphier_pro4_peri_reset_data,
370 U_BOOT_DRIVER(uniphier_reset) = {
371 .name = "uniphier-reset",
373 .of_match = uniphier_reset_match,
374 .probe = uniphier_reset_probe,
375 .priv_auto_alloc_size = sizeof(struct uniphier_reset_priv),
376 .ops = &uniphier_reset_ops,