drivers/net/rtl8139.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * rtl8139.c : U-Boot driver for the RealTek RTL8139
   4  *
   5  * Masami Komiya (mkomiya@sonare.it)
   6  *
   7  * Most part is taken from rtl8139.c of etherboot
   8  *
   9  */
  10
  11 /* rtl8139.c - etherboot driver for the Realtek 8139 chipset
  12  *
  13  * ported from the linux driver written by Donald Becker
  14  * by Rainer Bawidamann (Rainer.Bawidamann@informatik.uni-ulm.de) 1999
  15  *
  16  * changes to the original driver:
  17  * - removed support for interrupts, switching to polling mode (yuck!)
  18  * - removed support for the 8129 chip (external MII)
  19  */
  20
  21 /*********************************************************************/
  22 /* Revision History                                                  */
  23 /*********************************************************************/
  24
  25 /*
  26  * 28 Dec 2002 ken_yap@users.sourceforge.net (Ken Yap)
  27  *    Put in virt_to_bus calls to allow Etherboot relocation.
  28  *
  29  * 06 Apr 2001 ken_yap@users.sourceforge.net (Ken Yap)
  30  *    Following email from Hyun-Joon Cha, added a disable routine, otherwise
  31  *    NIC remains live and can crash the kernel later.
  32  *
  33  * 4 Feb 2000 espenlaub@informatik.uni-ulm.de (Klaus Espenlaub)
  34  *    Shuffled things around, removed the leftovers from the 8129 support
  35  *    that was in the Linux driver and added a bit more 8139 definitions.
  36  *    Moved the 8K receive buffer to a fixed, available address outside the
  37  *    0x98000-0x9ffff range. This is a bit of a hack, but currently the only
  38  *    way to make room for the Etherboot features that need substantial amounts
  39  *    of code like the ANSI console support. Currently the buffer is just below
  40  *    0x10000, so this even conforms to the tagged boot image specification,
  41  *    which reserves the ranges 0x00000-0x10000 and 0x98000-0xA0000. My
  42  *    interpretation of this "reserved" is that Etherboot may do whatever it
  43  *    likes, as long as its environment is kept intact (like the BIOS
  44  *    variables). Hopefully fixed rtl8139_recv() once and for all. The symptoms
  45  *    were that if Etherboot was left at the boot menu for several minutes, the
  46  *    first eth_poll failed. Seems like I am the only person who does this.
  47  *    First of all I fixed the debugging code and then set out for a long bug
  48  *    hunting session. It took me about a week full time work - poking around
  49  *    various places in the driver, reading Don Becker's and Jeff Garzik's Linux
  50  *    driver and even the FreeBSD driver (what a piece of crap!) - and
  51  *    eventually spotted the nasty thing: the transmit routine was acknowledging
  52  *    each and every interrupt pending, including the RxOverrun and RxFIFIOver
  53  *    interrupts. This confused the RTL8139 thoroughly. It destroyed the
  54  *    Rx ring contents by dumping the 2K FIFO contents right where we wanted to
  55  *    get the next packet. Oh well, what fun.
  56  *
  57  * 18 Jan 2000 mdc@thinguin.org (Marty Connor)
  58  *    Drastically simplified error handling. Basically, if any error
  59  *    in transmission or reception occurs, the card is reset.
  60  *    Also, pointed all transmit descriptors to the same buffer to
  61  *    save buffer space. This should decrease driver size and avoid
  62  *    corruption because of exceeding 32K during runtime.
  63  *
  64  * 28 Jul 1999 (Matthias Meixner - meixner@rbg.informatik.tu-darmstadt.de)
  65  *    rtl8139_recv was quite broken: it used the RxOK interrupt flag instead
  66  *    of the RxBufferEmpty flag which often resulted in very bad
  67  *    transmission performace - below 1kBytes/s.
  68  *
  69  */
  70
  71 #include <common.h>
  72 #include <cpu_func.h>
  73 #include <log.h>
  74 #include <malloc.h>
  75 #include <net.h>
  76 #include <netdev.h>
  77 #include <asm/io.h>
  78 #include <pci.h>
  79 #include <linux/types.h>
  80
  81 #define RTL_TIMEOUT     100000
  82
  83 /* PCI Tuning Parameters */
  84 /* Threshold is bytes transferred to chip before transmission starts. */
  85 #define TX_FIFO_THRESH 256      /* In bytes, rounded down to 32 byte units. */
  86 #define RX_FIFO_THRESH  4       /* Rx buffer level before first PCI xfer.  */
  87 #define RX_DMA_BURST    4       /* Maximum PCI burst, '4' is 256 bytes */
  88 #define TX_DMA_BURST    4       /* Calculate as 16<<val. */
  89 #define NUM_TX_DESC     4       /* Number of Tx descriptor registers. */
  90 #define TX_BUF_SIZE     ETH_FRAME_LEN   /* FCS is added by the chip */
  91 #define RX_BUF_LEN_IDX 0        /* 0, 1, 2 is allowed - 8,16,32K rx buffer */
  92 #define RX_BUF_LEN (8192 << RX_BUF_LEN_IDX)
  93
  94 #define DEBUG_TX        0       /* set to 1 to enable debug code */
  95 #define DEBUG_RX        0       /* set to 1 to enable debug code */
  96
  97 #define bus_to_phys(a)  pci_mem_to_phys((pci_dev_t)dev->priv, a)
  98 #define phys_to_bus(a)  pci_phys_to_mem((pci_dev_t)dev->priv, a)
  99
 100 /* Symbolic offsets to registers. */
 101 /* Ethernet hardware address. */
 102 #define RTL_REG_MAC0                            0x00
 103 /* Multicast filter. */
 104 #define RTL_REG_MAR0                            0x08
 105 /* Transmit status (four 32bit registers). */
 106 #define RTL_REG_TXSTATUS0                       0x10
 107 /* Tx descriptors (also four 32bit). */
 108 #define RTL_REG_TXADDR0                         0x20
 109 #define RTL_REG_RXBUF                           0x30
 110 #define RTL_REG_RXEARLYCNT                      0x34
 111 #define RTL_REG_RXEARLYSTATUS                   0x36
 112 #define RTL_REG_CHIPCMD                         0x37
 113 #define RTL_REG_CHIPCMD_CMDRESET                BIT(4)
 114 #define RTL_REG_CHIPCMD_CMDRXENB                BIT(3)
 115 #define RTL_REG_CHIPCMD_CMDTXENB                BIT(2)
 116 #define RTL_REG_CHIPCMD_RXBUFEMPTY              BIT(0)
 117 #define RTL_REG_RXBUFPTR                        0x38
 118 #define RTL_REG_RXBUFADDR                       0x3A
 119 #define RTL_REG_INTRMASK                        0x3C
 120 #define RTL_REG_INTRSTATUS                      0x3E
 121 #define RTL_REG_INTRSTATUS_PCIERR               BIT(15)
 122 #define RTL_REG_INTRSTATUS_PCSTIMEOUT           BIT(14)
 123 #define RTL_REG_INTRSTATUS_CABLELENCHANGE       BIT(13)
 124 #define RTL_REG_INTRSTATUS_RXFIFOOVER           BIT(6)
 125 #define RTL_REG_INTRSTATUS_RXUNDERRUN           BIT(5)
 126 #define RTL_REG_INTRSTATUS_RXOVERFLOW           BIT(4)
 127 #define RTL_REG_INTRSTATUS_TXERR                BIT(3)
 128 #define RTL_REG_INTRSTATUS_TXOK                 BIT(2)
 129 #define RTL_REG_INTRSTATUS_RXERR                BIT(1)
 130 #define RTL_REG_INTRSTATUS_RXOK                 BIT(0)
 131 #define RTL_REG_TXCONFIG                        0x40
 132 #define RTL_REG_RXCONFIG                        0x44
 133 #define RTL_REG_RXCONFIG_RXCFGWRAP              BIT(7)
 134 #define RTL_REG_RXCONFIG_ACCEPTERR              BIT(5)
 135 #define RTL_REG_RXCONFIG_ACCEPTRUNT             BIT(4)
 136 #define RTL_REG_RXCONFIG_ACCEPTBROADCAST        BIT(3)
 137 #define RTL_REG_RXCONFIG_ACCEPTMULTICAST        BIT(2)
 138 #define RTL_REG_RXCONFIG_ACCEPTMYPHYS           BIT(1)
 139 #define RTL_REG_RXCONFIG_ACCEPTALLPHYS          BIT(0)
 140 /* general-purpose counter. */
 141 #define RTL_REG_TIMER                           0x48
 142 /* 24 bits valid, write clears. */
 143 #define RTL_REG_RXMISSED                        0x4C
 144 #define RTL_REG_CFG9346                         0x50
 145 #define RTL_REG_CONFIG0                         0x51
 146 #define RTL_REG_CONFIG1                         0x52
 147 /* intr if gp counter reaches this value */
 148 #define RTL_REG_TIMERINTRREG                    0x54
 149 #define RTL_REG_MEDIASTATUS                     0x58
 150 #define RTL_REG_MEDIASTATUS_MSRTXFLOWENABLE     BIT(7)
 151 #define RTL_REG_MEDIASTATUS_MSRRXFLOWENABLE     BIT(6)
 152 #define RTL_REG_MEDIASTATUS_MSRSPEED10          BIT(3)
 153 #define RTL_REG_MEDIASTATUS_MSRLINKFAIL         BIT(2)
 154 #define RTL_REG_MEDIASTATUS_MSRRXPAUSEFLAG      BIT(1)
 155 #define RTL_REG_MEDIASTATUS_MSRTXPAUSEFLAG      BIT(0)
 156 #define RTL_REG_CONFIG3                         0x59
 157 #define RTL_REG_MULTIINTR                       0x5C
 158 /* revision of the RTL8139 chip */
 159 #define RTL_REG_REVISIONID                      0x5E
 160 #define RTL_REG_TXSUMMARY                       0x60
 161 #define RTL_REG_MII_BMCR                        0x62
 162 #define RTL_REG_MII_BMSR                        0x64
 163 #define RTL_REG_NWAYADVERT                      0x66
 164 #define RTL_REG_NWAYLPAR                        0x68
 165 #define RTL_REG_NWAYEXPANSION                   0x6A
 166 #define RTL_REG_DISCONNECTCNT                   0x6C
 167 #define RTL_REG_FALSECARRIERCNT                 0x6E
 168 #define RTL_REG_NWAYTESTREG                     0x70
 169 /* packet received counter */
 170 #define RTL_REG_RXCNT                           0x72
 171 /* chip status and configuration register */
 172 #define RTL_REG_CSCR                            0x74
 173 #define RTL_REG_PHYPARM1                        0x78
 174 #define RTL_REG_TWISTERPARM                     0x7c
 175 /* undocumented */
 176 #define RTL_REG_PHYPARM2                        0x80
 177 /*
 178  * from 0x84 onwards are a number of power management/wakeup frame
 179  * definitions we will probably never need to know about.
 180  */
 181
 182 #define RTL_STS_RXMULTICAST                     BIT(15)
 183 #define RTL_STS_RXPHYSICAL                      BIT(14)
 184 #define RTL_STS_RXBROADCAST                     BIT(13)
 185 #define RTL_STS_RXBADSYMBOL                     BIT(5)
 186 #define RTL_STS_RXRUNT                          BIT(4)
 187 #define RTL_STS_RXTOOLONG                       BIT(3)
 188 #define RTL_STS_RXCRCERR                        BIT(2)
 189 #define RTL_STS_RXBADALIGN                      BIT(1)
 190 #define RTL_STS_RXSTATUSOK                      BIT(0)
 191
 192 static unsigned int cur_rx, cur_tx;
 193 static int ioaddr;
 194
 195 /* The RTL8139 can only transmit from a contiguous, aligned memory block.  */
 196 static unsigned char tx_buffer[TX_BUF_SIZE] __aligned(4);
 197 static unsigned char rx_ring[RX_BUF_LEN + 16] __aligned(4);
 198
 199 /* Serial EEPROM section. */
 200
 201 /*  EEPROM_Ctrl bits. */
 202 #define EE_SHIFT_CLK    0x04    /* EEPROM shift clock. */
 203 #define EE_CS           0x08    /* EEPROM chip select. */
 204 #define EE_DATA_WRITE   0x02    /* EEPROM chip data in. */
 205 #define EE_WRITE_0      0x00
 206 #define EE_WRITE_1      0x02
 207 #define EE_DATA_READ    0x01    /* EEPROM chip data out. */
 208 #define EE_ENB          (0x80 | EE_CS)
 209
 210 /* The EEPROM commands include the alway-set leading bit. */
 211 #define EE_WRITE_CMD    5
 212 #define EE_READ_CMD     6
 213 #define EE_ERASE_CMD    7
 214
 215 static void rtl8139_eeprom_delay(uintptr_t regbase)
 216 {
 217         /*
 218          * Delay between EEPROM clock transitions.
 219          * No extra delay is needed with 33MHz PCI, but 66MHz may change this.
 220          */
 221         inl(regbase + RTL_REG_CFG9346);
 222 }
 223
 224 static int rtl8139_read_eeprom(unsigned int location, unsigned int addr_len)
 225 {
 226         unsigned int read_cmd = location | (EE_READ_CMD << addr_len);
 227         uintptr_t ee_addr = ioaddr + RTL_REG_CFG9346;
 228         unsigned int retval = 0;
 229         u8 dataval;
 230         int i;
 231
 232         outb(EE_ENB & ~EE_CS, ee_addr);
 233         outb(EE_ENB, ee_addr);
 234         rtl8139_eeprom_delay(ioaddr);
 235
 236         /* Shift the read command bits out. */
 237         for (i = 4 + addr_len; i >= 0; i--) {
 238                 dataval = (read_cmd & BIT(i)) ? EE_DATA_WRITE : 0;
 239                 outb(EE_ENB | dataval, ee_addr);
 240                 rtl8139_eeprom_delay(ioaddr);
 241                 outb(EE_ENB | dataval | EE_SHIFT_CLK, ee_addr);
 242                 rtl8139_eeprom_delay(ioaddr);
 243         }
 244
 245         outb(EE_ENB, ee_addr);
 246         rtl8139_eeprom_delay(ioaddr);
 247
 248         for (i = 16; i > 0; i--) {
 249                 outb(EE_ENB | EE_SHIFT_CLK, ee_addr);
 250                 rtl8139_eeprom_delay(ioaddr);
 251                 retval <<= 1;
 252                 retval |= inb(ee_addr) & EE_DATA_READ;
 253                 outb(EE_ENB, ee_addr);
 254                 rtl8139_eeprom_delay(ioaddr);
 255         }
 256
 257         /* Terminate the EEPROM access. */
 258         outb(~EE_CS, ee_addr);
 259         rtl8139_eeprom_delay(ioaddr);
 260
 261         return retval;
 262 }
 263
 264 static const unsigned int rtl8139_rx_config =
 265         (RX_BUF_LEN_IDX << 11) |
 266         (RX_FIFO_THRESH << 13) |
 267         (RX_DMA_BURST << 8);
 268
 269 static void rtl8139_set_rx_mode(struct eth_device *dev)
 270 {
 271         /* !IFF_PROMISC */
 272         unsigned int rx_mode = RTL_REG_RXCONFIG_ACCEPTBROADCAST |
 273                                RTL_REG_RXCONFIG_ACCEPTMULTICAST |
 274                                RTL_REG_RXCONFIG_ACCEPTMYPHYS;
 275
 276         outl(rtl8139_rx_config | rx_mode, ioaddr + RTL_REG_RXCONFIG);
 277
 278         outl(0xffffffff, ioaddr + RTL_REG_MAR0 + 0);
 279         outl(0xffffffff, ioaddr + RTL_REG_MAR0 + 4);
 280 }
 281
 282 static void rtl8139_hw_reset(struct eth_device *dev)
 283 {
 284         u8 reg;
 285         int i;
 286
 287         outb(RTL_REG_CHIPCMD_CMDRESET, ioaddr + RTL_REG_CHIPCMD);
 288
 289         /* Give the chip 10ms to finish the reset. */
 290         for (i = 0; i < 100; i++) {
 291                 reg = inb(ioaddr + RTL_REG_CHIPCMD);
 292                 if (!(reg & RTL_REG_CHIPCMD_CMDRESET))
 293                         break;
 294
 295                 udelay(100);
 296         }
 297 }
 298
 299 static void rtl8139_reset(struct eth_device *dev)
 300 {
 301         int i;
 302
 303         cur_rx = 0;
 304         cur_tx = 0;
 305
 306         rtl8139_hw_reset(dev);
 307
 308         for (i = 0; i < ETH_ALEN; i++)
 309                 outb(dev->enetaddr[i], ioaddr + RTL_REG_MAC0 + i);
 310
 311         /* Must enable Tx/Rx before setting transfer thresholds! */
 312         outb(RTL_REG_CHIPCMD_CMDRXENB | RTL_REG_CHIPCMD_CMDTXENB,
 313              ioaddr + RTL_REG_CHIPCMD);
 314
 315         /* accept no frames yet! */
 316         outl(rtl8139_rx_config, ioaddr + RTL_REG_RXCONFIG);
 317         outl((TX_DMA_BURST << 8) | 0x03000000, ioaddr + RTL_REG_TXCONFIG);
 318
 319         /*
 320          * The Linux driver changes RTL_REG_CONFIG1 here to use a different
 321          * LED pattern for half duplex or full/autodetect duplex (for
 322          * full/autodetect, the outputs are TX/RX, Link10/100, FULL, while
 323          * for half duplex it uses TX/RX, Link100, Link10).  This is messy,
 324          * because it doesn't match the inscription on the mounting bracket.
 325          * It should not be changed from the configuration EEPROM default,
 326          * because the card manufacturer should have set that to match the
 327          * card.
 328          */
 329         debug_cond(DEBUG_RX, "rx ring address is %p\n", rx_ring);
 330
 331         flush_cache((unsigned long)rx_ring, RX_BUF_LEN);
 332         outl(phys_to_bus((int)rx_ring), ioaddr + RTL_REG_RXBUF);
 333
 334         /*
 335          * If we add multicast support, the RTL_REG_MAR0 register would have
 336          * to be initialized to 0xffffffffffffffff (two 32 bit accesses).
 337          * Etherboot only needs broadcast (for ARP/RARP/BOOTP/DHCP) and
 338          * unicast.
 339          */
 340         outb(RTL_REG_CHIPCMD_CMDRXENB | RTL_REG_CHIPCMD_CMDTXENB,
 341              ioaddr + RTL_REG_CHIPCMD);
 342
 343         outl(rtl8139_rx_config, ioaddr + RTL_REG_RXCONFIG);
 344
 345         /* Start the chip's Tx and Rx process. */
 346         outl(0, ioaddr + RTL_REG_RXMISSED);
 347
 348         rtl8139_set_rx_mode(dev);
 349
 350         /* Disable all known interrupts by setting the interrupt mask. */
 351         outw(0, ioaddr + RTL_REG_INTRMASK);
 352 }
 353
 354 static int rtl8139_send(struct eth_device *dev, void *packet, int length)
 355 {
 356         unsigned int len = length;
 357         unsigned long txstatus;
 358         unsigned int status;
 359         int i = 0;
 360
 361         ioaddr = dev->iobase;
 362
 363         memcpy(tx_buffer, packet, length);
 364
 365         debug_cond(DEBUG_TX, "sending %d bytes\n", len);
 366
 367         /*
 368          * Note: RTL8139 doesn't auto-pad, send minimum payload (another 4
 369          * bytes are sent automatically for the FCS, totalling to 64 bytes).
 370          */
 371         while (len < ETH_ZLEN)
 372                 tx_buffer[len++] = '\0';
 373
 374         flush_cache((unsigned long)tx_buffer, length);
 375         outl(phys_to_bus((unsigned long)tx_buffer),
 376              ioaddr + RTL_REG_TXADDR0 + cur_tx * 4);
 377         outl(((TX_FIFO_THRESH << 11) & 0x003f0000) | len,
 378              ioaddr + RTL_REG_TXSTATUS0 + cur_tx * 4);
 379
 380         do {
 381                 status = inw(ioaddr + RTL_REG_INTRSTATUS);
 382                 /*
 383                  * Only acknlowledge interrupt sources we can properly
 384                  * handle here - the RTL_REG_INTRSTATUS_RXOVERFLOW/
 385                  * RTL_REG_INTRSTATUS_RXFIFOOVER MUST be handled in the
 386                  * rtl8139_recv() function.
 387                  */
 388                 status &= RTL_REG_INTRSTATUS_TXOK | RTL_REG_INTRSTATUS_TXERR |
 389                           RTL_REG_INTRSTATUS_PCIERR;
 390                 outw(status, ioaddr + RTL_REG_INTRSTATUS);
 391                 if (status)
 392                         break;
 393
 394                 udelay(10);
 395         } while (i++ < RTL_TIMEOUT);
 396
 397         txstatus = inl(ioaddr + RTL_REG_TXSTATUS0 + cur_tx * 4);
 398
 399         if (!(status & RTL_REG_INTRSTATUS_TXOK)) {
 400                 debug_cond(DEBUG_TX,
 401                            "tx timeout/error (%d usecs), status %hX txstatus %lX\n",
 402                            10 * i, status, txstatus);
 403
 404                 rtl8139_reset(dev);
 405
 406                 return 0;
 407         }
 408
 409         cur_tx = (cur_tx + 1) % NUM_TX_DESC;
 410
 411         debug_cond(DEBUG_TX, "tx done, status %hX txstatus %lX\n",
 412                    status, txstatus);
 413
 414         return length;
 415 }
 416
 417 static int rtl8139_recv(struct eth_device *dev)
 418 {
 419         const unsigned int rxstat = RTL_REG_INTRSTATUS_RXFIFOOVER |
 420                                     RTL_REG_INTRSTATUS_RXOVERFLOW |
 421                                     RTL_REG_INTRSTATUS_RXOK;
 422         unsigned int rx_size, rx_status;
 423         unsigned int ring_offs;
 424         unsigned int status;
 425         int length = 0;
 426
 427         ioaddr = dev->iobase;
 428
 429         if (inb(ioaddr + RTL_REG_CHIPCMD) & RTL_REG_CHIPCMD_RXBUFEMPTY)
 430                 return 0;
 431
 432         status = inw(ioaddr + RTL_REG_INTRSTATUS);
 433         /* See below for the rest of the interrupt acknowledges.  */
 434         outw(status & ~rxstat, ioaddr + RTL_REG_INTRSTATUS);
 435
 436         debug_cond(DEBUG_RX, "%s: int %hX ", __func__, status);
 437
 438         ring_offs = cur_rx % RX_BUF_LEN;
 439         /* ring_offs is guaranteed being 4-byte aligned */
 440         rx_status = le32_to_cpu(*(unsigned int *)(rx_ring + ring_offs));
 441         rx_size = rx_status >> 16;
 442         rx_status &= 0xffff;
 443
 444         if ((rx_status & (RTL_STS_RXBADSYMBOL | RTL_STS_RXRUNT |
 445                           RTL_STS_RXTOOLONG | RTL_STS_RXCRCERR |
 446                           RTL_STS_RXBADALIGN)) ||
 447             (rx_size < ETH_ZLEN) ||
 448             (rx_size > ETH_FRAME_LEN + 4)) {
 449                 printf("rx error %hX\n", rx_status);
 450                 /* this clears all interrupts still pending */
 451                 rtl8139_reset(dev);
 452                 return 0;
 453         }
 454
 455         /* Received a good packet */
 456         length = rx_size - 4;   /* no one cares about the FCS */
 457         if (ring_offs + 4 + rx_size - 4 > RX_BUF_LEN) {
 458                 unsigned char rxdata[RX_BUF_LEN];
 459                 int semi_count = RX_BUF_LEN - ring_offs - 4;
 460
 461                 memcpy(rxdata, rx_ring + ring_offs + 4, semi_count);
 462                 memcpy(&rxdata[semi_count], rx_ring,
 463                        rx_size - 4 - semi_count);
 464
 465                 net_process_received_packet(rxdata, length);
 466                 debug_cond(DEBUG_RX, "rx packet %d+%d bytes",
 467                            semi_count, rx_size - 4 - semi_count);
 468         } else {
 469                 net_process_received_packet(rx_ring + ring_offs + 4, length);
 470                 debug_cond(DEBUG_RX, "rx packet %d bytes", rx_size - 4);
 471         }
 472         flush_cache((unsigned long)rx_ring, RX_BUF_LEN);
 473
 474         cur_rx = ROUND(cur_rx + rx_size + 4, 4);
 475         outw(cur_rx - 16, ioaddr + RTL_REG_RXBUFPTR);
 476         /*
 477          * See RTL8139 Programming Guide V0.1 for the official handling of
 478          * Rx overflow situations. The document itself contains basically
 479          * no usable information, except for a few exception handling rules.
 480          */
 481         outw(status & rxstat, ioaddr + RTL_REG_INTRSTATUS);
 482
 483         return length;
 484 }
 485
 486 static int rtl8139_init(struct eth_device *dev, bd_t *bis)
 487 {
 488         unsigned short *ap = (unsigned short *)dev->enetaddr;
 489         int addr_len, i;
 490         u8 reg;
 491
 492         ioaddr = dev->iobase;
 493
 494         /* Bring the chip out of low-power mode. */
 495         outb(0x00, ioaddr + RTL_REG_CONFIG1);
 496
 497         addr_len = rtl8139_read_eeprom(0, 8) == 0x8129 ? 8 : 6;
 498         for (i = 0; i < 3; i++)
 499                 *ap++ = le16_to_cpu(rtl8139_read_eeprom(i + 7, addr_len));
 500
 501         rtl8139_reset(dev);
 502
 503         reg = inb(ioaddr + RTL_REG_MEDIASTATUS);
 504         if (reg & RTL_REG_MEDIASTATUS_MSRLINKFAIL) {
 505                 printf("Cable not connected or other link failure\n");
 506                 return -1;
 507         }
 508
 509         return 0;
 510 }
 511
 512 static void rtl8139_stop(struct eth_device *dev)
 513 {
 514         ioaddr = dev->iobase;
 515
 516         rtl8139_hw_reset(dev);
 517 }
 518
 519 static int rtl8139_bcast_addr(struct eth_device *dev, const u8 *bcast_mac,
 520                               int join)
 521 {
 522         return 0;
 523 }
 524
 525 static struct pci_device_id supported[] = {
 526         { PCI_VENDOR_ID_REALTEK, PCI_DEVICE_ID_REALTEK_8139 },
 527         { PCI_VENDOR_ID_DLINK, PCI_DEVICE_ID_DLINK_8139 },
 528         { }
 529 };
 530
 531 int rtl8139_initialize(bd_t *bis)
 532 {
 533         struct eth_device *dev;
 534         int card_number = 0;
 535         pci_dev_t devno;
 536         int idx = 0;
 537         u32 iobase;
 538
 539         while (1) {
 540                 /* Find RTL8139 */
 541                 devno = pci_find_devices(supported, idx++);
 542                 if (devno < 0)
 543                         break;
 544
 545                 pci_read_config_dword(devno, PCI_BASE_ADDRESS_1, &iobase);
 546                 iobase &= ~0xf;
 547
 548                 debug("rtl8139: REALTEK RTL8139 @0x%x\n", iobase);
 549
 550                 dev = (struct eth_device *)malloc(sizeof(*dev));
 551                 if (!dev) {
 552                         printf("Can not allocate memory of rtl8139\n");
 553                         break;
 554                 }
 555                 memset(dev, 0, sizeof(*dev));
 556
 557                 sprintf(dev->name, "RTL8139#%d", card_number);
 558
 559                 dev->priv = (void *)devno;
 560                 dev->iobase = (int)bus_to_phys(iobase);
 561                 dev->init = rtl8139_init;
 562                 dev->halt = rtl8139_stop;
 563                 dev->send = rtl8139_send;
 564                 dev->recv = rtl8139_recv;
 565                 dev->mcast = rtl8139_bcast_addr;
 566
 567                 eth_register(dev);
 568
 569                 card_number++;
 570
 571                 pci_write_config_byte(devno, PCI_LATENCY_TIMER, 0x20);
 572
 573                 udelay(10 * 1000);
 574         }
 575
 576         return card_number;
 577 }