drivers/misc/Kconfig

   1 #
   2 # Multifunction miscellaneous devices
   3 #
   4
   5 menu "Multifunction device drivers"
   6
   7 config MISC
   8         bool "Enable Driver Model for Misc drivers"
   9         depends on DM
  10         help
  11           Enable driver model for miscellaneous devices. This class is
  12           used only for those do not fit other more general classes. A
  13           set of generic read, write and ioctl methods may be used to
  14           access the device.
  15
  16 config ALTERA_SYSID
  17         bool "Altera Sysid support"
  18         depends on MISC
  19         help
  20           Select this to enable a sysid for Altera devices. Please find
  21           details on the "Embedded Peripherals IP User Guide" of Altera.
  22
  23 config ATSHA204A
  24         bool "Support for Atmel ATSHA204A module"
  25         depends on MISC
  26         help
  27            Enable support for I2C connected Atmel's ATSHA204A
  28            CryptoAuthentication module found for example on the Turris Omnia
  29            board.
  30
  31 config ROCKCHIP_EFUSE
  32         bool "Rockchip e-fuse support"
  33         depends on MISC
  34         help
  35           Enable (read-only) access for the e-fuse block found in Rockchip
  36           SoCs: accesses can either be made using byte addressing and a length
  37           or through child-nodes that are generated based on the e-fuse map
  38           retrieved from the DTS.
  39
  40           This driver currently supports the RK3399 only, but can easily be
  41           extended (by porting the read function from the Linux kernel sources)
  42           to support other recent Rockchip devices.
  43
  44 config VEXPRESS_CONFIG
  45         bool "Enable support for Arm Versatile Express config bus"
  46         depends on MISC
  47         help
  48           If you say Y here, you will get support for accessing the
  49           configuration bus on the Arm Versatile Express boards via
  50           a sysreg driver.
  51
  52 config CMD_CROS_EC
  53         bool "Enable crosec command"
  54         depends on CROS_EC
  55         help
  56           Enable command-line access to the Chrome OS EC (Embedded
  57           Controller). This provides the 'crosec' command which has
  58           a number of sub-commands for performing EC tasks such as
  59           updating its flash, accessing a small saved context area
  60           and talking to the I2C bus behind the EC (if there is one).
  61
  62 config CROS_EC
  63         bool "Enable Chrome OS EC"
  64         help
  65           Enable access to the Chrome OS EC. This is a separate
  66           microcontroller typically available on a SPI bus on Chromebooks. It
  67           provides access to the keyboard, some internal storage and may
  68           control access to the battery and main PMIC depending on the
  69           device. You can use the 'crosec' command to access it.
  70
  71 config CROS_EC_I2C
  72         bool "Enable Chrome OS EC I2C driver"
  73         depends on CROS_EC
  74         help
  75           Enable I2C access to the Chrome OS EC. This is used on older
  76           ARM Chromebooks such as snow and spring before the standard bus
  77           changed to SPI. The EC will accept commands across the I2C using
  78           a special message protocol, and provide responses.
  79
  80 config CROS_EC_LPC
  81         bool "Enable Chrome OS EC LPC driver"
  82         depends on CROS_EC
  83         help
  84           Enable I2C access to the Chrome OS EC. This is used on x86
  85           Chromebooks such as link and falco. The keyboard is provided
  86           through a legacy port interface, so on x86 machines the main
  87           function of the EC is power and thermal management.
  88
  89 config CROS_EC_SANDBOX
  90         bool "Enable Chrome OS EC sandbox driver"
  91         depends on CROS_EC && SANDBOX
  92         help
  93           Enable a sandbox emulation of the Chrome OS EC. This supports
  94           keyboard (use the -l flag to enable the LCD), verified boot context,
  95           EC flash read/write/erase support and a few other things. It is
  96           enough to perform a Chrome OS verified boot on sandbox.
  97
  98 config CROS_EC_SPI
  99         bool "Enable Chrome OS EC SPI driver"
 100         depends on CROS_EC
 101         help
 102           Enable SPI access to the Chrome OS EC. This is used on newer
 103           ARM Chromebooks such as pit, pi and nyan-big. The SPI interface
 104           provides a faster and more robust interface than I2C but the bugs
 105           are less interesting.
 106
 107 config DS4510
 108         bool "Enable support for DS4510 CPU supervisor"
 109         help
 110           Enable support for the Maxim DS4510 CPU supervisor. It has an
 111           integrated 64-byte EEPROM, four programmable non-volatile I/O pins
 112           and a configurable timer for the supervisor function. The device is
 113           connected over I2C.
 114
 115 config FSL_SEC_MON
 116         bool "Enable FSL SEC_MON Driver"
 117         help
 118           Freescale Security Monitor block is responsible for monitoring
 119           system states.
 120           Security Monitor can be transitioned on any security failures,
 121           like software violations or hardware security violations.
 122
 123 config JZ4780_EFUSE
 124         bool "Ingenic JZ4780 eFUSE support"
 125         depends on ARCH_JZ47XX
 126         help
 127           This selects support for the eFUSE on Ingenic JZ4780 SoCs.
 128
 129 config MXC_OCOTP
 130         bool "Enable MXC OCOTP Driver"
 131         depends on ARCH_IMX8M || ARCH_MX6 || ARCH_MX7 || ARCH_VF610
 132         default y
 133         help
 134           If you say Y here, you will get support for the One Time
 135           Programmable memory pages that are stored on the some
 136           Freescale i.MX processors.
 137
 138 config NUVOTON_NCT6102D
 139         bool "Enable Nuvoton NCT6102D Super I/O driver"
 140         help
 141           If you say Y here, you will get support for the Nuvoton
 142           NCT6102D Super I/O driver. This can be used to enable or
 143           disable the legacy UART, the watchdog or other devices
 144           in the Nuvoton Super IO chips on X86 platforms.
 145
 146 config PWRSEQ
 147         bool "Enable power-sequencing drivers"
 148         depends on DM
 149         help
 150           Power-sequencing drivers provide support for controlling power for
 151           devices. They are typically referenced by a phandle from another
 152           device. When the device is started up, its power sequence can be
 153           initiated.
 154
 155 config SPL_PWRSEQ
 156         bool "Enable power-sequencing drivers for SPL"
 157         depends on PWRSEQ
 158         help
 159           Power-sequencing drivers provide support for controlling power for
 160           devices. They are typically referenced by a phandle from another
 161           device. When the device is started up, its power sequence can be
 162           initiated.
 163
 164 config PCA9551_LED
 165         bool "Enable PCA9551 LED driver"
 166         help
 167           Enable driver for PCA9551 LED controller. This controller
 168           is connected via I2C. So I2C needs to be enabled.
 169
 170 config PCA9551_I2C_ADDR
 171         hex "I2C address of PCA9551 LED controller"
 172         depends on PCA9551_LED
 173         default 0x60
 174         help
 175           The I2C address of the PCA9551 LED controller.
 176
 177 config STM32MP_FUSE
 178         bool "Enable STM32MP fuse wrapper providing the fuse API"
 179         depends on ARCH_STM32MP && MISC
 180         default y if CMD_FUSE
 181         help
 182           If you say Y here, you will get support for the fuse API (OTP)
 183           for STM32MP architecture.
 184           This API is needed for CMD_FUSE.
 185
 186 config STM32_RCC
 187         bool "Enable RCC driver for the STM32 SoC's family"
 188         depends on (STM32 || ARCH_STM32MP) && MISC
 189         help
 190           Enable the STM32 RCC driver. The RCC block (Reset and Clock Control
 191           block) is responsible of the management of the clock and reset
 192           generation.
 193           This driver is similar to an MFD driver in the Linux kernel.
 194
 195 config TEGRA_CAR
 196         bool "Enable support for the Tegra CAR driver"
 197         depends on TEGRA_NO_BPMP
 198         help
 199           The Tegra CAR (Clock and Reset Controller) is a HW module that
 200           controls almost all clocks and resets in a Tegra SoC.
 201
 202 config TEGRA186_BPMP
 203         bool "Enable support for the Tegra186 BPMP driver"
 204         depends on TEGRA186
 205         help
 206           The Tegra BPMP (Boot and Power Management Processor) is a separate
 207           auxiliary CPU embedded into Tegra to perform power management work,
 208           and controls related features such as clocks, resets, power domains,
 209           PMIC I2C bus, etc. This driver provides the core low-level
 210           communication path by which feature-specific drivers (such as clock)
 211           can make requests to the BPMP. This driver is similar to an MFD
 212           driver in the Linux kernel.
 213
 214 config TWL4030_LED
 215         bool "Enable TWL4030 LED controller"
 216         help
 217           Enable this to add support for the TWL4030 LED controller.
 218
 219 config WINBOND_W83627
 220         bool "Enable Winbond Super I/O driver"
 221         help
 222           If you say Y here, you will get support for the Winbond
 223           W83627 Super I/O driver. This can be used to enable the
 224           legacy UART or other devices in the Winbond Super IO chips
 225           on X86 platforms.
 226
 227 config QFW
 228         bool
 229         help
 230           Hidden option to enable QEMU fw_cfg interface. This will be selected by
 231           either CONFIG_CMD_QFW or CONFIG_GENERATE_ACPI_TABLE.
 232
 233 config I2C_EEPROM
 234         bool "Enable driver for generic I2C-attached EEPROMs"
 235         depends on MISC
 236         help
 237           Enable a generic driver for EEPROMs attached via I2C.
 238
 239
 240 config SPL_I2C_EEPROM
 241         bool "Enable driver for generic I2C-attached EEPROMs for SPL"
 242         depends on MISC && SPL && SPL_DM
 243         help
 244           This option is an SPL-variant of the I2C_EEPROM option.
 245           See the help of I2C_EEPROM for details.
 246
 247 config ZYNQ_GEM_I2C_MAC_OFFSET
 248         hex "Set the I2C MAC offset"
 249         default 0x0
 250         depends on DM_I2C
 251         help
 252           Set the MAC offset for i2C.
 253
 254 if I2C_EEPROM
 255
 256 config SYS_I2C_EEPROM_ADDR
 257         hex "Chip address of the EEPROM device"
 258         default 0
 259
 260 config SYS_I2C_EEPROM_BUS
 261         int "I2C bus of the EEPROM device."
 262         default 0
 263
 264 config SYS_EEPROM_SIZE
 265         int "Size in bytes of the EEPROM device"
 266         default 256
 267
 268 config SYS_EEPROM_PAGE_WRITE_BITS
 269         int "Number of bits used to address bytes in a single page"
 270         default 0
 271         help
 272           The EEPROM page size is 2^SYS_EEPROM_PAGE_WRITE_BITS.
 273           A 64 byte page, for example would require six bits.
 274
 275 config SYS_EEPROM_PAGE_WRITE_DELAY_MS
 276         int "Number of milliseconds to delay between page writes"
 277         default 0
 278
 279 config SYS_I2C_EEPROM_ADDR_LEN
 280         int "Length in bytes of the EEPROM memory array address"
 281         default 1
 282         help
 283           Note: This is NOT the chip address length!
 284
 285 config SYS_I2C_EEPROM_ADDR_OVERFLOW
 286         hex "EEPROM Address Overflow"
 287         default 0
 288         help
 289           EEPROM chips that implement "address overflow" are ones
 290           like Catalyst 24WC04/08/16 which has 9/10/11 bits of
 291           address and the extra bits end up in the "chip address" bit
 292           slots. This makes a 24WC08 (1Kbyte) chip look like four 256
 293           byte chips.
 294
 295 endif
 296
 297 config GDSYS_RXAUI_CTRL
 298         bool "Enable gdsys RXAUI control driver"
 299         depends on MISC
 300         help
 301           Support gdsys FPGA's RXAUI control.
 302
 303 config GDSYS_IOEP
 304         bool "Enable gdsys IOEP driver"
 305         depends on MISC
 306         help
 307           Support gdsys FPGA's IO endpoint driver.
 308
 309 config MPC83XX_SERDES
 310         bool "Enable MPC83xx serdes driver"
 311         depends on MISC
 312         help
 313           Support for serdes found on MPC83xx SoCs.
 314
 315 config FS_LOADER
 316         bool "Enable loader driver for file system"
 317         help
 318           This is file system generic loader which can be used to load
 319           the file image from the storage into target such as memory.
 320
 321           The consumer driver would then use this loader to program whatever,
 322           ie. the FPGA device.
 323
 324 config GDSYS_SOC
 325         bool "Enable gdsys SOC driver"
 326         depends on MISC
 327         help
 328           Support for gdsys IHS SOC, a simple bus associated with each gdsys
 329           IHS (Integrated Hardware Systems) FPGA, which holds all devices whose
 330           register maps are contained within the FPGA's register map.
 331
 332 config IHS_FPGA
 333         bool "Enable IHS FPGA driver"
 334         depends on MISC
 335         help
 336           Support IHS (Integrated Hardware Systems) FPGA, the main FPGAs on
 337           gdsys devices, which supply the majority of the functionality offered
 338           by the devices. This driver supports both CON and CPU variants of the
 339           devices, depending on the device tree entry.
 340
 341 endmenu