1 // SPDX-License-Identifier: GPL-2.0+
2 /******************************************************************************
3 * (c) Copyright 2010-2014 Xilinx, Inc. All rights reserved.
4 ******************************************************************************/
5 /****************************************************************************/
10 * This file is automatically generated
12 *****************************************************************************/
14 #include <asm/arch/ps7_init_gpl.h>
16 unsigned long ps7_pll_init_data_3_0[] = {
18 // .. START: SLCR SETTINGS
19 // .. UNLOCK_KEY = 0XDF0D
20 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
21 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
23 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
24 // .. FINISH: SLCR SETTINGS
25 // .. START: PLL SLCR REGISTERS
26 // .. .. START: ARM PLL INIT
27 // .. .. PLL_RES = 0x2
28 // .. .. ==> 0XF8000110[7:4] = 0x00000002U
29 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
31 // .. .. ==> 0XF8000110[11:8] = 0x00000002U
32 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
33 // .. .. LOCK_CNT = 0xfa
34 // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
35 // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
37 EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
38 // .. .. .. START: UPDATE FB_DIV
39 // .. .. .. PLL_FDIV = 0x28
40 // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
41 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
43 EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
44 // .. .. .. FINISH: UPDATE FB_DIV
45 // .. .. .. START: BY PASS PLL
46 // .. .. .. PLL_BYPASS_FORCE = 1
47 // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
48 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
50 EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
51 // .. .. .. FINISH: BY PASS PLL
52 // .. .. .. START: ASSERT RESET
53 // .. .. .. PLL_RESET = 1
54 // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
55 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
57 EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
58 // .. .. .. FINISH: ASSERT RESET
59 // .. .. .. START: DEASSERT RESET
60 // .. .. .. PLL_RESET = 0
61 // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
62 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
64 EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
65 // .. .. .. FINISH: DEASSERT RESET
66 // .. .. .. START: CHECK PLL STATUS
67 // .. .. .. ARM_PLL_LOCK = 1
68 // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
69 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
71 EMIT_MASKPOLL(0XF800010C, 0x00000001U),
72 // .. .. .. FINISH: CHECK PLL STATUS
73 // .. .. .. START: REMOVE PLL BY PASS
74 // .. .. .. PLL_BYPASS_FORCE = 0
75 // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
76 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
78 EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
79 // .. .. .. FINISH: REMOVE PLL BY PASS
80 // .. .. .. SRCSEL = 0x0
81 // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
82 // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
83 // .. .. .. DIVISOR = 0x2
84 // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
85 // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
86 // .. .. .. CPU_6OR4XCLKACT = 0x1
87 // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
88 // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
89 // .. .. .. CPU_3OR2XCLKACT = 0x1
90 // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
91 // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
92 // .. .. .. CPU_2XCLKACT = 0x1
93 // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
94 // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
95 // .. .. .. CPU_1XCLKACT = 0x1
96 // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
97 // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
98 // .. .. .. CPU_PERI_CLKACT = 0x1
99 // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
100 // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
102 EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
103 // .. .. FINISH: ARM PLL INIT
104 // .. .. START: DDR PLL INIT
105 // .. .. PLL_RES = 0x2
106 // .. .. ==> 0XF8000114[7:4] = 0x00000002U
107 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
108 // .. .. PLL_CP = 0x2
109 // .. .. ==> 0XF8000114[11:8] = 0x00000002U
110 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
111 // .. .. LOCK_CNT = 0x12c
112 // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
113 // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
115 EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
116 // .. .. .. START: UPDATE FB_DIV
117 // .. .. .. PLL_FDIV = 0x20
118 // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
119 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
121 EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
122 // .. .. .. FINISH: UPDATE FB_DIV
123 // .. .. .. START: BY PASS PLL
124 // .. .. .. PLL_BYPASS_FORCE = 1
125 // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
126 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
128 EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
129 // .. .. .. FINISH: BY PASS PLL
130 // .. .. .. START: ASSERT RESET
131 // .. .. .. PLL_RESET = 1
132 // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
133 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
135 EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
136 // .. .. .. FINISH: ASSERT RESET
137 // .. .. .. START: DEASSERT RESET
138 // .. .. .. PLL_RESET = 0
139 // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
140 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
142 EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
143 // .. .. .. FINISH: DEASSERT RESET
144 // .. .. .. START: CHECK PLL STATUS
145 // .. .. .. DDR_PLL_LOCK = 1
146 // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
147 // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
149 EMIT_MASKPOLL(0XF800010C, 0x00000002U),
150 // .. .. .. FINISH: CHECK PLL STATUS
151 // .. .. .. START: REMOVE PLL BY PASS
152 // .. .. .. PLL_BYPASS_FORCE = 0
153 // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
154 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
156 EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
157 // .. .. .. FINISH: REMOVE PLL BY PASS
158 // .. .. .. DDR_3XCLKACT = 0x1
159 // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
160 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
161 // .. .. .. DDR_2XCLKACT = 0x1
162 // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
163 // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
164 // .. .. .. DDR_3XCLK_DIVISOR = 0x2
165 // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
166 // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
167 // .. .. .. DDR_2XCLK_DIVISOR = 0x3
168 // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
169 // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
171 EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
172 // .. .. FINISH: DDR PLL INIT
173 // .. .. START: IO PLL INIT
174 // .. .. PLL_RES = 0xc
175 // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
176 // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
177 // .. .. PLL_CP = 0x2
178 // .. .. ==> 0XF8000118[11:8] = 0x00000002U
179 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
180 // .. .. LOCK_CNT = 0x145
181 // .. .. ==> 0XF8000118[21:12] = 0x00000145U
182 // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
184 EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
185 // .. .. .. START: UPDATE FB_DIV
186 // .. .. .. PLL_FDIV = 0x1e
187 // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
188 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
190 EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
191 // .. .. .. FINISH: UPDATE FB_DIV
192 // .. .. .. START: BY PASS PLL
193 // .. .. .. PLL_BYPASS_FORCE = 1
194 // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
195 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
197 EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
198 // .. .. .. FINISH: BY PASS PLL
199 // .. .. .. START: ASSERT RESET
200 // .. .. .. PLL_RESET = 1
201 // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
202 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
204 EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
205 // .. .. .. FINISH: ASSERT RESET
206 // .. .. .. START: DEASSERT RESET
207 // .. .. .. PLL_RESET = 0
208 // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
209 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
211 EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
212 // .. .. .. FINISH: DEASSERT RESET
213 // .. .. .. START: CHECK PLL STATUS
214 // .. .. .. IO_PLL_LOCK = 1
215 // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
216 // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
218 EMIT_MASKPOLL(0XF800010C, 0x00000004U),
219 // .. .. .. FINISH: CHECK PLL STATUS
220 // .. .. .. START: REMOVE PLL BY PASS
221 // .. .. .. PLL_BYPASS_FORCE = 0
222 // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
223 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
225 EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
226 // .. .. .. FINISH: REMOVE PLL BY PASS
227 // .. .. FINISH: IO PLL INIT
228 // .. FINISH: PLL SLCR REGISTERS
229 // .. START: LOCK IT BACK
230 // .. LOCK_KEY = 0X767B
231 // .. ==> 0XF8000004[15:0] = 0x0000767BU
232 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
234 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
235 // .. FINISH: LOCK IT BACK
243 unsigned long ps7_clock_init_data_3_0[] = {
245 // .. START: SLCR SETTINGS
246 // .. UNLOCK_KEY = 0XDF0D
247 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
248 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
250 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
251 // .. FINISH: SLCR SETTINGS
252 // .. START: CLOCK CONTROL SLCR REGISTERS
254 // .. ==> 0XF8000128[0:0] = 0x00000001U
255 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
256 // .. DIVISOR0 = 0x23
257 // .. ==> 0XF8000128[13:8] = 0x00000023U
258 // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
260 // .. ==> 0XF8000128[25:20] = 0x00000003U
261 // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
263 EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
265 // .. ==> 0XF8000138[0:0] = 0x00000001U
266 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
268 // .. ==> 0XF8000138[4:4] = 0x00000000U
269 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
271 EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
273 // .. ==> 0XF8000140[0:0] = 0x00000001U
274 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
276 // .. ==> 0XF8000140[6:4] = 0x00000000U
277 // .. ==> MASK : 0x00000070U VAL : 0x00000000U
279 // .. ==> 0XF8000140[13:8] = 0x00000008U
280 // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
282 // .. ==> 0XF8000140[25:20] = 0x00000001U
283 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
285 EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00100801U),
287 // .. ==> 0XF800014C[0:0] = 0x00000001U
288 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
290 // .. ==> 0XF800014C[5:4] = 0x00000000U
291 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
293 // .. ==> 0XF800014C[13:8] = 0x00000005U
294 // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
296 EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
298 // .. ==> 0XF8000150[0:0] = 0x00000001U
299 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
301 // .. ==> 0XF8000150[1:1] = 0x00000000U
302 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
304 // .. ==> 0XF8000150[5:4] = 0x00000000U
305 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
307 // .. ==> 0XF8000150[13:8] = 0x00000014U
308 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
310 EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
312 // .. ==> 0XF8000154[0:0] = 0x00000000U
313 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
315 // .. ==> 0XF8000154[1:1] = 0x00000001U
316 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
318 // .. ==> 0XF8000154[5:4] = 0x00000000U
319 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
321 // .. ==> 0XF8000154[13:8] = 0x00000014U
322 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
324 EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
326 // .. ==> 0XF8000168[0:0] = 0x00000001U
327 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
329 // .. ==> 0XF8000168[5:4] = 0x00000000U
330 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
332 // .. ==> 0XF8000168[13:8] = 0x00000005U
333 // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
335 EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
337 // .. ==> 0XF8000170[5:4] = 0x00000000U
338 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
340 // .. ==> 0XF8000170[13:8] = 0x0000000AU
341 // .. ==> MASK : 0x00003F00U VAL : 0x00000A00U
343 // .. ==> 0XF8000170[25:20] = 0x00000001U
344 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
346 EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00100A00U),
348 // .. ==> 0XF8000180[5:4] = 0x00000000U
349 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
351 // .. ==> 0XF8000180[13:8] = 0x00000007U
352 // .. ==> MASK : 0x00003F00U VAL : 0x00000700U
354 // .. ==> 0XF8000180[25:20] = 0x00000001U
355 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
357 EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00100700U),
359 // .. ==> 0XF8000190[5:4] = 0x00000000U
360 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
361 // .. DIVISOR0 = 0x14
362 // .. ==> 0XF8000190[13:8] = 0x00000014U
363 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
365 // .. ==> 0XF8000190[25:20] = 0x00000001U
366 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
368 EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
370 // .. ==> 0XF80001A0[5:4] = 0x00000000U
371 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
372 // .. DIVISOR0 = 0x14
373 // .. ==> 0XF80001A0[13:8] = 0x00000014U
374 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
376 // .. ==> 0XF80001A0[25:20] = 0x00000001U
377 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
379 EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
380 // .. CLK_621_TRUE = 0x1
381 // .. ==> 0XF80001C4[0:0] = 0x00000001U
382 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
384 EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
385 // .. DMA_CPU_2XCLKACT = 0x1
386 // .. ==> 0XF800012C[0:0] = 0x00000001U
387 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
388 // .. USB0_CPU_1XCLKACT = 0x1
389 // .. ==> 0XF800012C[2:2] = 0x00000001U
390 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
391 // .. USB1_CPU_1XCLKACT = 0x1
392 // .. ==> 0XF800012C[3:3] = 0x00000001U
393 // .. ==> MASK : 0x00000008U VAL : 0x00000008U
394 // .. GEM0_CPU_1XCLKACT = 0x1
395 // .. ==> 0XF800012C[6:6] = 0x00000001U
396 // .. ==> MASK : 0x00000040U VAL : 0x00000040U
397 // .. GEM1_CPU_1XCLKACT = 0x0
398 // .. ==> 0XF800012C[7:7] = 0x00000000U
399 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
400 // .. SDI0_CPU_1XCLKACT = 0x1
401 // .. ==> 0XF800012C[10:10] = 0x00000001U
402 // .. ==> MASK : 0x00000400U VAL : 0x00000400U
403 // .. SDI1_CPU_1XCLKACT = 0x0
404 // .. ==> 0XF800012C[11:11] = 0x00000000U
405 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
406 // .. SPI0_CPU_1XCLKACT = 0x0
407 // .. ==> 0XF800012C[14:14] = 0x00000000U
408 // .. ==> MASK : 0x00004000U VAL : 0x00000000U
409 // .. SPI1_CPU_1XCLKACT = 0x0
410 // .. ==> 0XF800012C[15:15] = 0x00000000U
411 // .. ==> MASK : 0x00008000U VAL : 0x00000000U
412 // .. CAN0_CPU_1XCLKACT = 0x0
413 // .. ==> 0XF800012C[16:16] = 0x00000000U
414 // .. ==> MASK : 0x00010000U VAL : 0x00000000U
415 // .. CAN1_CPU_1XCLKACT = 0x0
416 // .. ==> 0XF800012C[17:17] = 0x00000000U
417 // .. ==> MASK : 0x00020000U VAL : 0x00000000U
418 // .. I2C0_CPU_1XCLKACT = 0x1
419 // .. ==> 0XF800012C[18:18] = 0x00000001U
420 // .. ==> MASK : 0x00040000U VAL : 0x00040000U
421 // .. I2C1_CPU_1XCLKACT = 0x1
422 // .. ==> 0XF800012C[19:19] = 0x00000001U
423 // .. ==> MASK : 0x00080000U VAL : 0x00080000U
424 // .. UART0_CPU_1XCLKACT = 0x0
425 // .. ==> 0XF800012C[20:20] = 0x00000000U
426 // .. ==> MASK : 0x00100000U VAL : 0x00000000U
427 // .. UART1_CPU_1XCLKACT = 0x1
428 // .. ==> 0XF800012C[21:21] = 0x00000001U
429 // .. ==> MASK : 0x00200000U VAL : 0x00200000U
430 // .. GPIO_CPU_1XCLKACT = 0x1
431 // .. ==> 0XF800012C[22:22] = 0x00000001U
432 // .. ==> MASK : 0x00400000U VAL : 0x00400000U
433 // .. LQSPI_CPU_1XCLKACT = 0x1
434 // .. ==> 0XF800012C[23:23] = 0x00000001U
435 // .. ==> MASK : 0x00800000U VAL : 0x00800000U
436 // .. SMC_CPU_1XCLKACT = 0x1
437 // .. ==> 0XF800012C[24:24] = 0x00000001U
438 // .. ==> MASK : 0x01000000U VAL : 0x01000000U
440 EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01EC044DU),
441 // .. FINISH: CLOCK CONTROL SLCR REGISTERS
442 // .. START: THIS SHOULD BE BLANK
443 // .. FINISH: THIS SHOULD BE BLANK
444 // .. START: LOCK IT BACK
445 // .. LOCK_KEY = 0X767B
446 // .. ==> 0XF8000004[15:0] = 0x0000767BU
447 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
449 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
450 // .. FINISH: LOCK IT BACK
458 unsigned long ps7_ddr_init_data_3_0[] = {
460 // .. START: DDR INITIALIZATION
461 // .. .. START: LOCK DDR
462 // .. .. reg_ddrc_soft_rstb = 0
463 // .. .. ==> 0XF8006000[0:0] = 0x00000000U
464 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
465 // .. .. reg_ddrc_powerdown_en = 0x0
466 // .. .. ==> 0XF8006000[1:1] = 0x00000000U
467 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
468 // .. .. reg_ddrc_data_bus_width = 0x0
469 // .. .. ==> 0XF8006000[3:2] = 0x00000000U
470 // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
471 // .. .. reg_ddrc_burst8_refresh = 0x0
472 // .. .. ==> 0XF8006000[6:4] = 0x00000000U
473 // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
474 // .. .. reg_ddrc_rdwr_idle_gap = 0x1
475 // .. .. ==> 0XF8006000[13:7] = 0x00000001U
476 // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
477 // .. .. reg_ddrc_dis_rd_bypass = 0x0
478 // .. .. ==> 0XF8006000[14:14] = 0x00000000U
479 // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
480 // .. .. reg_ddrc_dis_act_bypass = 0x0
481 // .. .. ==> 0XF8006000[15:15] = 0x00000000U
482 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
483 // .. .. reg_ddrc_dis_auto_refresh = 0x0
484 // .. .. ==> 0XF8006000[16:16] = 0x00000000U
485 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
487 EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
488 // .. .. FINISH: LOCK DDR
489 // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
490 // .. .. ==> 0XF8006004[11:0] = 0x00000081U
491 // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
492 // .. .. reserved_reg_ddrc_active_ranks = 0x1
493 // .. .. ==> 0XF8006004[13:12] = 0x00000001U
494 // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
495 // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
496 // .. .. ==> 0XF8006004[18:14] = 0x00000000U
497 // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
499 EMIT_MASKWRITE(0XF8006004, 0x0007FFFFU ,0x00001081U),
500 // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
501 // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
502 // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
503 // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
504 // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
505 // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
506 // .. .. reg_ddrc_hpr_xact_run_length = 0xf
507 // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
508 // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
510 EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
511 // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
512 // .. .. ==> 0XF800600C[10:0] = 0x00000001U
513 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
514 // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
515 // .. .. ==> 0XF800600C[21:11] = 0x00000002U
516 // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
517 // .. .. reg_ddrc_lpr_xact_run_length = 0x8
518 // .. .. ==> 0XF800600C[25:22] = 0x00000008U
519 // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
521 EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
522 // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
523 // .. .. ==> 0XF8006010[10:0] = 0x00000001U
524 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
525 // .. .. reg_ddrc_w_xact_run_length = 0x8
526 // .. .. ==> 0XF8006010[14:11] = 0x00000008U
527 // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
528 // .. .. reg_ddrc_w_max_starve_x32 = 0x2
529 // .. .. ==> 0XF8006010[25:15] = 0x00000002U
530 // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
532 EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
533 // .. .. reg_ddrc_t_rc = 0x1b
534 // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
535 // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
536 // .. .. reg_ddrc_t_rfc_min = 0x56
537 // .. .. ==> 0XF8006014[13:6] = 0x00000056U
538 // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
539 // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
540 // .. .. ==> 0XF8006014[20:14] = 0x00000010U
541 // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
543 EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
544 // .. .. reg_ddrc_wr2pre = 0x12
545 // .. .. ==> 0XF8006018[4:0] = 0x00000012U
546 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
547 // .. .. reg_ddrc_powerdown_to_x32 = 0x6
548 // .. .. ==> 0XF8006018[9:5] = 0x00000006U
549 // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
550 // .. .. reg_ddrc_t_faw = 0x18
551 // .. .. ==> 0XF8006018[15:10] = 0x00000018U
552 // .. .. ==> MASK : 0x0000FC00U VAL : 0x00006000U
553 // .. .. reg_ddrc_t_ras_max = 0x24
554 // .. .. ==> 0XF8006018[21:16] = 0x00000024U
555 // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
556 // .. .. reg_ddrc_t_ras_min = 0x14
557 // .. .. ==> 0XF8006018[26:22] = 0x00000014U
558 // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
559 // .. .. reg_ddrc_t_cke = 0x4
560 // .. .. ==> 0XF8006018[31:28] = 0x00000004U
561 // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
563 EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452460D2U),
564 // .. .. reg_ddrc_write_latency = 0x5
565 // .. .. ==> 0XF800601C[4:0] = 0x00000005U
566 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
567 // .. .. reg_ddrc_rd2wr = 0x7
568 // .. .. ==> 0XF800601C[9:5] = 0x00000007U
569 // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
570 // .. .. reg_ddrc_wr2rd = 0xe
571 // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
572 // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
573 // .. .. reg_ddrc_t_xp = 0x4
574 // .. .. ==> 0XF800601C[19:15] = 0x00000004U
575 // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
576 // .. .. reg_ddrc_pad_pd = 0x0
577 // .. .. ==> 0XF800601C[22:20] = 0x00000000U
578 // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
579 // .. .. reg_ddrc_rd2pre = 0x4
580 // .. .. ==> 0XF800601C[27:23] = 0x00000004U
581 // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
582 // .. .. reg_ddrc_t_rcd = 0x7
583 // .. .. ==> 0XF800601C[31:28] = 0x00000007U
584 // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
586 EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
587 // .. .. reg_ddrc_t_ccd = 0x4
588 // .. .. ==> 0XF8006020[4:2] = 0x00000004U
589 // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
590 // .. .. reg_ddrc_t_rrd = 0x6
591 // .. .. ==> 0XF8006020[7:5] = 0x00000006U
592 // .. .. ==> MASK : 0x000000E0U VAL : 0x000000C0U
593 // .. .. reg_ddrc_refresh_margin = 0x2
594 // .. .. ==> 0XF8006020[11:8] = 0x00000002U
595 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
596 // .. .. reg_ddrc_t_rp = 0x7
597 // .. .. ==> 0XF8006020[15:12] = 0x00000007U
598 // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
599 // .. .. reg_ddrc_refresh_to_x32 = 0x8
600 // .. .. ==> 0XF8006020[20:16] = 0x00000008U
601 // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
602 // .. .. reg_ddrc_mobile = 0x0
603 // .. .. ==> 0XF8006020[22:22] = 0x00000000U
604 // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
605 // .. .. reg_ddrc_en_dfi_dram_clk_disable = 0x0
606 // .. .. ==> 0XF8006020[23:23] = 0x00000000U
607 // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
608 // .. .. reg_ddrc_read_latency = 0x7
609 // .. .. ==> 0XF8006020[28:24] = 0x00000007U
610 // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
611 // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
612 // .. .. ==> 0XF8006020[29:29] = 0x00000001U
613 // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
614 // .. .. reg_ddrc_dis_pad_pd = 0x0
615 // .. .. ==> 0XF8006020[30:30] = 0x00000000U
616 // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
618 EMIT_MASKWRITE(0XF8006020, 0x7FDFFFFCU ,0x270872D0U),
619 // .. .. reg_ddrc_en_2t_timing_mode = 0x0
620 // .. .. ==> 0XF8006024[0:0] = 0x00000000U
621 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
622 // .. .. reg_ddrc_prefer_write = 0x0
623 // .. .. ==> 0XF8006024[1:1] = 0x00000000U
624 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
625 // .. .. reg_ddrc_mr_wr = 0x0
626 // .. .. ==> 0XF8006024[6:6] = 0x00000000U
627 // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
628 // .. .. reg_ddrc_mr_addr = 0x0
629 // .. .. ==> 0XF8006024[8:7] = 0x00000000U
630 // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
631 // .. .. reg_ddrc_mr_data = 0x0
632 // .. .. ==> 0XF8006024[24:9] = 0x00000000U
633 // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
634 // .. .. ddrc_reg_mr_wr_busy = 0x0
635 // .. .. ==> 0XF8006024[25:25] = 0x00000000U
636 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
637 // .. .. reg_ddrc_mr_type = 0x0
638 // .. .. ==> 0XF8006024[26:26] = 0x00000000U
639 // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
640 // .. .. reg_ddrc_mr_rdata_valid = 0x0
641 // .. .. ==> 0XF8006024[27:27] = 0x00000000U
642 // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
644 EMIT_MASKWRITE(0XF8006024, 0x0FFFFFC3U ,0x00000000U),
645 // .. .. reg_ddrc_final_wait_x32 = 0x7
646 // .. .. ==> 0XF8006028[6:0] = 0x00000007U
647 // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
648 // .. .. reg_ddrc_pre_ocd_x32 = 0x0
649 // .. .. ==> 0XF8006028[10:7] = 0x00000000U
650 // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
651 // .. .. reg_ddrc_t_mrd = 0x4
652 // .. .. ==> 0XF8006028[13:11] = 0x00000004U
653 // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
655 EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
656 // .. .. reg_ddrc_emr2 = 0x8
657 // .. .. ==> 0XF800602C[15:0] = 0x00000008U
658 // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
659 // .. .. reg_ddrc_emr3 = 0x0
660 // .. .. ==> 0XF800602C[31:16] = 0x00000000U
661 // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
663 EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
664 // .. .. reg_ddrc_mr = 0x930
665 // .. .. ==> 0XF8006030[15:0] = 0x00000930U
666 // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
667 // .. .. reg_ddrc_emr = 0x4
668 // .. .. ==> 0XF8006030[31:16] = 0x00000004U
669 // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
671 EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
672 // .. .. reg_ddrc_burst_rdwr = 0x4
673 // .. .. ==> 0XF8006034[3:0] = 0x00000004U
674 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
675 // .. .. reg_ddrc_pre_cke_x1024 = 0x105
676 // .. .. ==> 0XF8006034[13:4] = 0x00000105U
677 // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
678 // .. .. reg_ddrc_post_cke_x1024 = 0x1
679 // .. .. ==> 0XF8006034[25:16] = 0x00000001U
680 // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
681 // .. .. reg_ddrc_burstchop = 0x0
682 // .. .. ==> 0XF8006034[28:28] = 0x00000000U
683 // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
685 EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
686 // .. .. reg_ddrc_force_low_pri_n = 0x0
687 // .. .. ==> 0XF8006038[0:0] = 0x00000000U
688 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
689 // .. .. reg_ddrc_dis_dq = 0x0
690 // .. .. ==> 0XF8006038[1:1] = 0x00000000U
691 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
693 EMIT_MASKWRITE(0XF8006038, 0x00000003U ,0x00000000U),
694 // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
695 // .. .. ==> 0XF800603C[3:0] = 0x00000007U
696 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
697 // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
698 // .. .. ==> 0XF800603C[7:4] = 0x00000007U
699 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
700 // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
701 // .. .. ==> 0XF800603C[11:8] = 0x00000007U
702 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
703 // .. .. reg_ddrc_addrmap_col_b5 = 0x0
704 // .. .. ==> 0XF800603C[15:12] = 0x00000000U
705 // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
706 // .. .. reg_ddrc_addrmap_col_b6 = 0x0
707 // .. .. ==> 0XF800603C[19:16] = 0x00000000U
708 // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
710 EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
711 // .. .. reg_ddrc_addrmap_col_b2 = 0x0
712 // .. .. ==> 0XF8006040[3:0] = 0x00000000U
713 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
714 // .. .. reg_ddrc_addrmap_col_b3 = 0x0
715 // .. .. ==> 0XF8006040[7:4] = 0x00000000U
716 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
717 // .. .. reg_ddrc_addrmap_col_b4 = 0x0
718 // .. .. ==> 0XF8006040[11:8] = 0x00000000U
719 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
720 // .. .. reg_ddrc_addrmap_col_b7 = 0x0
721 // .. .. ==> 0XF8006040[15:12] = 0x00000000U
722 // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
723 // .. .. reg_ddrc_addrmap_col_b8 = 0x0
724 // .. .. ==> 0XF8006040[19:16] = 0x00000000U
725 // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
726 // .. .. reg_ddrc_addrmap_col_b9 = 0xf
727 // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
728 // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
729 // .. .. reg_ddrc_addrmap_col_b10 = 0xf
730 // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
731 // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
732 // .. .. reg_ddrc_addrmap_col_b11 = 0xf
733 // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
734 // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
736 EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
737 // .. .. reg_ddrc_addrmap_row_b0 = 0x6
738 // .. .. ==> 0XF8006044[3:0] = 0x00000006U
739 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
740 // .. .. reg_ddrc_addrmap_row_b1 = 0x6
741 // .. .. ==> 0XF8006044[7:4] = 0x00000006U
742 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
743 // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
744 // .. .. ==> 0XF8006044[11:8] = 0x00000006U
745 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
746 // .. .. reg_ddrc_addrmap_row_b12 = 0x6
747 // .. .. ==> 0XF8006044[15:12] = 0x00000006U
748 // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
749 // .. .. reg_ddrc_addrmap_row_b13 = 0x6
750 // .. .. ==> 0XF8006044[19:16] = 0x00000006U
751 // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
752 // .. .. reg_ddrc_addrmap_row_b14 = 0xf
753 // .. .. ==> 0XF8006044[23:20] = 0x0000000FU
754 // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
755 // .. .. reg_ddrc_addrmap_row_b15 = 0xf
756 // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
757 // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
759 EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0FF66666U),
760 // .. .. reg_phy_rd_local_odt = 0x0
761 // .. .. ==> 0XF8006048[13:12] = 0x00000000U
762 // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
763 // .. .. reg_phy_wr_local_odt = 0x3
764 // .. .. ==> 0XF8006048[15:14] = 0x00000003U
765 // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
766 // .. .. reg_phy_idle_local_odt = 0x3
767 // .. .. ==> 0XF8006048[17:16] = 0x00000003U
768 // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
770 EMIT_MASKWRITE(0XF8006048, 0x0003F000U ,0x0003C000U),
771 // .. .. reg_phy_rd_cmd_to_data = 0x0
772 // .. .. ==> 0XF8006050[3:0] = 0x00000000U
773 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
774 // .. .. reg_phy_wr_cmd_to_data = 0x0
775 // .. .. ==> 0XF8006050[7:4] = 0x00000000U
776 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
777 // .. .. reg_phy_rdc_we_to_re_delay = 0x8
778 // .. .. ==> 0XF8006050[11:8] = 0x00000008U
779 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
780 // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
781 // .. .. ==> 0XF8006050[15:15] = 0x00000000U
782 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
783 // .. .. reg_phy_use_fixed_re = 0x1
784 // .. .. ==> 0XF8006050[16:16] = 0x00000001U
785 // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
786 // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
787 // .. .. ==> 0XF8006050[17:17] = 0x00000000U
788 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
789 // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
790 // .. .. ==> 0XF8006050[18:18] = 0x00000000U
791 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
792 // .. .. reg_phy_clk_stall_level = 0x0
793 // .. .. ==> 0XF8006050[19:19] = 0x00000000U
794 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
795 // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
796 // .. .. ==> 0XF8006050[27:24] = 0x00000007U
797 // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
798 // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
799 // .. .. ==> 0XF8006050[31:28] = 0x00000007U
800 // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
802 EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
803 // .. .. reg_ddrc_dis_dll_calib = 0x0
804 // .. .. ==> 0XF8006058[16:16] = 0x00000000U
805 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
807 EMIT_MASKWRITE(0XF8006058, 0x00010000U ,0x00000000U),
808 // .. .. reg_ddrc_rd_odt_delay = 0x3
809 // .. .. ==> 0XF800605C[3:0] = 0x00000003U
810 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
811 // .. .. reg_ddrc_wr_odt_delay = 0x0
812 // .. .. ==> 0XF800605C[7:4] = 0x00000000U
813 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
814 // .. .. reg_ddrc_rd_odt_hold = 0x0
815 // .. .. ==> 0XF800605C[11:8] = 0x00000000U
816 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
817 // .. .. reg_ddrc_wr_odt_hold = 0x5
818 // .. .. ==> 0XF800605C[15:12] = 0x00000005U
819 // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
821 EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
822 // .. .. reg_ddrc_pageclose = 0x0
823 // .. .. ==> 0XF8006060[0:0] = 0x00000000U
824 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
825 // .. .. reg_ddrc_lpr_num_entries = 0x1f
826 // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
827 // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
828 // .. .. reg_ddrc_auto_pre_en = 0x0
829 // .. .. ==> 0XF8006060[7:7] = 0x00000000U
830 // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
831 // .. .. reg_ddrc_refresh_update_level = 0x0
832 // .. .. ==> 0XF8006060[8:8] = 0x00000000U
833 // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
834 // .. .. reg_ddrc_dis_wc = 0x0
835 // .. .. ==> 0XF8006060[9:9] = 0x00000000U
836 // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
837 // .. .. reg_ddrc_dis_collision_page_opt = 0x0
838 // .. .. ==> 0XF8006060[10:10] = 0x00000000U
839 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
840 // .. .. reg_ddrc_selfref_en = 0x0
841 // .. .. ==> 0XF8006060[12:12] = 0x00000000U
842 // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
844 EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
845 // .. .. reg_ddrc_go2critical_hysteresis = 0x0
846 // .. .. ==> 0XF8006064[12:5] = 0x00000000U
847 // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
848 // .. .. reg_arb_go2critical_en = 0x1
849 // .. .. ==> 0XF8006064[17:17] = 0x00000001U
850 // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
852 EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
853 // .. .. reg_ddrc_wrlvl_ww = 0x41
854 // .. .. ==> 0XF8006068[7:0] = 0x00000041U
855 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
856 // .. .. reg_ddrc_rdlvl_rr = 0x41
857 // .. .. ==> 0XF8006068[15:8] = 0x00000041U
858 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
859 // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
860 // .. .. ==> 0XF8006068[25:16] = 0x00000028U
861 // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
863 EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
864 // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
865 // .. .. ==> 0XF800606C[7:0] = 0x00000010U
866 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
867 // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
868 // .. .. ==> 0XF800606C[15:8] = 0x00000016U
869 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
871 EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
872 // .. .. reg_ddrc_dfi_t_ctrl_delay = 0x1
873 // .. .. ==> 0XF8006078[3:0] = 0x00000001U
874 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000001U
875 // .. .. reg_ddrc_dfi_t_dram_clk_disable = 0x1
876 // .. .. ==> 0XF8006078[7:4] = 0x00000001U
877 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000010U
878 // .. .. reg_ddrc_dfi_t_dram_clk_enable = 0x1
879 // .. .. ==> 0XF8006078[11:8] = 0x00000001U
880 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000100U
881 // .. .. reg_ddrc_t_cksre = 0x6
882 // .. .. ==> 0XF8006078[15:12] = 0x00000006U
883 // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
884 // .. .. reg_ddrc_t_cksrx = 0x6
885 // .. .. ==> 0XF8006078[19:16] = 0x00000006U
886 // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
887 // .. .. reg_ddrc_t_ckesr = 0x4
888 // .. .. ==> 0XF8006078[25:20] = 0x00000004U
889 // .. .. ==> MASK : 0x03F00000U VAL : 0x00400000U
891 EMIT_MASKWRITE(0XF8006078, 0x03FFFFFFU ,0x00466111U),
892 // .. .. reg_ddrc_t_ckpde = 0x2
893 // .. .. ==> 0XF800607C[3:0] = 0x00000002U
894 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000002U
895 // .. .. reg_ddrc_t_ckpdx = 0x2
896 // .. .. ==> 0XF800607C[7:4] = 0x00000002U
897 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
898 // .. .. reg_ddrc_t_ckdpde = 0x2
899 // .. .. ==> 0XF800607C[11:8] = 0x00000002U
900 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
901 // .. .. reg_ddrc_t_ckdpdx = 0x2
902 // .. .. ==> 0XF800607C[15:12] = 0x00000002U
903 // .. .. ==> MASK : 0x0000F000U VAL : 0x00002000U
904 // .. .. reg_ddrc_t_ckcsx = 0x3
905 // .. .. ==> 0XF800607C[19:16] = 0x00000003U
906 // .. .. ==> MASK : 0x000F0000U VAL : 0x00030000U
908 EMIT_MASKWRITE(0XF800607C, 0x000FFFFFU ,0x00032222U),
909 // .. .. reg_ddrc_dis_auto_zq = 0x0
910 // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
911 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
912 // .. .. reg_ddrc_ddr3 = 0x1
913 // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
914 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
915 // .. .. reg_ddrc_t_mod = 0x200
916 // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
917 // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
918 // .. .. reg_ddrc_t_zq_long_nop = 0x200
919 // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
920 // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
921 // .. .. reg_ddrc_t_zq_short_nop = 0x40
922 // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
923 // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
925 EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
926 // .. .. t_zq_short_interval_x1024 = 0xcb73
927 // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
928 // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
929 // .. .. dram_rstn_x1024 = 0x69
930 // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
931 // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
933 EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
934 // .. .. deeppowerdown_en = 0x0
935 // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
936 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
937 // .. .. deeppowerdown_to_x1024 = 0xff
938 // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
939 // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
941 EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
942 // .. .. dfi_wrlvl_max_x1024 = 0xfff
943 // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
944 // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
945 // .. .. dfi_rdlvl_max_x1024 = 0xfff
946 // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
947 // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
948 // .. .. ddrc_reg_twrlvl_max_error = 0x0
949 // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
950 // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
951 // .. .. ddrc_reg_trdlvl_max_error = 0x0
952 // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
953 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
954 // .. .. reg_ddrc_dfi_wr_level_en = 0x1
955 // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
956 // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
957 // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
958 // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
959 // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
960 // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
961 // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
962 // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
964 EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
965 // .. .. reg_ddrc_skip_ocd = 0x1
966 // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
967 // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
969 EMIT_MASKWRITE(0XF80060B4, 0x00000200U ,0x00000200U),
970 // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
971 // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
972 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
973 // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
974 // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
975 // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
976 // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
977 // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
978 // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
980 EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
981 // .. .. START: RESET ECC ERROR
982 // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
983 // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
984 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
985 // .. .. Clear_Correctable_DRAM_ECC_error = 1
986 // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
987 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
989 EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
990 // .. .. FINISH: RESET ECC ERROR
991 // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
992 // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
993 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
994 // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
995 // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
996 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
998 EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
999 // .. .. CORR_ECC_LOG_VALID = 0x0
1000 // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
1001 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
1002 // .. .. ECC_CORRECTED_BIT_NUM = 0x0
1003 // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
1004 // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
1006 EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
1007 // .. .. UNCORR_ECC_LOG_VALID = 0x0
1008 // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
1009 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
1011 EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
1012 // .. .. STAT_NUM_CORR_ERR = 0x0
1013 // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
1014 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
1015 // .. .. STAT_NUM_UNCORR_ERR = 0x0
1016 // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
1017 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
1019 EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
1020 // .. .. reg_ddrc_ecc_mode = 0x0
1021 // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
1022 // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
1023 // .. .. reg_ddrc_dis_scrub = 0x1
1024 // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
1025 // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
1027 EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
1028 // .. .. reg_phy_dif_on = 0x0
1029 // .. .. ==> 0XF8006114[3:0] = 0x00000000U
1030 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
1031 // .. .. reg_phy_dif_off = 0x0
1032 // .. .. ==> 0XF8006114[7:4] = 0x00000000U
1033 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
1035 EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
1036 // .. .. reg_phy_data_slice_in_use = 0x1
1037 // .. .. ==> 0XF8006118[0:0] = 0x00000001U
1038 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
1039 // .. .. reg_phy_rdlvl_inc_mode = 0x0
1040 // .. .. ==> 0XF8006118[1:1] = 0x00000000U
1041 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
1042 // .. .. reg_phy_gatelvl_inc_mode = 0x0
1043 // .. .. ==> 0XF8006118[2:2] = 0x00000000U
1044 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
1045 // .. .. reg_phy_wrlvl_inc_mode = 0x0
1046 // .. .. ==> 0XF8006118[3:3] = 0x00000000U
1047 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
1048 // .. .. reg_phy_bist_shift_dq = 0x0
1049 // .. .. ==> 0XF8006118[14:6] = 0x00000000U
1050 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
1051 // .. .. reg_phy_bist_err_clr = 0x0
1052 // .. .. ==> 0XF8006118[23:15] = 0x00000000U
1053 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
1054 // .. .. reg_phy_dq_offset = 0x40
1055 // .. .. ==> 0XF8006118[30:24] = 0x00000040U
1056 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
1058 EMIT_MASKWRITE(0XF8006118, 0x7FFFFFCFU ,0x40000001U),
1059 // .. .. reg_phy_data_slice_in_use = 0x1
1060 // .. .. ==> 0XF800611C[0:0] = 0x00000001U
1061 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
1062 // .. .. reg_phy_rdlvl_inc_mode = 0x0
1063 // .. .. ==> 0XF800611C[1:1] = 0x00000000U
1064 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
1065 // .. .. reg_phy_gatelvl_inc_mode = 0x0
1066 // .. .. ==> 0XF800611C[2:2] = 0x00000000U
1067 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
1068 // .. .. reg_phy_wrlvl_inc_mode = 0x0
1069 // .. .. ==> 0XF800611C[3:3] = 0x00000000U
1070 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
1071 // .. .. reg_phy_bist_shift_dq = 0x0
1072 // .. .. ==> 0XF800611C[14:6] = 0x00000000U
1073 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
1074 // .. .. reg_phy_bist_err_clr = 0x0
1075 // .. .. ==> 0XF800611C[23:15] = 0x00000000U
1076 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
1077 // .. .. reg_phy_dq_offset = 0x40
1078 // .. .. ==> 0XF800611C[30:24] = 0x00000040U
1079 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
1081 EMIT_MASKWRITE(0XF800611C, 0x7FFFFFCFU ,0x40000001U),
1082 // .. .. reg_phy_data_slice_in_use = 0x1
1083 // .. .. ==> 0XF8006120[0:0] = 0x00000001U
1084 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
1085 // .. .. reg_phy_rdlvl_inc_mode = 0x0
1086 // .. .. ==> 0XF8006120[1:1] = 0x00000000U
1087 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
1088 // .. .. reg_phy_gatelvl_inc_mode = 0x0
1089 // .. .. ==> 0XF8006120[2:2] = 0x00000000U
1090 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
1091 // .. .. reg_phy_wrlvl_inc_mode = 0x0
1092 // .. .. ==> 0XF8006120[3:3] = 0x00000000U
1093 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
1094 // .. .. reg_phy_bist_shift_dq = 0x0
1095 // .. .. ==> 0XF8006120[14:6] = 0x00000000U
1096 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
1097 // .. .. reg_phy_bist_err_clr = 0x0
1098 // .. .. ==> 0XF8006120[23:15] = 0x00000000U
1099 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
1100 // .. .. reg_phy_dq_offset = 0x40
1101 // .. .. ==> 0XF8006120[30:24] = 0x00000040U
1102 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
1104 EMIT_MASKWRITE(0XF8006120, 0x7FFFFFCFU ,0x40000001U),
1105 // .. .. reg_phy_data_slice_in_use = 0x1
1106 // .. .. ==> 0XF8006124[0:0] = 0x00000001U
1107 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
1108 // .. .. reg_phy_rdlvl_inc_mode = 0x0
1109 // .. .. ==> 0XF8006124[1:1] = 0x00000000U
1110 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
1111 // .. .. reg_phy_gatelvl_inc_mode = 0x0
1112 // .. .. ==> 0XF8006124[2:2] = 0x00000000U
1113 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
1114 // .. .. reg_phy_wrlvl_inc_mode = 0x0
1115 // .. .. ==> 0XF8006124[3:3] = 0x00000000U
1116 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
1117 // .. .. reg_phy_bist_shift_dq = 0x0
1118 // .. .. ==> 0XF8006124[14:6] = 0x00000000U
1119 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
1120 // .. .. reg_phy_bist_err_clr = 0x0
1121 // .. .. ==> 0XF8006124[23:15] = 0x00000000U
1122 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
1123 // .. .. reg_phy_dq_offset = 0x40
1124 // .. .. ==> 0XF8006124[30:24] = 0x00000040U
1125 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
1127 EMIT_MASKWRITE(0XF8006124, 0x7FFFFFCFU ,0x40000001U),
1128 // .. .. reg_phy_wrlvl_init_ratio = 0x3
1129 // .. .. ==> 0XF800612C[9:0] = 0x00000003U
1130 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000003U
1131 // .. .. reg_phy_gatelvl_init_ratio = 0xcf
1132 // .. .. ==> 0XF800612C[19:10] = 0x000000CFU
1133 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00033C00U
1135 EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x00033C03U),
1136 // .. .. reg_phy_wrlvl_init_ratio = 0x3
1137 // .. .. ==> 0XF8006130[9:0] = 0x00000003U
1138 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000003U
1139 // .. .. reg_phy_gatelvl_init_ratio = 0xd0
1140 // .. .. ==> 0XF8006130[19:10] = 0x000000D0U
1141 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00034000U
1143 EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00034003U),
1144 // .. .. reg_phy_wrlvl_init_ratio = 0x0
1145 // .. .. ==> 0XF8006134[9:0] = 0x00000000U
1146 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000000U
1147 // .. .. reg_phy_gatelvl_init_ratio = 0xbd
1148 // .. .. ==> 0XF8006134[19:10] = 0x000000BDU
1149 // .. .. ==> MASK : 0x000FFC00U VAL : 0x0002F400U
1151 EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0002F400U),
1152 // .. .. reg_phy_wrlvl_init_ratio = 0x0
1153 // .. .. ==> 0XF8006138[9:0] = 0x00000000U
1154 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000000U
1155 // .. .. reg_phy_gatelvl_init_ratio = 0xc1
1156 // .. .. ==> 0XF8006138[19:10] = 0x000000C1U
1157 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00030400U
1159 EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x00030400U),
1160 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
1161 // .. .. ==> 0XF8006140[9:0] = 0x00000035U
1162 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
1163 // .. .. reg_phy_rd_dqs_slave_force = 0x0
1164 // .. .. ==> 0XF8006140[10:10] = 0x00000000U
1165 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1166 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
1167 // .. .. ==> 0XF8006140[19:11] = 0x00000000U
1168 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1170 EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
1171 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
1172 // .. .. ==> 0XF8006144[9:0] = 0x00000035U
1173 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
1174 // .. .. reg_phy_rd_dqs_slave_force = 0x0
1175 // .. .. ==> 0XF8006144[10:10] = 0x00000000U
1176 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1177 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
1178 // .. .. ==> 0XF8006144[19:11] = 0x00000000U
1179 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1181 EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
1182 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
1183 // .. .. ==> 0XF8006148[9:0] = 0x00000035U
1184 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
1185 // .. .. reg_phy_rd_dqs_slave_force = 0x0
1186 // .. .. ==> 0XF8006148[10:10] = 0x00000000U
1187 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1188 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
1189 // .. .. ==> 0XF8006148[19:11] = 0x00000000U
1190 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1192 EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
1193 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
1194 // .. .. ==> 0XF800614C[9:0] = 0x00000035U
1195 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
1196 // .. .. reg_phy_rd_dqs_slave_force = 0x0
1197 // .. .. ==> 0XF800614C[10:10] = 0x00000000U
1198 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1199 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
1200 // .. .. ==> 0XF800614C[19:11] = 0x00000000U
1201 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1203 EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
1204 // .. .. reg_phy_wr_dqs_slave_ratio = 0x83
1205 // .. .. ==> 0XF8006154[9:0] = 0x00000083U
1206 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000083U
1207 // .. .. reg_phy_wr_dqs_slave_force = 0x0
1208 // .. .. ==> 0XF8006154[10:10] = 0x00000000U
1209 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1210 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
1211 // .. .. ==> 0XF8006154[19:11] = 0x00000000U
1212 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1214 EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x00000083U),
1215 // .. .. reg_phy_wr_dqs_slave_ratio = 0x83
1216 // .. .. ==> 0XF8006158[9:0] = 0x00000083U
1217 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000083U
1218 // .. .. reg_phy_wr_dqs_slave_force = 0x0
1219 // .. .. ==> 0XF8006158[10:10] = 0x00000000U
1220 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1221 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
1222 // .. .. ==> 0XF8006158[19:11] = 0x00000000U
1223 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1225 EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x00000083U),
1226 // .. .. reg_phy_wr_dqs_slave_ratio = 0x7f
1227 // .. .. ==> 0XF800615C[9:0] = 0x0000007FU
1228 // .. .. ==> MASK : 0x000003FFU VAL : 0x0000007FU
1229 // .. .. reg_phy_wr_dqs_slave_force = 0x0
1230 // .. .. ==> 0XF800615C[10:10] = 0x00000000U
1231 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1232 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
1233 // .. .. ==> 0XF800615C[19:11] = 0x00000000U
1234 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1236 EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x0000007FU),
1237 // .. .. reg_phy_wr_dqs_slave_ratio = 0x78
1238 // .. .. ==> 0XF8006160[9:0] = 0x00000078U
1239 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000078U
1240 // .. .. reg_phy_wr_dqs_slave_force = 0x0
1241 // .. .. ==> 0XF8006160[10:10] = 0x00000000U
1242 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1243 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
1244 // .. .. ==> 0XF8006160[19:11] = 0x00000000U
1245 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1247 EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x00000078U),
1248 // .. .. reg_phy_fifo_we_slave_ratio = 0x124
1249 // .. .. ==> 0XF8006168[10:0] = 0x00000124U
1250 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000124U
1251 // .. .. reg_phy_fifo_we_in_force = 0x0
1252 // .. .. ==> 0XF8006168[11:11] = 0x00000000U
1253 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
1254 // .. .. reg_phy_fifo_we_in_delay = 0x0
1255 // .. .. ==> 0XF8006168[20:12] = 0x00000000U
1256 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
1258 EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000124U),
1259 // .. .. reg_phy_fifo_we_slave_ratio = 0x125
1260 // .. .. ==> 0XF800616C[10:0] = 0x00000125U
1261 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000125U
1262 // .. .. reg_phy_fifo_we_in_force = 0x0
1263 // .. .. ==> 0XF800616C[11:11] = 0x00000000U
1264 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
1265 // .. .. reg_phy_fifo_we_in_delay = 0x0
1266 // .. .. ==> 0XF800616C[20:12] = 0x00000000U
1267 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
1269 EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x00000125U),
1270 // .. .. reg_phy_fifo_we_slave_ratio = 0x112
1271 // .. .. ==> 0XF8006170[10:0] = 0x00000112U
1272 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000112U
1273 // .. .. reg_phy_fifo_we_in_force = 0x0
1274 // .. .. ==> 0XF8006170[11:11] = 0x00000000U
1275 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
1276 // .. .. reg_phy_fifo_we_in_delay = 0x0
1277 // .. .. ==> 0XF8006170[20:12] = 0x00000000U
1278 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
1280 EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000112U),
1281 // .. .. reg_phy_fifo_we_slave_ratio = 0x116
1282 // .. .. ==> 0XF8006174[10:0] = 0x00000116U
1283 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000116U
1284 // .. .. reg_phy_fifo_we_in_force = 0x0
1285 // .. .. ==> 0XF8006174[11:11] = 0x00000000U
1286 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
1287 // .. .. reg_phy_fifo_we_in_delay = 0x0
1288 // .. .. ==> 0XF8006174[20:12] = 0x00000000U
1289 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
1291 EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x00000116U),
1292 // .. .. reg_phy_wr_data_slave_ratio = 0xc3
1293 // .. .. ==> 0XF800617C[9:0] = 0x000000C3U
1294 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000C3U
1295 // .. .. reg_phy_wr_data_slave_force = 0x0
1296 // .. .. ==> 0XF800617C[10:10] = 0x00000000U
1297 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1298 // .. .. reg_phy_wr_data_slave_delay = 0x0
1299 // .. .. ==> 0XF800617C[19:11] = 0x00000000U
1300 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1302 EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000C3U),
1303 // .. .. reg_phy_wr_data_slave_ratio = 0xc3
1304 // .. .. ==> 0XF8006180[9:0] = 0x000000C3U
1305 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000C3U
1306 // .. .. reg_phy_wr_data_slave_force = 0x0
1307 // .. .. ==> 0XF8006180[10:10] = 0x00000000U
1308 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1309 // .. .. reg_phy_wr_data_slave_delay = 0x0
1310 // .. .. ==> 0XF8006180[19:11] = 0x00000000U
1311 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1313 EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000C3U),
1314 // .. .. reg_phy_wr_data_slave_ratio = 0xbf
1315 // .. .. ==> 0XF8006184[9:0] = 0x000000BFU
1316 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000BFU
1317 // .. .. reg_phy_wr_data_slave_force = 0x0
1318 // .. .. ==> 0XF8006184[10:10] = 0x00000000U
1319 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1320 // .. .. reg_phy_wr_data_slave_delay = 0x0
1321 // .. .. ==> 0XF8006184[19:11] = 0x00000000U
1322 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1324 EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000BFU),
1325 // .. .. reg_phy_wr_data_slave_ratio = 0xb8
1326 // .. .. ==> 0XF8006188[9:0] = 0x000000B8U
1327 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000B8U
1328 // .. .. reg_phy_wr_data_slave_force = 0x0
1329 // .. .. ==> 0XF8006188[10:10] = 0x00000000U
1330 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
1331 // .. .. reg_phy_wr_data_slave_delay = 0x0
1332 // .. .. ==> 0XF8006188[19:11] = 0x00000000U
1333 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
1335 EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000B8U),
1336 // .. .. reg_phy_bl2 = 0x0
1337 // .. .. ==> 0XF8006190[1:1] = 0x00000000U
1338 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
1339 // .. .. reg_phy_at_spd_atpg = 0x0
1340 // .. .. ==> 0XF8006190[2:2] = 0x00000000U
1341 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
1342 // .. .. reg_phy_bist_enable = 0x0
1343 // .. .. ==> 0XF8006190[3:3] = 0x00000000U
1344 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
1345 // .. .. reg_phy_bist_force_err = 0x0
1346 // .. .. ==> 0XF8006190[4:4] = 0x00000000U
1347 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
1348 // .. .. reg_phy_bist_mode = 0x0
1349 // .. .. ==> 0XF8006190[6:5] = 0x00000000U
1350 // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
1351 // .. .. reg_phy_invert_clkout = 0x1
1352 // .. .. ==> 0XF8006190[7:7] = 0x00000001U
1353 // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
1354 // .. .. reg_phy_sel_logic = 0x0
1355 // .. .. ==> 0XF8006190[9:9] = 0x00000000U
1356 // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
1357 // .. .. reg_phy_ctrl_slave_ratio = 0x100
1358 // .. .. ==> 0XF8006190[19:10] = 0x00000100U
1359 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
1360 // .. .. reg_phy_ctrl_slave_force = 0x0
1361 // .. .. ==> 0XF8006190[20:20] = 0x00000000U
1362 // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
1363 // .. .. reg_phy_ctrl_slave_delay = 0x0
1364 // .. .. ==> 0XF8006190[27:21] = 0x00000000U
1365 // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
1366 // .. .. reg_phy_lpddr = 0x0
1367 // .. .. ==> 0XF8006190[29:29] = 0x00000000U
1368 // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
1369 // .. .. reg_phy_cmd_latency = 0x0
1370 // .. .. ==> 0XF8006190[30:30] = 0x00000000U
1371 // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
1373 EMIT_MASKWRITE(0XF8006190, 0x6FFFFEFEU ,0x00040080U),
1374 // .. .. reg_phy_wr_rl_delay = 0x2
1375 // .. .. ==> 0XF8006194[4:0] = 0x00000002U
1376 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
1377 // .. .. reg_phy_rd_rl_delay = 0x4
1378 // .. .. ==> 0XF8006194[9:5] = 0x00000004U
1379 // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
1380 // .. .. reg_phy_dll_lock_diff = 0xf
1381 // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
1382 // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
1383 // .. .. reg_phy_use_wr_level = 0x1
1384 // .. .. ==> 0XF8006194[14:14] = 0x00000001U
1385 // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
1386 // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
1387 // .. .. ==> 0XF8006194[15:15] = 0x00000001U
1388 // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
1389 // .. .. reg_phy_use_rd_data_eye_level = 0x1
1390 // .. .. ==> 0XF8006194[16:16] = 0x00000001U
1391 // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
1392 // .. .. reg_phy_dis_calib_rst = 0x0
1393 // .. .. ==> 0XF8006194[17:17] = 0x00000000U
1394 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1395 // .. .. reg_phy_ctrl_slave_delay = 0x0
1396 // .. .. ==> 0XF8006194[19:18] = 0x00000000U
1397 // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
1399 EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
1400 // .. .. reg_arb_page_addr_mask = 0x0
1401 // .. .. ==> 0XF8006204[31:0] = 0x00000000U
1402 // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
1404 EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
1405 // .. .. reg_arb_pri_wr_portn = 0x3ff
1406 // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
1407 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
1408 // .. .. reg_arb_disable_aging_wr_portn = 0x0
1409 // .. .. ==> 0XF8006208[16:16] = 0x00000000U
1410 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1411 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
1412 // .. .. ==> 0XF8006208[17:17] = 0x00000000U
1413 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1414 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
1415 // .. .. ==> 0XF8006208[18:18] = 0x00000000U
1416 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
1418 EMIT_MASKWRITE(0XF8006208, 0x000703FFU ,0x000003FFU),
1419 // .. .. reg_arb_pri_wr_portn = 0x3ff
1420 // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
1421 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
1422 // .. .. reg_arb_disable_aging_wr_portn = 0x0
1423 // .. .. ==> 0XF800620C[16:16] = 0x00000000U
1424 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1425 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
1426 // .. .. ==> 0XF800620C[17:17] = 0x00000000U
1427 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1428 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
1429 // .. .. ==> 0XF800620C[18:18] = 0x00000000U
1430 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
1432 EMIT_MASKWRITE(0XF800620C, 0x000703FFU ,0x000003FFU),
1433 // .. .. reg_arb_pri_wr_portn = 0x3ff
1434 // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
1435 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
1436 // .. .. reg_arb_disable_aging_wr_portn = 0x0
1437 // .. .. ==> 0XF8006210[16:16] = 0x00000000U
1438 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1439 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
1440 // .. .. ==> 0XF8006210[17:17] = 0x00000000U
1441 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1442 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
1443 // .. .. ==> 0XF8006210[18:18] = 0x00000000U
1444 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
1446 EMIT_MASKWRITE(0XF8006210, 0x000703FFU ,0x000003FFU),
1447 // .. .. reg_arb_pri_wr_portn = 0x3ff
1448 // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
1449 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
1450 // .. .. reg_arb_disable_aging_wr_portn = 0x0
1451 // .. .. ==> 0XF8006214[16:16] = 0x00000000U
1452 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1453 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
1454 // .. .. ==> 0XF8006214[17:17] = 0x00000000U
1455 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1456 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
1457 // .. .. ==> 0XF8006214[18:18] = 0x00000000U
1458 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
1460 EMIT_MASKWRITE(0XF8006214, 0x000703FFU ,0x000003FFU),
1461 // .. .. reg_arb_pri_rd_portn = 0x3ff
1462 // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
1463 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
1464 // .. .. reg_arb_disable_aging_rd_portn = 0x0
1465 // .. .. ==> 0XF8006218[16:16] = 0x00000000U
1466 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1467 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
1468 // .. .. ==> 0XF8006218[17:17] = 0x00000000U
1469 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1470 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
1471 // .. .. ==> 0XF8006218[18:18] = 0x00000000U
1472 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
1473 // .. .. reg_arb_set_hpr_rd_portn = 0x0
1474 // .. .. ==> 0XF8006218[19:19] = 0x00000000U
1475 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
1477 EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
1478 // .. .. reg_arb_pri_rd_portn = 0x3ff
1479 // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
1480 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
1481 // .. .. reg_arb_disable_aging_rd_portn = 0x0
1482 // .. .. ==> 0XF800621C[16:16] = 0x00000000U
1483 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1484 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
1485 // .. .. ==> 0XF800621C[17:17] = 0x00000000U
1486 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1487 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
1488 // .. .. ==> 0XF800621C[18:18] = 0x00000000U
1489 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
1490 // .. .. reg_arb_set_hpr_rd_portn = 0x0
1491 // .. .. ==> 0XF800621C[19:19] = 0x00000000U
1492 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
1494 EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
1495 // .. .. reg_arb_pri_rd_portn = 0x3ff
1496 // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
1497 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
1498 // .. .. reg_arb_disable_aging_rd_portn = 0x0
1499 // .. .. ==> 0XF8006220[16:16] = 0x00000000U
1500 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1501 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
1502 // .. .. ==> 0XF8006220[17:17] = 0x00000000U
1503 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1504 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
1505 // .. .. ==> 0XF8006220[18:18] = 0x00000000U
1506 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
1507 // .. .. reg_arb_set_hpr_rd_portn = 0x0
1508 // .. .. ==> 0XF8006220[19:19] = 0x00000000U
1509 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
1511 EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
1512 // .. .. reg_arb_pri_rd_portn = 0x3ff
1513 // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
1514 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
1515 // .. .. reg_arb_disable_aging_rd_portn = 0x0
1516 // .. .. ==> 0XF8006224[16:16] = 0x00000000U
1517 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1518 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
1519 // .. .. ==> 0XF8006224[17:17] = 0x00000000U
1520 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
1521 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
1522 // .. .. ==> 0XF8006224[18:18] = 0x00000000U
1523 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
1524 // .. .. reg_arb_set_hpr_rd_portn = 0x0
1525 // .. .. ==> 0XF8006224[19:19] = 0x00000000U
1526 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
1528 EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
1529 // .. .. reg_ddrc_lpddr2 = 0x0
1530 // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
1531 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
1532 // .. .. reg_ddrc_derate_enable = 0x0
1533 // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
1534 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
1535 // .. .. reg_ddrc_mr4_margin = 0x0
1536 // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
1537 // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
1539 EMIT_MASKWRITE(0XF80062A8, 0x00000FF5U ,0x00000000U),
1540 // .. .. reg_ddrc_mr4_read_interval = 0x0
1541 // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
1542 // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
1544 EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
1545 // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
1546 // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
1547 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
1548 // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
1549 // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
1550 // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
1551 // .. .. reg_ddrc_t_mrw = 0x5
1552 // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
1553 // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
1555 EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
1556 // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
1557 // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
1558 // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
1559 // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
1560 // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
1561 // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
1563 EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
1564 // .. .. START: POLL ON DCI STATUS
1566 // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
1567 // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
1569 EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
1570 // .. .. FINISH: POLL ON DCI STATUS
1571 // .. .. START: UNLOCK DDR
1572 // .. .. reg_ddrc_soft_rstb = 0x1
1573 // .. .. ==> 0XF8006000[0:0] = 0x00000001U
1574 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
1575 // .. .. reg_ddrc_powerdown_en = 0x0
1576 // .. .. ==> 0XF8006000[1:1] = 0x00000000U
1577 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
1578 // .. .. reg_ddrc_data_bus_width = 0x0
1579 // .. .. ==> 0XF8006000[3:2] = 0x00000000U
1580 // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
1581 // .. .. reg_ddrc_burst8_refresh = 0x0
1582 // .. .. ==> 0XF8006000[6:4] = 0x00000000U
1583 // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
1584 // .. .. reg_ddrc_rdwr_idle_gap = 1
1585 // .. .. ==> 0XF8006000[13:7] = 0x00000001U
1586 // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
1587 // .. .. reg_ddrc_dis_rd_bypass = 0x0
1588 // .. .. ==> 0XF8006000[14:14] = 0x00000000U
1589 // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
1590 // .. .. reg_ddrc_dis_act_bypass = 0x0
1591 // .. .. ==> 0XF8006000[15:15] = 0x00000000U
1592 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
1593 // .. .. reg_ddrc_dis_auto_refresh = 0x0
1594 // .. .. ==> 0XF8006000[16:16] = 0x00000000U
1595 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
1597 EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
1598 // .. .. FINISH: UNLOCK DDR
1599 // .. .. START: CHECK DDR STATUS
1600 // .. .. ddrc_reg_operating_mode = 1
1601 // .. .. ==> 0XF8006054[2:0] = 0x00000001U
1602 // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
1604 EMIT_MASKPOLL(0XF8006054, 0x00000007U),
1605 // .. .. FINISH: CHECK DDR STATUS
1606 // .. FINISH: DDR INITIALIZATION
1614 unsigned long ps7_mio_init_data_3_0[] = {
1616 // .. START: SLCR SETTINGS
1617 // .. UNLOCK_KEY = 0XDF0D
1618 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
1619 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
1621 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
1622 // .. FINISH: SLCR SETTINGS
1623 // .. START: OCM REMAPPING
1624 // .. FINISH: OCM REMAPPING
1625 // .. START: DDRIOB SETTINGS
1626 // .. reserved_INP_POWER = 0x0
1627 // .. ==> 0XF8000B40[0:0] = 0x00000000U
1628 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
1629 // .. INP_TYPE = 0x0
1630 // .. ==> 0XF8000B40[2:1] = 0x00000000U
1631 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
1632 // .. DCI_UPDATE_B = 0x0
1633 // .. ==> 0XF8000B40[3:3] = 0x00000000U
1634 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
1636 // .. ==> 0XF8000B40[4:4] = 0x00000000U
1637 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
1638 // .. DCI_TYPE = 0x0
1639 // .. ==> 0XF8000B40[6:5] = 0x00000000U
1640 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
1641 // .. IBUF_DISABLE_MODE = 0x0
1642 // .. ==> 0XF8000B40[7:7] = 0x00000000U
1643 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
1644 // .. TERM_DISABLE_MODE = 0x0
1645 // .. ==> 0XF8000B40[8:8] = 0x00000000U
1646 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
1647 // .. OUTPUT_EN = 0x3
1648 // .. ==> 0XF8000B40[10:9] = 0x00000003U
1649 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
1650 // .. PULLUP_EN = 0x0
1651 // .. ==> 0XF8000B40[11:11] = 0x00000000U
1652 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
1654 EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
1655 // .. reserved_INP_POWER = 0x0
1656 // .. ==> 0XF8000B44[0:0] = 0x00000000U
1657 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
1658 // .. INP_TYPE = 0x0
1659 // .. ==> 0XF8000B44[2:1] = 0x00000000U
1660 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
1661 // .. DCI_UPDATE_B = 0x0
1662 // .. ==> 0XF8000B44[3:3] = 0x00000000U
1663 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
1665 // .. ==> 0XF8000B44[4:4] = 0x00000000U
1666 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
1667 // .. DCI_TYPE = 0x0
1668 // .. ==> 0XF8000B44[6:5] = 0x00000000U
1669 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
1670 // .. IBUF_DISABLE_MODE = 0x0
1671 // .. ==> 0XF8000B44[7:7] = 0x00000000U
1672 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
1673 // .. TERM_DISABLE_MODE = 0x0
1674 // .. ==> 0XF8000B44[8:8] = 0x00000000U
1675 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
1676 // .. OUTPUT_EN = 0x3
1677 // .. ==> 0XF8000B44[10:9] = 0x00000003U
1678 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
1679 // .. PULLUP_EN = 0x0
1680 // .. ==> 0XF8000B44[11:11] = 0x00000000U
1681 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
1683 EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
1684 // .. reserved_INP_POWER = 0x0
1685 // .. ==> 0XF8000B48[0:0] = 0x00000000U
1686 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
1687 // .. INP_TYPE = 0x1
1688 // .. ==> 0XF8000B48[2:1] = 0x00000001U
1689 // .. ==> MASK : 0x00000006U VAL : 0x00000002U
1690 // .. DCI_UPDATE_B = 0x0
1691 // .. ==> 0XF8000B48[3:3] = 0x00000000U
1692 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
1694 // .. ==> 0XF8000B48[4:4] = 0x00000001U
1695 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
1696 // .. DCI_TYPE = 0x3
1697 // .. ==> 0XF8000B48[6:5] = 0x00000003U
1698 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
1699 // .. IBUF_DISABLE_MODE = 0
1700 // .. ==> 0XF8000B48[7:7] = 0x00000000U
1701 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
1702 // .. TERM_DISABLE_MODE = 0
1703 // .. ==> 0XF8000B48[8:8] = 0x00000000U
1704 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
1705 // .. OUTPUT_EN = 0x3
1706 // .. ==> 0XF8000B48[10:9] = 0x00000003U
1707 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
1708 // .. PULLUP_EN = 0x0
1709 // .. ==> 0XF8000B48[11:11] = 0x00000000U
1710 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
1712 EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
1713 // .. reserved_INP_POWER = 0x0
1714 // .. ==> 0XF8000B4C[0:0] = 0x00000000U
1715 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
1716 // .. INP_TYPE = 0x1
1717 // .. ==> 0XF8000B4C[2:1] = 0x00000001U
1718 // .. ==> MASK : 0x00000006U VAL : 0x00000002U
1719 // .. DCI_UPDATE_B = 0x0
1720 // .. ==> 0XF8000B4C[3:3] = 0x00000000U
1721 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
1723 // .. ==> 0XF8000B4C[4:4] = 0x00000001U
1724 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
1725 // .. DCI_TYPE = 0x3
1726 // .. ==> 0XF8000B4C[6:5] = 0x00000003U
1727 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
1728 // .. IBUF_DISABLE_MODE = 0
1729 // .. ==> 0XF8000B4C[7:7] = 0x00000000U
1730 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
1731 // .. TERM_DISABLE_MODE = 0
1732 // .. ==> 0XF8000B4C[8:8] = 0x00000000U
1733 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
1734 // .. OUTPUT_EN = 0x3
1735 // .. ==> 0XF8000B4C[10:9] = 0x00000003U
1736 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
1737 // .. PULLUP_EN = 0x0
1738 // .. ==> 0XF8000B4C[11:11] = 0x00000000U
1739 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
1741 EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
1742 // .. reserved_INP_POWER = 0x0
1743 // .. ==> 0XF8000B50[0:0] = 0x00000000U
1744 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
1745 // .. INP_TYPE = 0x2
1746 // .. ==> 0XF8000B50[2:1] = 0x00000002U
1747 // .. ==> MASK : 0x00000006U VAL : 0x00000004U
1748 // .. DCI_UPDATE_B = 0x0
1749 // .. ==> 0XF8000B50[3:3] = 0x00000000U
1750 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
1752 // .. ==> 0XF8000B50[4:4] = 0x00000001U
1753 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
1754 // .. DCI_TYPE = 0x3
1755 // .. ==> 0XF8000B50[6:5] = 0x00000003U
1756 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
1757 // .. IBUF_DISABLE_MODE = 0
1758 // .. ==> 0XF8000B50[7:7] = 0x00000000U
1759 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
1760 // .. TERM_DISABLE_MODE = 0
1761 // .. ==> 0XF8000B50[8:8] = 0x00000000U
1762 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
1763 // .. OUTPUT_EN = 0x3
1764 // .. ==> 0XF8000B50[10:9] = 0x00000003U
1765 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
1766 // .. PULLUP_EN = 0x0
1767 // .. ==> 0XF8000B50[11:11] = 0x00000000U
1768 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
1770 EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
1771 // .. reserved_INP_POWER = 0x0
1772 // .. ==> 0XF8000B54[0:0] = 0x00000000U
1773 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
1774 // .. INP_TYPE = 0x2
1775 // .. ==> 0XF8000B54[2:1] = 0x00000002U
1776 // .. ==> MASK : 0x00000006U VAL : 0x00000004U
1777 // .. DCI_UPDATE_B = 0x0
1778 // .. ==> 0XF8000B54[3:3] = 0x00000000U
1779 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
1781 // .. ==> 0XF8000B54[4:4] = 0x00000001U
1782 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
1783 // .. DCI_TYPE = 0x3
1784 // .. ==> 0XF8000B54[6:5] = 0x00000003U
1785 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
1786 // .. IBUF_DISABLE_MODE = 0
1787 // .. ==> 0XF8000B54[7:7] = 0x00000000U
1788 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
1789 // .. TERM_DISABLE_MODE = 0
1790 // .. ==> 0XF8000B54[8:8] = 0x00000000U
1791 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
1792 // .. OUTPUT_EN = 0x3
1793 // .. ==> 0XF8000B54[10:9] = 0x00000003U
1794 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
1795 // .. PULLUP_EN = 0x0
1796 // .. ==> 0XF8000B54[11:11] = 0x00000000U
1797 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
1799 EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
1800 // .. reserved_INP_POWER = 0x0
1801 // .. ==> 0XF8000B58[0:0] = 0x00000000U
1802 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
1803 // .. INP_TYPE = 0x0
1804 // .. ==> 0XF8000B58[2:1] = 0x00000000U
1805 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
1806 // .. DCI_UPDATE_B = 0x0
1807 // .. ==> 0XF8000B58[3:3] = 0x00000000U
1808 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
1810 // .. ==> 0XF8000B58[4:4] = 0x00000000U
1811 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
1812 // .. DCI_TYPE = 0x0
1813 // .. ==> 0XF8000B58[6:5] = 0x00000000U
1814 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
1815 // .. IBUF_DISABLE_MODE = 0x0
1816 // .. ==> 0XF8000B58[7:7] = 0x00000000U
1817 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
1818 // .. TERM_DISABLE_MODE = 0x0
1819 // .. ==> 0XF8000B58[8:8] = 0x00000000U
1820 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
1821 // .. OUTPUT_EN = 0x3
1822 // .. ==> 0XF8000B58[10:9] = 0x00000003U
1823 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
1824 // .. PULLUP_EN = 0x0
1825 // .. ==> 0XF8000B58[11:11] = 0x00000000U
1826 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
1828 EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
1829 // .. reserved_DRIVE_P = 0x1c
1830 // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
1831 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
1832 // .. reserved_DRIVE_N = 0xc
1833 // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
1834 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
1835 // .. reserved_SLEW_P = 0x3
1836 // .. ==> 0XF8000B5C[18:14] = 0x00000003U
1837 // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
1838 // .. reserved_SLEW_N = 0x3
1839 // .. ==> 0XF8000B5C[23:19] = 0x00000003U
1840 // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
1841 // .. reserved_GTL = 0x0
1842 // .. ==> 0XF8000B5C[26:24] = 0x00000000U
1843 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
1844 // .. reserved_RTERM = 0x0
1845 // .. ==> 0XF8000B5C[31:27] = 0x00000000U
1846 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
1848 EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
1849 // .. reserved_DRIVE_P = 0x1c
1850 // .. ==> 0XF8000B60[6:0] = 0x0000001CU
1851 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
1852 // .. reserved_DRIVE_N = 0xc
1853 // .. ==> 0XF8000B60[13:7] = 0x0000000CU
1854 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
1855 // .. reserved_SLEW_P = 0x6
1856 // .. ==> 0XF8000B60[18:14] = 0x00000006U
1857 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
1858 // .. reserved_SLEW_N = 0x1f
1859 // .. ==> 0XF8000B60[23:19] = 0x0000001FU
1860 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
1861 // .. reserved_GTL = 0x0
1862 // .. ==> 0XF8000B60[26:24] = 0x00000000U
1863 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
1864 // .. reserved_RTERM = 0x0
1865 // .. ==> 0XF8000B60[31:27] = 0x00000000U
1866 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
1868 EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
1869 // .. reserved_DRIVE_P = 0x1c
1870 // .. ==> 0XF8000B64[6:0] = 0x0000001CU
1871 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
1872 // .. reserved_DRIVE_N = 0xc
1873 // .. ==> 0XF8000B64[13:7] = 0x0000000CU
1874 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
1875 // .. reserved_SLEW_P = 0x6
1876 // .. ==> 0XF8000B64[18:14] = 0x00000006U
1877 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
1878 // .. reserved_SLEW_N = 0x1f
1879 // .. ==> 0XF8000B64[23:19] = 0x0000001FU
1880 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
1881 // .. reserved_GTL = 0x0
1882 // .. ==> 0XF8000B64[26:24] = 0x00000000U
1883 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
1884 // .. reserved_RTERM = 0x0
1885 // .. ==> 0XF8000B64[31:27] = 0x00000000U
1886 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
1888 EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
1889 // .. reserved_DRIVE_P = 0x1c
1890 // .. ==> 0XF8000B68[6:0] = 0x0000001CU
1891 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
1892 // .. reserved_DRIVE_N = 0xc
1893 // .. ==> 0XF8000B68[13:7] = 0x0000000CU
1894 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
1895 // .. reserved_SLEW_P = 0x6
1896 // .. ==> 0XF8000B68[18:14] = 0x00000006U
1897 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
1898 // .. reserved_SLEW_N = 0x1f
1899 // .. ==> 0XF8000B68[23:19] = 0x0000001FU
1900 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
1901 // .. reserved_GTL = 0x0
1902 // .. ==> 0XF8000B68[26:24] = 0x00000000U
1903 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
1904 // .. reserved_RTERM = 0x0
1905 // .. ==> 0XF8000B68[31:27] = 0x00000000U
1906 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
1908 EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
1909 // .. VREF_INT_EN = 0x1
1910 // .. ==> 0XF8000B6C[0:0] = 0x00000001U
1911 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
1912 // .. VREF_SEL = 0x4
1913 // .. ==> 0XF8000B6C[4:1] = 0x00000004U
1914 // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
1915 // .. VREF_EXT_EN = 0x0
1916 // .. ==> 0XF8000B6C[6:5] = 0x00000000U
1917 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
1918 // .. reserved_VREF_PULLUP_EN = 0x0
1919 // .. ==> 0XF8000B6C[8:7] = 0x00000000U
1920 // .. ==> MASK : 0x00000180U VAL : 0x00000000U
1921 // .. REFIO_EN = 0x1
1922 // .. ==> 0XF8000B6C[9:9] = 0x00000001U
1923 // .. ==> MASK : 0x00000200U VAL : 0x00000200U
1924 // .. reserved_REFIO_TEST = 0x3
1925 // .. ==> 0XF8000B6C[11:10] = 0x00000003U
1926 // .. ==> MASK : 0x00000C00U VAL : 0x00000C00U
1927 // .. reserved_REFIO_PULLUP_EN = 0x0
1928 // .. ==> 0XF8000B6C[12:12] = 0x00000000U
1929 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
1930 // .. reserved_DRST_B_PULLUP_EN = 0x0
1931 // .. ==> 0XF8000B6C[13:13] = 0x00000000U
1932 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
1933 // .. reserved_CKE_PULLUP_EN = 0x0
1934 // .. ==> 0XF8000B6C[14:14] = 0x00000000U
1935 // .. ==> MASK : 0x00004000U VAL : 0x00000000U
1937 EMIT_MASKWRITE(0XF8000B6C, 0x00007FFFU ,0x00000E09U),
1938 // .. .. START: ASSERT RESET
1940 // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
1941 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
1943 EMIT_MASKWRITE(0XF8000B70, 0x00000001U ,0x00000001U),
1944 // .. .. FINISH: ASSERT RESET
1945 // .. .. START: DEASSERT RESET
1947 // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
1948 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
1949 // .. .. reserved_VRN_OUT = 0x1
1950 // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
1951 // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
1953 EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
1954 // .. .. FINISH: DEASSERT RESET
1955 // .. .. RESET = 0x1
1956 // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
1957 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
1958 // .. .. ENABLE = 0x1
1959 // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
1960 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
1961 // .. .. reserved_VRP_TRI = 0x0
1962 // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
1963 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
1964 // .. .. reserved_VRN_TRI = 0x0
1965 // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
1966 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
1967 // .. .. reserved_VRP_OUT = 0x0
1968 // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
1969 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
1970 // .. .. reserved_VRN_OUT = 0x1
1971 // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
1972 // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
1973 // .. .. NREF_OPT1 = 0x0
1974 // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
1975 // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
1976 // .. .. NREF_OPT2 = 0x0
1977 // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
1978 // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
1979 // .. .. NREF_OPT4 = 0x1
1980 // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
1981 // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
1982 // .. .. PREF_OPT1 = 0x0
1983 // .. .. ==> 0XF8000B70[15:14] = 0x00000000U
1984 // .. .. ==> MASK : 0x0000C000U VAL : 0x00000000U
1985 // .. .. PREF_OPT2 = 0x0
1986 // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
1987 // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
1988 // .. .. UPDATE_CONTROL = 0x0
1989 // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
1990 // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
1991 // .. .. reserved_INIT_COMPLETE = 0x0
1992 // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
1993 // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
1994 // .. .. reserved_TST_CLK = 0x0
1995 // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
1996 // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
1997 // .. .. reserved_TST_HLN = 0x0
1998 // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
1999 // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
2000 // .. .. reserved_TST_HLP = 0x0
2001 // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
2002 // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
2003 // .. .. reserved_TST_RST = 0x0
2004 // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
2005 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
2006 // .. .. reserved_INT_DCI_EN = 0x0
2007 // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
2008 // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
2010 EMIT_MASKWRITE(0XF8000B70, 0x07FEFFFFU ,0x00000823U),
2011 // .. FINISH: DDRIOB SETTINGS
2012 // .. START: MIO PROGRAMMING
2013 // .. TRI_ENABLE = 0
2014 // .. ==> 0XF8000700[0:0] = 0x00000000U
2015 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2017 // .. ==> 0XF8000700[1:1] = 0x00000000U
2018 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2020 // .. ==> 0XF8000700[2:2] = 0x00000000U
2021 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2023 // .. ==> 0XF8000700[4:3] = 0x00000000U
2024 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2026 // .. ==> 0XF8000700[7:5] = 0x00000000U
2027 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2029 // .. ==> 0XF8000700[8:8] = 0x00000000U
2030 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2032 // .. ==> 0XF8000700[11:9] = 0x00000003U
2033 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2035 // .. ==> 0XF8000700[12:12] = 0x00000000U
2036 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2037 // .. DisableRcvr = 0
2038 // .. ==> 0XF8000700[13:13] = 0x00000000U
2039 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2041 EMIT_MASKWRITE(0XF8000700, 0x00003FFFU ,0x00000600U),
2042 // .. TRI_ENABLE = 0
2043 // .. ==> 0XF8000704[0:0] = 0x00000000U
2044 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2046 // .. ==> 0XF8000704[1:1] = 0x00000001U
2047 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2049 // .. ==> 0XF8000704[2:2] = 0x00000000U
2050 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2052 // .. ==> 0XF8000704[4:3] = 0x00000000U
2053 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2055 // .. ==> 0XF8000704[7:5] = 0x00000000U
2056 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2058 // .. ==> 0XF8000704[8:8] = 0x00000001U
2059 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2061 // .. ==> 0XF8000704[11:9] = 0x00000003U
2062 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2064 // .. ==> 0XF8000704[12:12] = 0x00000000U
2065 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2066 // .. DisableRcvr = 0
2067 // .. ==> 0XF8000704[13:13] = 0x00000000U
2068 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2070 EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00000702U),
2071 // .. TRI_ENABLE = 0
2072 // .. ==> 0XF8000708[0:0] = 0x00000000U
2073 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2075 // .. ==> 0XF8000708[1:1] = 0x00000001U
2076 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2078 // .. ==> 0XF8000708[2:2] = 0x00000000U
2079 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2081 // .. ==> 0XF8000708[4:3] = 0x00000000U
2082 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2084 // .. ==> 0XF8000708[7:5] = 0x00000000U
2085 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2087 // .. ==> 0XF8000708[8:8] = 0x00000001U
2088 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2090 // .. ==> 0XF8000708[11:9] = 0x00000003U
2091 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2093 // .. ==> 0XF8000708[12:12] = 0x00000000U
2094 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2095 // .. DisableRcvr = 0
2096 // .. ==> 0XF8000708[13:13] = 0x00000000U
2097 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2099 EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000702U),
2100 // .. TRI_ENABLE = 0
2101 // .. ==> 0XF800070C[0:0] = 0x00000000U
2102 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2104 // .. ==> 0XF800070C[1:1] = 0x00000001U
2105 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2107 // .. ==> 0XF800070C[2:2] = 0x00000000U
2108 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2110 // .. ==> 0XF800070C[4:3] = 0x00000000U
2111 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2113 // .. ==> 0XF800070C[7:5] = 0x00000000U
2114 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2116 // .. ==> 0XF800070C[8:8] = 0x00000001U
2117 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2119 // .. ==> 0XF800070C[11:9] = 0x00000003U
2120 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2122 // .. ==> 0XF800070C[12:12] = 0x00000000U
2123 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2124 // .. DisableRcvr = 0
2125 // .. ==> 0XF800070C[13:13] = 0x00000000U
2126 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2128 EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000702U),
2129 // .. TRI_ENABLE = 0
2130 // .. ==> 0XF8000710[0:0] = 0x00000000U
2131 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2133 // .. ==> 0XF8000710[1:1] = 0x00000001U
2134 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2136 // .. ==> 0XF8000710[2:2] = 0x00000000U
2137 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2139 // .. ==> 0XF8000710[4:3] = 0x00000000U
2140 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2142 // .. ==> 0XF8000710[7:5] = 0x00000000U
2143 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2145 // .. ==> 0XF8000710[8:8] = 0x00000001U
2146 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2148 // .. ==> 0XF8000710[11:9] = 0x00000003U
2149 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2151 // .. ==> 0XF8000710[12:12] = 0x00000000U
2152 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2153 // .. DisableRcvr = 0
2154 // .. ==> 0XF8000710[13:13] = 0x00000000U
2155 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2157 EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000702U),
2158 // .. TRI_ENABLE = 0
2159 // .. ==> 0XF8000714[0:0] = 0x00000000U
2160 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2162 // .. ==> 0XF8000714[1:1] = 0x00000001U
2163 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2165 // .. ==> 0XF8000714[2:2] = 0x00000000U
2166 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2168 // .. ==> 0XF8000714[4:3] = 0x00000000U
2169 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2171 // .. ==> 0XF8000714[7:5] = 0x00000000U
2172 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2174 // .. ==> 0XF8000714[8:8] = 0x00000001U
2175 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2177 // .. ==> 0XF8000714[11:9] = 0x00000003U
2178 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2180 // .. ==> 0XF8000714[12:12] = 0x00000000U
2181 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2182 // .. DisableRcvr = 0
2183 // .. ==> 0XF8000714[13:13] = 0x00000000U
2184 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2186 EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000702U),
2187 // .. TRI_ENABLE = 0
2188 // .. ==> 0XF8000718[0:0] = 0x00000000U
2189 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2191 // .. ==> 0XF8000718[1:1] = 0x00000001U
2192 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2194 // .. ==> 0XF8000718[2:2] = 0x00000000U
2195 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2197 // .. ==> 0XF8000718[4:3] = 0x00000000U
2198 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2200 // .. ==> 0XF8000718[7:5] = 0x00000000U
2201 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2203 // .. ==> 0XF8000718[8:8] = 0x00000001U
2204 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2206 // .. ==> 0XF8000718[11:9] = 0x00000003U
2207 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2209 // .. ==> 0XF8000718[12:12] = 0x00000000U
2210 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2211 // .. DisableRcvr = 0
2212 // .. ==> 0XF8000718[13:13] = 0x00000000U
2213 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2215 EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000702U),
2216 // .. TRI_ENABLE = 0
2217 // .. ==> 0XF800071C[0:0] = 0x00000000U
2218 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2220 // .. ==> 0XF800071C[1:1] = 0x00000000U
2221 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2223 // .. ==> 0XF800071C[2:2] = 0x00000000U
2224 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2226 // .. ==> 0XF800071C[4:3] = 0x00000000U
2227 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2229 // .. ==> 0XF800071C[7:5] = 0x00000000U
2230 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2232 // .. ==> 0XF800071C[8:8] = 0x00000000U
2233 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2235 // .. ==> 0XF800071C[11:9] = 0x00000003U
2236 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2238 // .. ==> 0XF800071C[12:12] = 0x00000000U
2239 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2240 // .. DisableRcvr = 0
2241 // .. ==> 0XF800071C[13:13] = 0x00000000U
2242 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2244 EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000600U),
2245 // .. TRI_ENABLE = 0
2246 // .. ==> 0XF8000720[0:0] = 0x00000000U
2247 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2249 // .. ==> 0XF8000720[1:1] = 0x00000000U
2250 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2252 // .. ==> 0XF8000720[2:2] = 0x00000000U
2253 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2255 // .. ==> 0XF8000720[4:3] = 0x00000000U
2256 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2258 // .. ==> 0XF8000720[7:5] = 0x00000000U
2259 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2261 // .. ==> 0XF8000720[8:8] = 0x00000001U
2262 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2264 // .. ==> 0XF8000720[11:9] = 0x00000003U
2265 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2267 // .. ==> 0XF8000720[12:12] = 0x00000000U
2268 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2269 // .. DisableRcvr = 0
2270 // .. ==> 0XF8000720[13:13] = 0x00000000U
2271 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2273 EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000700U),
2274 // .. TRI_ENABLE = 0
2275 // .. ==> 0XF8000724[0:0] = 0x00000000U
2276 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2278 // .. ==> 0XF8000724[1:1] = 0x00000000U
2279 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2281 // .. ==> 0XF8000724[2:2] = 0x00000000U
2282 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2284 // .. ==> 0XF8000724[4:3] = 0x00000000U
2285 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2287 // .. ==> 0XF8000724[7:5] = 0x00000000U
2288 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2290 // .. ==> 0XF8000724[8:8] = 0x00000000U
2291 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2293 // .. ==> 0XF8000724[11:9] = 0x00000003U
2294 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2296 // .. ==> 0XF8000724[12:12] = 0x00000000U
2297 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2298 // .. DisableRcvr = 0
2299 // .. ==> 0XF8000724[13:13] = 0x00000000U
2300 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2302 EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00000600U),
2303 // .. TRI_ENABLE = 0
2304 // .. ==> 0XF8000728[0:0] = 0x00000000U
2305 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2307 // .. ==> 0XF8000728[1:1] = 0x00000000U
2308 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2310 // .. ==> 0XF8000728[2:2] = 0x00000000U
2311 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2313 // .. ==> 0XF8000728[4:3] = 0x00000000U
2314 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2316 // .. ==> 0XF8000728[7:5] = 0x00000000U
2317 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2319 // .. ==> 0XF8000728[8:8] = 0x00000000U
2320 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2322 // .. ==> 0XF8000728[11:9] = 0x00000003U
2323 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2325 // .. ==> 0XF8000728[12:12] = 0x00000000U
2326 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2327 // .. DisableRcvr = 0
2328 // .. ==> 0XF8000728[13:13] = 0x00000000U
2329 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2331 EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00000600U),
2332 // .. TRI_ENABLE = 0
2333 // .. ==> 0XF800072C[0:0] = 0x00000000U
2334 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2336 // .. ==> 0XF800072C[1:1] = 0x00000000U
2337 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2339 // .. ==> 0XF800072C[2:2] = 0x00000000U
2340 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2342 // .. ==> 0XF800072C[4:3] = 0x00000000U
2343 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2345 // .. ==> 0XF800072C[7:5] = 0x00000000U
2346 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2348 // .. ==> 0XF800072C[8:8] = 0x00000000U
2349 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2351 // .. ==> 0XF800072C[11:9] = 0x00000003U
2352 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2354 // .. ==> 0XF800072C[12:12] = 0x00000000U
2355 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2356 // .. DisableRcvr = 0
2357 // .. ==> 0XF800072C[13:13] = 0x00000000U
2358 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2360 EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00000600U),
2361 // .. TRI_ENABLE = 0
2362 // .. ==> 0XF8000730[0:0] = 0x00000000U
2363 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2365 // .. ==> 0XF8000730[1:1] = 0x00000000U
2366 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2368 // .. ==> 0XF8000730[2:2] = 0x00000000U
2369 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2371 // .. ==> 0XF8000730[4:3] = 0x00000000U
2372 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2374 // .. ==> 0XF8000730[7:5] = 0x00000000U
2375 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2377 // .. ==> 0XF8000730[8:8] = 0x00000000U
2378 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2380 // .. ==> 0XF8000730[11:9] = 0x00000003U
2381 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2383 // .. ==> 0XF8000730[12:12] = 0x00000000U
2384 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2385 // .. DisableRcvr = 0
2386 // .. ==> 0XF8000730[13:13] = 0x00000000U
2387 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2389 EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00000600U),
2390 // .. TRI_ENABLE = 0
2391 // .. ==> 0XF8000734[0:0] = 0x00000000U
2392 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2394 // .. ==> 0XF8000734[1:1] = 0x00000000U
2395 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2397 // .. ==> 0XF8000734[2:2] = 0x00000000U
2398 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2400 // .. ==> 0XF8000734[4:3] = 0x00000000U
2401 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2403 // .. ==> 0XF8000734[7:5] = 0x00000000U
2404 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2406 // .. ==> 0XF8000734[8:8] = 0x00000000U
2407 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2409 // .. ==> 0XF8000734[11:9] = 0x00000003U
2410 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2412 // .. ==> 0XF8000734[12:12] = 0x00000000U
2413 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2414 // .. DisableRcvr = 0
2415 // .. ==> 0XF8000734[13:13] = 0x00000000U
2416 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2418 EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00000600U),
2419 // .. TRI_ENABLE = 0
2420 // .. ==> 0XF8000738[0:0] = 0x00000000U
2421 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2423 // .. ==> 0XF8000738[1:1] = 0x00000000U
2424 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2426 // .. ==> 0XF8000738[2:2] = 0x00000000U
2427 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2429 // .. ==> 0XF8000738[4:3] = 0x00000000U
2430 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2432 // .. ==> 0XF8000738[7:5] = 0x00000000U
2433 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2435 // .. ==> 0XF8000738[8:8] = 0x00000000U
2436 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2438 // .. ==> 0XF8000738[11:9] = 0x00000003U
2439 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2441 // .. ==> 0XF8000738[12:12] = 0x00000000U
2442 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2443 // .. DisableRcvr = 0
2444 // .. ==> 0XF8000738[13:13] = 0x00000000U
2445 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2447 EMIT_MASKWRITE(0XF8000738, 0x00003FFFU ,0x00000600U),
2448 // .. TRI_ENABLE = 0
2449 // .. ==> 0XF800073C[0:0] = 0x00000000U
2450 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2452 // .. ==> 0XF800073C[1:1] = 0x00000000U
2453 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2455 // .. ==> 0XF800073C[2:2] = 0x00000000U
2456 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2458 // .. ==> 0XF800073C[4:3] = 0x00000000U
2459 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2461 // .. ==> 0XF800073C[7:5] = 0x00000000U
2462 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2464 // .. ==> 0XF800073C[8:8] = 0x00000000U
2465 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
2467 // .. ==> 0XF800073C[11:9] = 0x00000003U
2468 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
2470 // .. ==> 0XF800073C[12:12] = 0x00000000U
2471 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2472 // .. DisableRcvr = 0
2473 // .. ==> 0XF800073C[13:13] = 0x00000000U
2474 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2476 EMIT_MASKWRITE(0XF800073C, 0x00003FFFU ,0x00000600U),
2477 // .. TRI_ENABLE = 0
2478 // .. ==> 0XF8000740[0:0] = 0x00000000U
2479 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2481 // .. ==> 0XF8000740[1:1] = 0x00000001U
2482 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2484 // .. ==> 0XF8000740[2:2] = 0x00000000U
2485 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2487 // .. ==> 0XF8000740[4:3] = 0x00000000U
2488 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2490 // .. ==> 0XF8000740[7:5] = 0x00000000U
2491 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2493 // .. ==> 0XF8000740[8:8] = 0x00000001U
2494 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2496 // .. ==> 0XF8000740[11:9] = 0x00000001U
2497 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2499 // .. ==> 0XF8000740[12:12] = 0x00000000U
2500 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2501 // .. DisableRcvr = 0
2502 // .. ==> 0XF8000740[13:13] = 0x00000000U
2503 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2505 EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00000302U),
2506 // .. TRI_ENABLE = 0
2507 // .. ==> 0XF8000744[0:0] = 0x00000000U
2508 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2510 // .. ==> 0XF8000744[1:1] = 0x00000001U
2511 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2513 // .. ==> 0XF8000744[2:2] = 0x00000000U
2514 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2516 // .. ==> 0XF8000744[4:3] = 0x00000000U
2517 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2519 // .. ==> 0XF8000744[7:5] = 0x00000000U
2520 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2522 // .. ==> 0XF8000744[8:8] = 0x00000001U
2523 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2525 // .. ==> 0XF8000744[11:9] = 0x00000001U
2526 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2528 // .. ==> 0XF8000744[12:12] = 0x00000000U
2529 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2530 // .. DisableRcvr = 0
2531 // .. ==> 0XF8000744[13:13] = 0x00000000U
2532 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2534 EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00000302U),
2535 // .. TRI_ENABLE = 0
2536 // .. ==> 0XF8000748[0:0] = 0x00000000U
2537 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2539 // .. ==> 0XF8000748[1:1] = 0x00000001U
2540 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2542 // .. ==> 0XF8000748[2:2] = 0x00000000U
2543 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2545 // .. ==> 0XF8000748[4:3] = 0x00000000U
2546 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2548 // .. ==> 0XF8000748[7:5] = 0x00000000U
2549 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2551 // .. ==> 0XF8000748[8:8] = 0x00000001U
2552 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2554 // .. ==> 0XF8000748[11:9] = 0x00000001U
2555 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2557 // .. ==> 0XF8000748[12:12] = 0x00000000U
2558 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2559 // .. DisableRcvr = 0
2560 // .. ==> 0XF8000748[13:13] = 0x00000000U
2561 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2563 EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00000302U),
2564 // .. TRI_ENABLE = 0
2565 // .. ==> 0XF800074C[0:0] = 0x00000000U
2566 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2568 // .. ==> 0XF800074C[1:1] = 0x00000001U
2569 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2571 // .. ==> 0XF800074C[2:2] = 0x00000000U
2572 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2574 // .. ==> 0XF800074C[4:3] = 0x00000000U
2575 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2577 // .. ==> 0XF800074C[7:5] = 0x00000000U
2578 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2580 // .. ==> 0XF800074C[8:8] = 0x00000001U
2581 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2583 // .. ==> 0XF800074C[11:9] = 0x00000001U
2584 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2586 // .. ==> 0XF800074C[12:12] = 0x00000000U
2587 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2588 // .. DisableRcvr = 0
2589 // .. ==> 0XF800074C[13:13] = 0x00000000U
2590 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2592 EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00000302U),
2593 // .. TRI_ENABLE = 0
2594 // .. ==> 0XF8000750[0:0] = 0x00000000U
2595 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2597 // .. ==> 0XF8000750[1:1] = 0x00000001U
2598 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2600 // .. ==> 0XF8000750[2:2] = 0x00000000U
2601 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2603 // .. ==> 0XF8000750[4:3] = 0x00000000U
2604 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2606 // .. ==> 0XF8000750[7:5] = 0x00000000U
2607 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2609 // .. ==> 0XF8000750[8:8] = 0x00000001U
2610 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2612 // .. ==> 0XF8000750[11:9] = 0x00000001U
2613 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2615 // .. ==> 0XF8000750[12:12] = 0x00000000U
2616 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2617 // .. DisableRcvr = 0
2618 // .. ==> 0XF8000750[13:13] = 0x00000000U
2619 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2621 EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00000302U),
2622 // .. TRI_ENABLE = 0
2623 // .. ==> 0XF8000754[0:0] = 0x00000000U
2624 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2626 // .. ==> 0XF8000754[1:1] = 0x00000001U
2627 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2629 // .. ==> 0XF8000754[2:2] = 0x00000000U
2630 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2632 // .. ==> 0XF8000754[4:3] = 0x00000000U
2633 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2635 // .. ==> 0XF8000754[7:5] = 0x00000000U
2636 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2638 // .. ==> 0XF8000754[8:8] = 0x00000001U
2639 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2641 // .. ==> 0XF8000754[11:9] = 0x00000001U
2642 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2644 // .. ==> 0XF8000754[12:12] = 0x00000000U
2645 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2646 // .. DisableRcvr = 0
2647 // .. ==> 0XF8000754[13:13] = 0x00000000U
2648 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2650 EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00000302U),
2651 // .. TRI_ENABLE = 1
2652 // .. ==> 0XF8000758[0:0] = 0x00000001U
2653 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
2655 // .. ==> 0XF8000758[1:1] = 0x00000001U
2656 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2658 // .. ==> 0XF8000758[2:2] = 0x00000000U
2659 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2661 // .. ==> 0XF8000758[4:3] = 0x00000000U
2662 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2664 // .. ==> 0XF8000758[7:5] = 0x00000000U
2665 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2667 // .. ==> 0XF8000758[8:8] = 0x00000001U
2668 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2670 // .. ==> 0XF8000758[11:9] = 0x00000001U
2671 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2673 // .. ==> 0XF8000758[12:12] = 0x00000000U
2674 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2675 // .. DisableRcvr = 0
2676 // .. ==> 0XF8000758[13:13] = 0x00000000U
2677 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2679 EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000303U),
2680 // .. TRI_ENABLE = 1
2681 // .. ==> 0XF800075C[0:0] = 0x00000001U
2682 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
2684 // .. ==> 0XF800075C[1:1] = 0x00000001U
2685 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2687 // .. ==> 0XF800075C[2:2] = 0x00000000U
2688 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2690 // .. ==> 0XF800075C[4:3] = 0x00000000U
2691 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2693 // .. ==> 0XF800075C[7:5] = 0x00000000U
2694 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2696 // .. ==> 0XF800075C[8:8] = 0x00000001U
2697 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2699 // .. ==> 0XF800075C[11:9] = 0x00000001U
2700 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2702 // .. ==> 0XF800075C[12:12] = 0x00000000U
2703 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2704 // .. DisableRcvr = 0
2705 // .. ==> 0XF800075C[13:13] = 0x00000000U
2706 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2708 EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000303U),
2709 // .. TRI_ENABLE = 1
2710 // .. ==> 0XF8000760[0:0] = 0x00000001U
2711 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
2713 // .. ==> 0XF8000760[1:1] = 0x00000001U
2714 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2716 // .. ==> 0XF8000760[2:2] = 0x00000000U
2717 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2719 // .. ==> 0XF8000760[4:3] = 0x00000000U
2720 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2722 // .. ==> 0XF8000760[7:5] = 0x00000000U
2723 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2725 // .. ==> 0XF8000760[8:8] = 0x00000001U
2726 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2728 // .. ==> 0XF8000760[11:9] = 0x00000001U
2729 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2731 // .. ==> 0XF8000760[12:12] = 0x00000000U
2732 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2733 // .. DisableRcvr = 0
2734 // .. ==> 0XF8000760[13:13] = 0x00000000U
2735 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2737 EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000303U),
2738 // .. TRI_ENABLE = 1
2739 // .. ==> 0XF8000764[0:0] = 0x00000001U
2740 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
2742 // .. ==> 0XF8000764[1:1] = 0x00000001U
2743 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2745 // .. ==> 0XF8000764[2:2] = 0x00000000U
2746 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2748 // .. ==> 0XF8000764[4:3] = 0x00000000U
2749 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2751 // .. ==> 0XF8000764[7:5] = 0x00000000U
2752 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2754 // .. ==> 0XF8000764[8:8] = 0x00000001U
2755 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2757 // .. ==> 0XF8000764[11:9] = 0x00000001U
2758 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2760 // .. ==> 0XF8000764[12:12] = 0x00000000U
2761 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2762 // .. DisableRcvr = 0
2763 // .. ==> 0XF8000764[13:13] = 0x00000000U
2764 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2766 EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000303U),
2767 // .. TRI_ENABLE = 1
2768 // .. ==> 0XF8000768[0:0] = 0x00000001U
2769 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
2771 // .. ==> 0XF8000768[1:1] = 0x00000001U
2772 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2774 // .. ==> 0XF8000768[2:2] = 0x00000000U
2775 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2777 // .. ==> 0XF8000768[4:3] = 0x00000000U
2778 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2780 // .. ==> 0XF8000768[7:5] = 0x00000000U
2781 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2783 // .. ==> 0XF8000768[8:8] = 0x00000001U
2784 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2786 // .. ==> 0XF8000768[11:9] = 0x00000001U
2787 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2789 // .. ==> 0XF8000768[12:12] = 0x00000000U
2790 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2791 // .. DisableRcvr = 0
2792 // .. ==> 0XF8000768[13:13] = 0x00000000U
2793 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2795 EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000303U),
2796 // .. TRI_ENABLE = 1
2797 // .. ==> 0XF800076C[0:0] = 0x00000001U
2798 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
2800 // .. ==> 0XF800076C[1:1] = 0x00000001U
2801 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
2803 // .. ==> 0XF800076C[2:2] = 0x00000000U
2804 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
2806 // .. ==> 0XF800076C[4:3] = 0x00000000U
2807 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2809 // .. ==> 0XF800076C[7:5] = 0x00000000U
2810 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2812 // .. ==> 0XF800076C[8:8] = 0x00000001U
2813 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2815 // .. ==> 0XF800076C[11:9] = 0x00000001U
2816 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2818 // .. ==> 0XF800076C[12:12] = 0x00000000U
2819 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2820 // .. DisableRcvr = 0
2821 // .. ==> 0XF800076C[13:13] = 0x00000000U
2822 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2824 EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000303U),
2825 // .. TRI_ENABLE = 0
2826 // .. ==> 0XF8000770[0:0] = 0x00000000U
2827 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2829 // .. ==> 0XF8000770[1:1] = 0x00000000U
2830 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2832 // .. ==> 0XF8000770[2:2] = 0x00000001U
2833 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
2835 // .. ==> 0XF8000770[4:3] = 0x00000000U
2836 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2838 // .. ==> 0XF8000770[7:5] = 0x00000000U
2839 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2841 // .. ==> 0XF8000770[8:8] = 0x00000001U
2842 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2844 // .. ==> 0XF8000770[11:9] = 0x00000001U
2845 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2847 // .. ==> 0XF8000770[12:12] = 0x00000000U
2848 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2849 // .. DisableRcvr = 0
2850 // .. ==> 0XF8000770[13:13] = 0x00000000U
2851 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2853 EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000304U),
2854 // .. TRI_ENABLE = 1
2855 // .. ==> 0XF8000774[0:0] = 0x00000001U
2856 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
2858 // .. ==> 0XF8000774[1:1] = 0x00000000U
2859 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2861 // .. ==> 0XF8000774[2:2] = 0x00000001U
2862 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
2864 // .. ==> 0XF8000774[4:3] = 0x00000000U
2865 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2867 // .. ==> 0XF8000774[7:5] = 0x00000000U
2868 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2870 // .. ==> 0XF8000774[8:8] = 0x00000001U
2871 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2873 // .. ==> 0XF8000774[11:9] = 0x00000001U
2874 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2876 // .. ==> 0XF8000774[12:12] = 0x00000000U
2877 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2878 // .. DisableRcvr = 0
2879 // .. ==> 0XF8000774[13:13] = 0x00000000U
2880 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2882 EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000305U),
2883 // .. TRI_ENABLE = 0
2884 // .. ==> 0XF8000778[0:0] = 0x00000000U
2885 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2887 // .. ==> 0XF8000778[1:1] = 0x00000000U
2888 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2890 // .. ==> 0XF8000778[2:2] = 0x00000001U
2891 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
2893 // .. ==> 0XF8000778[4:3] = 0x00000000U
2894 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2896 // .. ==> 0XF8000778[7:5] = 0x00000000U
2897 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2899 // .. ==> 0XF8000778[8:8] = 0x00000001U
2900 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2902 // .. ==> 0XF8000778[11:9] = 0x00000001U
2903 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2905 // .. ==> 0XF8000778[12:12] = 0x00000000U
2906 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2907 // .. DisableRcvr = 0
2908 // .. ==> 0XF8000778[13:13] = 0x00000000U
2909 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2911 EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000304U),
2912 // .. TRI_ENABLE = 1
2913 // .. ==> 0XF800077C[0:0] = 0x00000001U
2914 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
2916 // .. ==> 0XF800077C[1:1] = 0x00000000U
2917 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2919 // .. ==> 0XF800077C[2:2] = 0x00000001U
2920 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
2922 // .. ==> 0XF800077C[4:3] = 0x00000000U
2923 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2925 // .. ==> 0XF800077C[7:5] = 0x00000000U
2926 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2928 // .. ==> 0XF800077C[8:8] = 0x00000001U
2929 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2931 // .. ==> 0XF800077C[11:9] = 0x00000001U
2932 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2934 // .. ==> 0XF800077C[12:12] = 0x00000000U
2935 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2936 // .. DisableRcvr = 0
2937 // .. ==> 0XF800077C[13:13] = 0x00000000U
2938 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2940 EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000305U),
2941 // .. TRI_ENABLE = 0
2942 // .. ==> 0XF8000780[0:0] = 0x00000000U
2943 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2945 // .. ==> 0XF8000780[1:1] = 0x00000000U
2946 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2948 // .. ==> 0XF8000780[2:2] = 0x00000001U
2949 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
2951 // .. ==> 0XF8000780[4:3] = 0x00000000U
2952 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2954 // .. ==> 0XF8000780[7:5] = 0x00000000U
2955 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2957 // .. ==> 0XF8000780[8:8] = 0x00000001U
2958 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2960 // .. ==> 0XF8000780[11:9] = 0x00000001U
2961 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2963 // .. ==> 0XF8000780[12:12] = 0x00000000U
2964 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2965 // .. DisableRcvr = 0
2966 // .. ==> 0XF8000780[13:13] = 0x00000000U
2967 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2969 EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000304U),
2970 // .. TRI_ENABLE = 0
2971 // .. ==> 0XF8000784[0:0] = 0x00000000U
2972 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
2974 // .. ==> 0XF8000784[1:1] = 0x00000000U
2975 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
2977 // .. ==> 0XF8000784[2:2] = 0x00000001U
2978 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
2980 // .. ==> 0XF8000784[4:3] = 0x00000000U
2981 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
2983 // .. ==> 0XF8000784[7:5] = 0x00000000U
2984 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
2986 // .. ==> 0XF8000784[8:8] = 0x00000001U
2987 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
2989 // .. ==> 0XF8000784[11:9] = 0x00000001U
2990 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
2992 // .. ==> 0XF8000784[12:12] = 0x00000000U
2993 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
2994 // .. DisableRcvr = 0
2995 // .. ==> 0XF8000784[13:13] = 0x00000000U
2996 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
2998 EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000304U),
2999 // .. TRI_ENABLE = 0
3000 // .. ==> 0XF8000788[0:0] = 0x00000000U
3001 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3003 // .. ==> 0XF8000788[1:1] = 0x00000000U
3004 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3006 // .. ==> 0XF8000788[2:2] = 0x00000001U
3007 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
3009 // .. ==> 0XF8000788[4:3] = 0x00000000U
3010 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3012 // .. ==> 0XF8000788[7:5] = 0x00000000U
3013 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
3015 // .. ==> 0XF8000788[8:8] = 0x00000001U
3016 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3018 // .. ==> 0XF8000788[11:9] = 0x00000001U
3019 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3021 // .. ==> 0XF8000788[12:12] = 0x00000000U
3022 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3023 // .. DisableRcvr = 0
3024 // .. ==> 0XF8000788[13:13] = 0x00000000U
3025 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3027 EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000304U),
3028 // .. TRI_ENABLE = 0
3029 // .. ==> 0XF800078C[0:0] = 0x00000000U
3030 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3032 // .. ==> 0XF800078C[1:1] = 0x00000000U
3033 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3035 // .. ==> 0XF800078C[2:2] = 0x00000001U
3036 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
3038 // .. ==> 0XF800078C[4:3] = 0x00000000U
3039 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3041 // .. ==> 0XF800078C[7:5] = 0x00000000U
3042 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
3044 // .. ==> 0XF800078C[8:8] = 0x00000001U
3045 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3047 // .. ==> 0XF800078C[11:9] = 0x00000001U
3048 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3050 // .. ==> 0XF800078C[12:12] = 0x00000000U
3051 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3052 // .. DisableRcvr = 0
3053 // .. ==> 0XF800078C[13:13] = 0x00000000U
3054 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3056 EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000304U),
3057 // .. TRI_ENABLE = 1
3058 // .. ==> 0XF8000790[0:0] = 0x00000001U
3059 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
3061 // .. ==> 0XF8000790[1:1] = 0x00000000U
3062 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3064 // .. ==> 0XF8000790[2:2] = 0x00000001U
3065 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
3067 // .. ==> 0XF8000790[4:3] = 0x00000000U
3068 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3070 // .. ==> 0XF8000790[7:5] = 0x00000000U
3071 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
3073 // .. ==> 0XF8000790[8:8] = 0x00000001U
3074 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3076 // .. ==> 0XF8000790[11:9] = 0x00000001U
3077 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3079 // .. ==> 0XF8000790[12:12] = 0x00000000U
3080 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3081 // .. DisableRcvr = 0
3082 // .. ==> 0XF8000790[13:13] = 0x00000000U
3083 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3085 EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000305U),
3086 // .. TRI_ENABLE = 0
3087 // .. ==> 0XF8000794[0:0] = 0x00000000U
3088 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3090 // .. ==> 0XF8000794[1:1] = 0x00000000U
3091 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3093 // .. ==> 0XF8000794[2:2] = 0x00000001U
3094 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
3096 // .. ==> 0XF8000794[4:3] = 0x00000000U
3097 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3099 // .. ==> 0XF8000794[7:5] = 0x00000000U
3100 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
3102 // .. ==> 0XF8000794[8:8] = 0x00000001U
3103 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3105 // .. ==> 0XF8000794[11:9] = 0x00000001U
3106 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3108 // .. ==> 0XF8000794[12:12] = 0x00000000U
3109 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3110 // .. DisableRcvr = 0
3111 // .. ==> 0XF8000794[13:13] = 0x00000000U
3112 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3114 EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000304U),
3115 // .. TRI_ENABLE = 0
3116 // .. ==> 0XF8000798[0:0] = 0x00000000U
3117 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3119 // .. ==> 0XF8000798[1:1] = 0x00000000U
3120 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3122 // .. ==> 0XF8000798[2:2] = 0x00000001U
3123 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
3125 // .. ==> 0XF8000798[4:3] = 0x00000000U
3126 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3128 // .. ==> 0XF8000798[7:5] = 0x00000000U
3129 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
3131 // .. ==> 0XF8000798[8:8] = 0x00000001U
3132 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3134 // .. ==> 0XF8000798[11:9] = 0x00000001U
3135 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3137 // .. ==> 0XF8000798[12:12] = 0x00000000U
3138 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3139 // .. DisableRcvr = 0
3140 // .. ==> 0XF8000798[13:13] = 0x00000000U
3141 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3143 EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000304U),
3144 // .. TRI_ENABLE = 0
3145 // .. ==> 0XF800079C[0:0] = 0x00000000U
3146 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3148 // .. ==> 0XF800079C[1:1] = 0x00000000U
3149 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3151 // .. ==> 0XF800079C[2:2] = 0x00000001U
3152 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
3154 // .. ==> 0XF800079C[4:3] = 0x00000000U
3155 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3157 // .. ==> 0XF800079C[7:5] = 0x00000000U
3158 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
3160 // .. ==> 0XF800079C[8:8] = 0x00000001U
3161 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3163 // .. ==> 0XF800079C[11:9] = 0x00000001U
3164 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3166 // .. ==> 0XF800079C[12:12] = 0x00000000U
3167 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3168 // .. DisableRcvr = 0
3169 // .. ==> 0XF800079C[13:13] = 0x00000000U
3170 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3172 EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000304U),
3173 // .. TRI_ENABLE = 0
3174 // .. ==> 0XF80007A0[0:0] = 0x00000000U
3175 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3177 // .. ==> 0XF80007A0[1:1] = 0x00000000U
3178 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3180 // .. ==> 0XF80007A0[2:2] = 0x00000000U
3181 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3183 // .. ==> 0XF80007A0[4:3] = 0x00000000U
3184 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3186 // .. ==> 0XF80007A0[7:5] = 0x00000004U
3187 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
3189 // .. ==> 0XF80007A0[8:8] = 0x00000001U
3190 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3192 // .. ==> 0XF80007A0[11:9] = 0x00000001U
3193 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3195 // .. ==> 0XF80007A0[12:12] = 0x00000000U
3196 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3197 // .. DisableRcvr = 0
3198 // .. ==> 0XF80007A0[13:13] = 0x00000000U
3199 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3201 EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000380U),
3202 // .. TRI_ENABLE = 0
3203 // .. ==> 0XF80007A4[0:0] = 0x00000000U
3204 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3206 // .. ==> 0XF80007A4[1:1] = 0x00000000U
3207 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3209 // .. ==> 0XF80007A4[2:2] = 0x00000000U
3210 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3212 // .. ==> 0XF80007A4[4:3] = 0x00000000U
3213 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3215 // .. ==> 0XF80007A4[7:5] = 0x00000004U
3216 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
3218 // .. ==> 0XF80007A4[8:8] = 0x00000001U
3219 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3221 // .. ==> 0XF80007A4[11:9] = 0x00000001U
3222 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3224 // .. ==> 0XF80007A4[12:12] = 0x00000000U
3225 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3226 // .. DisableRcvr = 0
3227 // .. ==> 0XF80007A4[13:13] = 0x00000000U
3228 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3230 EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000380U),
3231 // .. TRI_ENABLE = 0
3232 // .. ==> 0XF80007A8[0:0] = 0x00000000U
3233 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3235 // .. ==> 0XF80007A8[1:1] = 0x00000000U
3236 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3238 // .. ==> 0XF80007A8[2:2] = 0x00000000U
3239 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3241 // .. ==> 0XF80007A8[4:3] = 0x00000000U
3242 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3244 // .. ==> 0XF80007A8[7:5] = 0x00000004U
3245 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
3247 // .. ==> 0XF80007A8[8:8] = 0x00000001U
3248 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3250 // .. ==> 0XF80007A8[11:9] = 0x00000001U
3251 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3253 // .. ==> 0XF80007A8[12:12] = 0x00000000U
3254 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3255 // .. DisableRcvr = 0
3256 // .. ==> 0XF80007A8[13:13] = 0x00000000U
3257 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3259 EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000380U),
3260 // .. TRI_ENABLE = 0
3261 // .. ==> 0XF80007AC[0:0] = 0x00000000U
3262 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3264 // .. ==> 0XF80007AC[1:1] = 0x00000000U
3265 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3267 // .. ==> 0XF80007AC[2:2] = 0x00000000U
3268 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3270 // .. ==> 0XF80007AC[4:3] = 0x00000000U
3271 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3273 // .. ==> 0XF80007AC[7:5] = 0x00000004U
3274 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
3276 // .. ==> 0XF80007AC[8:8] = 0x00000001U
3277 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3279 // .. ==> 0XF80007AC[11:9] = 0x00000001U
3280 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3282 // .. ==> 0XF80007AC[12:12] = 0x00000000U
3283 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3284 // .. DisableRcvr = 0
3285 // .. ==> 0XF80007AC[13:13] = 0x00000000U
3286 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3288 EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000380U),
3289 // .. TRI_ENABLE = 0
3290 // .. ==> 0XF80007B0[0:0] = 0x00000000U
3291 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3293 // .. ==> 0XF80007B0[1:1] = 0x00000000U
3294 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3296 // .. ==> 0XF80007B0[2:2] = 0x00000000U
3297 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3299 // .. ==> 0XF80007B0[4:3] = 0x00000000U
3300 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3302 // .. ==> 0XF80007B0[7:5] = 0x00000004U
3303 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
3305 // .. ==> 0XF80007B0[8:8] = 0x00000001U
3306 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3308 // .. ==> 0XF80007B0[11:9] = 0x00000001U
3309 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3311 // .. ==> 0XF80007B0[12:12] = 0x00000000U
3312 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3313 // .. DisableRcvr = 0
3314 // .. ==> 0XF80007B0[13:13] = 0x00000000U
3315 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3317 EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000380U),
3318 // .. TRI_ENABLE = 0
3319 // .. ==> 0XF80007B4[0:0] = 0x00000000U
3320 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3322 // .. ==> 0XF80007B4[1:1] = 0x00000000U
3323 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3325 // .. ==> 0XF80007B4[2:2] = 0x00000000U
3326 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3328 // .. ==> 0XF80007B4[4:3] = 0x00000000U
3329 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3331 // .. ==> 0XF80007B4[7:5] = 0x00000004U
3332 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
3334 // .. ==> 0XF80007B4[8:8] = 0x00000001U
3335 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3337 // .. ==> 0XF80007B4[11:9] = 0x00000001U
3338 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3340 // .. ==> 0XF80007B4[12:12] = 0x00000000U
3341 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3342 // .. DisableRcvr = 0
3343 // .. ==> 0XF80007B4[13:13] = 0x00000000U
3344 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3346 EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000380U),
3347 // .. TRI_ENABLE = 1
3348 // .. ==> 0XF80007B8[0:0] = 0x00000001U
3349 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
3351 // .. ==> 0XF80007B8[8:8] = 0x00000000U
3352 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3354 // .. ==> 0XF80007B8[11:9] = 0x00000001U
3355 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3357 // .. ==> 0XF80007B8[12:12] = 0x00000000U
3358 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3359 // .. DisableRcvr = 0
3360 // .. ==> 0XF80007B8[13:13] = 0x00000000U
3361 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3363 EMIT_MASKWRITE(0XF80007B8, 0x00003F01U ,0x00000201U),
3364 // .. TRI_ENABLE = 1
3365 // .. ==> 0XF80007BC[0:0] = 0x00000001U
3366 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
3368 // .. ==> 0XF80007BC[8:8] = 0x00000000U
3369 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3371 // .. ==> 0XF80007BC[11:9] = 0x00000001U
3372 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3374 // .. ==> 0XF80007BC[12:12] = 0x00000000U
3375 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3376 // .. DisableRcvr = 0
3377 // .. ==> 0XF80007BC[13:13] = 0x00000000U
3378 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3380 EMIT_MASKWRITE(0XF80007BC, 0x00003F01U ,0x00000201U),
3381 // .. TRI_ENABLE = 0
3382 // .. ==> 0XF80007C0[0:0] = 0x00000000U
3383 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3385 // .. ==> 0XF80007C0[1:1] = 0x00000000U
3386 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3388 // .. ==> 0XF80007C0[2:2] = 0x00000000U
3389 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3391 // .. ==> 0XF80007C0[4:3] = 0x00000000U
3392 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3394 // .. ==> 0XF80007C0[7:5] = 0x00000007U
3395 // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
3397 // .. ==> 0XF80007C0[8:8] = 0x00000000U
3398 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3400 // .. ==> 0XF80007C0[11:9] = 0x00000001U
3401 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3403 // .. ==> 0XF80007C0[12:12] = 0x00000000U
3404 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3405 // .. DisableRcvr = 0
3406 // .. ==> 0XF80007C0[13:13] = 0x00000000U
3407 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3409 EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
3410 // .. TRI_ENABLE = 1
3411 // .. ==> 0XF80007C4[0:0] = 0x00000001U
3412 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
3414 // .. ==> 0XF80007C4[1:1] = 0x00000000U
3415 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3417 // .. ==> 0XF80007C4[2:2] = 0x00000000U
3418 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3420 // .. ==> 0XF80007C4[4:3] = 0x00000000U
3421 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3423 // .. ==> 0XF80007C4[7:5] = 0x00000007U
3424 // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
3426 // .. ==> 0XF80007C4[8:8] = 0x00000000U
3427 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3429 // .. ==> 0XF80007C4[11:9] = 0x00000001U
3430 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3432 // .. ==> 0XF80007C4[12:12] = 0x00000000U
3433 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3434 // .. DisableRcvr = 0
3435 // .. ==> 0XF80007C4[13:13] = 0x00000000U
3436 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3438 EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
3439 // .. TRI_ENABLE = 1
3440 // .. ==> 0XF80007C8[0:0] = 0x00000001U
3441 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
3443 // .. ==> 0XF80007C8[1:1] = 0x00000000U
3444 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3446 // .. ==> 0XF80007C8[2:2] = 0x00000000U
3447 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3449 // .. ==> 0XF80007C8[4:3] = 0x00000000U
3450 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3452 // .. ==> 0XF80007C8[7:5] = 0x00000000U
3453 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
3455 // .. ==> 0XF80007C8[8:8] = 0x00000000U
3456 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3458 // .. ==> 0XF80007C8[11:9] = 0x00000001U
3459 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3461 // .. ==> 0XF80007C8[12:12] = 0x00000000U
3462 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3463 // .. DisableRcvr = 0
3464 // .. ==> 0XF80007C8[13:13] = 0x00000000U
3465 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3467 EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00000201U),
3468 // .. TRI_ENABLE = 1
3469 // .. ==> 0XF80007CC[0:0] = 0x00000001U
3470 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
3472 // .. ==> 0XF80007CC[1:1] = 0x00000000U
3473 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3475 // .. ==> 0XF80007CC[2:2] = 0x00000000U
3476 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3478 // .. ==> 0XF80007CC[4:3] = 0x00000000U
3479 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3481 // .. ==> 0XF80007CC[7:5] = 0x00000000U
3482 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
3484 // .. ==> 0XF80007CC[8:8] = 0x00000000U
3485 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3487 // .. ==> 0XF80007CC[11:9] = 0x00000001U
3488 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3490 // .. ==> 0XF80007CC[12:12] = 0x00000000U
3491 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3492 // .. DisableRcvr = 0
3493 // .. ==> 0XF80007CC[13:13] = 0x00000000U
3494 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3496 EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00000201U),
3497 // .. TRI_ENABLE = 0
3498 // .. ==> 0XF80007D0[0:0] = 0x00000000U
3499 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3501 // .. ==> 0XF80007D0[1:1] = 0x00000000U
3502 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3504 // .. ==> 0XF80007D0[2:2] = 0x00000000U
3505 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3507 // .. ==> 0XF80007D0[4:3] = 0x00000000U
3508 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3510 // .. ==> 0XF80007D0[7:5] = 0x00000004U
3511 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
3513 // .. ==> 0XF80007D0[8:8] = 0x00000000U
3514 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3516 // .. ==> 0XF80007D0[11:9] = 0x00000001U
3517 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3519 // .. ==> 0XF80007D0[12:12] = 0x00000000U
3520 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3521 // .. DisableRcvr = 0
3522 // .. ==> 0XF80007D0[13:13] = 0x00000000U
3523 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3525 EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
3526 // .. TRI_ENABLE = 0
3527 // .. ==> 0XF80007D4[0:0] = 0x00000000U
3528 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
3530 // .. ==> 0XF80007D4[1:1] = 0x00000000U
3531 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3533 // .. ==> 0XF80007D4[2:2] = 0x00000000U
3534 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3536 // .. ==> 0XF80007D4[4:3] = 0x00000000U
3537 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
3539 // .. ==> 0XF80007D4[7:5] = 0x00000004U
3540 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
3542 // .. ==> 0XF80007D4[8:8] = 0x00000000U
3543 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3545 // .. ==> 0XF80007D4[11:9] = 0x00000001U
3546 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
3548 // .. ==> 0XF80007D4[12:12] = 0x00000000U
3549 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3550 // .. DisableRcvr = 0
3551 // .. ==> 0XF80007D4[13:13] = 0x00000000U
3552 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3554 EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
3555 // .. SDIO0_WP_SEL = 46
3556 // .. ==> 0XF8000830[5:0] = 0x0000002EU
3557 // .. ==> MASK : 0x0000003FU VAL : 0x0000002EU
3558 // .. SDIO0_CD_SEL = 47
3559 // .. ==> 0XF8000830[21:16] = 0x0000002FU
3560 // .. ==> MASK : 0x003F0000U VAL : 0x002F0000U
3562 EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x002F002EU),
3563 // .. FINISH: MIO PROGRAMMING
3564 // .. START: LOCK IT BACK
3565 // .. LOCK_KEY = 0X767B
3566 // .. ==> 0XF8000004[15:0] = 0x0000767BU
3567 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
3569 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
3570 // .. FINISH: LOCK IT BACK
3578 unsigned long ps7_peripherals_init_data_3_0[] = {
3580 // .. START: SLCR SETTINGS
3581 // .. UNLOCK_KEY = 0XDF0D
3582 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
3583 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
3585 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
3586 // .. FINISH: SLCR SETTINGS
3587 // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
3588 // .. IBUF_DISABLE_MODE = 0x1
3589 // .. ==> 0XF8000B48[7:7] = 0x00000001U
3590 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
3591 // .. TERM_DISABLE_MODE = 0x1
3592 // .. ==> 0XF8000B48[8:8] = 0x00000001U
3593 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3595 EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
3596 // .. IBUF_DISABLE_MODE = 0x1
3597 // .. ==> 0XF8000B4C[7:7] = 0x00000001U
3598 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
3599 // .. TERM_DISABLE_MODE = 0x1
3600 // .. ==> 0XF8000B4C[8:8] = 0x00000001U
3601 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3603 EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
3604 // .. IBUF_DISABLE_MODE = 0x1
3605 // .. ==> 0XF8000B50[7:7] = 0x00000001U
3606 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
3607 // .. TERM_DISABLE_MODE = 0x1
3608 // .. ==> 0XF8000B50[8:8] = 0x00000001U
3609 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3611 EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
3612 // .. IBUF_DISABLE_MODE = 0x1
3613 // .. ==> 0XF8000B54[7:7] = 0x00000001U
3614 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
3615 // .. TERM_DISABLE_MODE = 0x1
3616 // .. ==> 0XF8000B54[8:8] = 0x00000001U
3617 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
3619 EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
3620 // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
3621 // .. START: LOCK IT BACK
3622 // .. LOCK_KEY = 0X767B
3623 // .. ==> 0XF8000004[15:0] = 0x0000767BU
3624 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
3626 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
3627 // .. FINISH: LOCK IT BACK
3628 // .. START: SRAM/NOR SET OPMODE
3629 // .. FINISH: SRAM/NOR SET OPMODE
3630 // .. START: QSPI REGISTERS
3632 // .. ==> 0XE000D000[19:19] = 0x00000001U
3633 // .. ==> MASK : 0x00080000U VAL : 0x00080000U
3635 EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
3636 // .. FINISH: QSPI REGISTERS
3637 // .. START: PL POWER ON RESET REGISTERS
3638 // .. PCFG_POR_CNT_4K = 0
3639 // .. ==> 0XF8007000[29:29] = 0x00000000U
3640 // .. ==> MASK : 0x20000000U VAL : 0x00000000U
3642 EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
3643 // .. FINISH: PL POWER ON RESET REGISTERS
3644 // .. START: SMC TIMING CALCULATION REGISTER UPDATE
3645 // .. .. START: NAND SET CYCLE
3646 // .. .. FINISH: NAND SET CYCLE
3647 // .. .. START: OPMODE
3648 // .. .. FINISH: OPMODE
3649 // .. .. START: DIRECT COMMAND
3650 // .. .. FINISH: DIRECT COMMAND
3651 // .. .. START: SRAM/NOR CS0 SET CYCLE
3652 // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
3653 // .. .. START: DIRECT COMMAND
3654 // .. .. FINISH: DIRECT COMMAND
3655 // .. .. START: NOR CS0 BASE ADDRESS
3656 // .. .. FINISH: NOR CS0 BASE ADDRESS
3657 // .. .. START: SRAM/NOR CS1 SET CYCLE
3658 // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
3659 // .. .. START: DIRECT COMMAND
3660 // .. .. FINISH: DIRECT COMMAND
3661 // .. .. START: NOR CS1 BASE ADDRESS
3662 // .. .. FINISH: NOR CS1 BASE ADDRESS
3663 // .. .. START: USB RESET
3664 // .. .. .. START: USB0 RESET
3665 // .. .. .. .. START: DIR MODE BANK 0
3666 // .. .. .. .. FINISH: DIR MODE BANK 0
3667 // .. .. .. .. START: DIR MODE BANK 1
3668 // .. .. .. .. FINISH: DIR MODE BANK 1
3669 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3670 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3671 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3672 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3673 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3674 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3675 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3676 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3677 // .. .. .. .. START: OUTPUT ENABLE BANK 0
3678 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
3679 // .. .. .. .. START: OUTPUT ENABLE BANK 1
3680 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
3681 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
3682 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
3683 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
3684 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
3685 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
3686 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
3687 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
3688 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
3689 // .. .. .. .. START: ADD 1 MS DELAY
3691 EMIT_MASKDELAY(0XF8F00200, 1),
3692 // .. .. .. .. FINISH: ADD 1 MS DELAY
3693 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3694 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3695 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3696 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3697 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3698 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3699 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3700 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3701 // .. .. .. FINISH: USB0 RESET
3702 // .. .. .. START: USB1 RESET
3703 // .. .. .. .. START: DIR MODE BANK 0
3704 // .. .. .. .. FINISH: DIR MODE BANK 0
3705 // .. .. .. .. START: DIR MODE BANK 1
3706 // .. .. .. .. FINISH: DIR MODE BANK 1
3707 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3708 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3709 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3710 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3711 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3712 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3713 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3714 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3715 // .. .. .. .. START: OUTPUT ENABLE BANK 0
3716 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
3717 // .. .. .. .. START: OUTPUT ENABLE BANK 1
3718 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
3719 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
3720 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
3721 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
3722 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
3723 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
3724 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
3725 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
3726 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
3727 // .. .. .. .. START: ADD 1 MS DELAY
3729 EMIT_MASKDELAY(0XF8F00200, 1),
3730 // .. .. .. .. FINISH: ADD 1 MS DELAY
3731 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3732 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3733 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3734 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3735 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3736 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3737 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3738 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3739 // .. .. .. FINISH: USB1 RESET
3740 // .. .. FINISH: USB RESET
3741 // .. .. START: ENET RESET
3742 // .. .. .. START: ENET0 RESET
3743 // .. .. .. .. START: DIR MODE BANK 0
3744 // .. .. .. .. FINISH: DIR MODE BANK 0
3745 // .. .. .. .. START: DIR MODE BANK 1
3746 // .. .. .. .. FINISH: DIR MODE BANK 1
3747 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3748 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3749 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3750 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3751 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3752 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3753 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3754 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3755 // .. .. .. .. START: OUTPUT ENABLE BANK 0
3756 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
3757 // .. .. .. .. START: OUTPUT ENABLE BANK 1
3758 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
3759 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
3760 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
3761 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
3762 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
3763 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
3764 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
3765 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
3766 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
3767 // .. .. .. .. START: ADD 1 MS DELAY
3769 EMIT_MASKDELAY(0XF8F00200, 1),
3770 // .. .. .. .. FINISH: ADD 1 MS DELAY
3771 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3772 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3773 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3774 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3775 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3776 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3777 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3778 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3779 // .. .. .. FINISH: ENET0 RESET
3780 // .. .. .. START: ENET1 RESET
3781 // .. .. .. .. START: DIR MODE BANK 0
3782 // .. .. .. .. FINISH: DIR MODE BANK 0
3783 // .. .. .. .. START: DIR MODE BANK 1
3784 // .. .. .. .. FINISH: DIR MODE BANK 1
3785 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3786 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3787 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3788 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3789 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3790 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3791 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3792 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3793 // .. .. .. .. START: OUTPUT ENABLE BANK 0
3794 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
3795 // .. .. .. .. START: OUTPUT ENABLE BANK 1
3796 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
3797 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
3798 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
3799 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
3800 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
3801 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
3802 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
3803 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
3804 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
3805 // .. .. .. .. START: ADD 1 MS DELAY
3807 EMIT_MASKDELAY(0XF8F00200, 1),
3808 // .. .. .. .. FINISH: ADD 1 MS DELAY
3809 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3810 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3811 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3812 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3813 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3814 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3815 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3816 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3817 // .. .. .. FINISH: ENET1 RESET
3818 // .. .. FINISH: ENET RESET
3819 // .. .. START: I2C RESET
3820 // .. .. .. START: I2C0 RESET
3821 // .. .. .. .. START: DIR MODE GPIO BANK0
3822 // .. .. .. .. FINISH: DIR MODE GPIO BANK0
3823 // .. .. .. .. START: DIR MODE GPIO BANK1
3824 // .. .. .. .. FINISH: DIR MODE GPIO BANK1
3825 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3826 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3827 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3828 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3829 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3830 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3831 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3832 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3833 // .. .. .. .. START: OUTPUT ENABLE
3834 // .. .. .. .. FINISH: OUTPUT ENABLE
3835 // .. .. .. .. START: OUTPUT ENABLE
3836 // .. .. .. .. FINISH: OUTPUT ENABLE
3837 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
3838 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
3839 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
3840 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
3841 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
3842 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
3843 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
3844 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
3845 // .. .. .. .. START: ADD 1 MS DELAY
3847 EMIT_MASKDELAY(0XF8F00200, 1),
3848 // .. .. .. .. FINISH: ADD 1 MS DELAY
3849 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3850 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3851 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3852 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3853 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3854 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3855 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3856 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3857 // .. .. .. FINISH: I2C0 RESET
3858 // .. .. .. START: I2C1 RESET
3859 // .. .. .. .. START: DIR MODE GPIO BANK0
3860 // .. .. .. .. FINISH: DIR MODE GPIO BANK0
3861 // .. .. .. .. START: DIR MODE GPIO BANK1
3862 // .. .. .. .. FINISH: DIR MODE GPIO BANK1
3863 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3864 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3865 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3866 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3867 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3868 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3869 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3870 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3871 // .. .. .. .. START: OUTPUT ENABLE
3872 // .. .. .. .. FINISH: OUTPUT ENABLE
3873 // .. .. .. .. START: OUTPUT ENABLE
3874 // .. .. .. .. FINISH: OUTPUT ENABLE
3875 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
3876 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
3877 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
3878 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
3879 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
3880 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
3881 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
3882 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
3883 // .. .. .. .. START: ADD 1 MS DELAY
3885 EMIT_MASKDELAY(0XF8F00200, 1),
3886 // .. .. .. .. FINISH: ADD 1 MS DELAY
3887 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3888 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3889 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
3890 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
3891 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
3892 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
3893 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
3894 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
3895 // .. .. .. FINISH: I2C1 RESET
3896 // .. .. FINISH: I2C RESET
3897 // .. .. START: NOR CHIP SELECT
3898 // .. .. .. START: DIR MODE BANK 0
3899 // .. .. .. FINISH: DIR MODE BANK 0
3900 // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
3901 // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
3902 // .. .. .. START: OUTPUT ENABLE BANK 0
3903 // .. .. .. FINISH: OUTPUT ENABLE BANK 0
3904 // .. .. FINISH: NOR CHIP SELECT
3905 // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
3913 unsigned long ps7_post_config_3_0[] = {
3915 // .. START: SLCR SETTINGS
3916 // .. UNLOCK_KEY = 0XDF0D
3917 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
3918 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
3920 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
3921 // .. FINISH: SLCR SETTINGS
3922 // .. START: ENABLING LEVEL SHIFTER
3923 // .. USER_LVL_INP_EN_0 = 1
3924 // .. ==> 0XF8000900[3:3] = 0x00000001U
3925 // .. ==> MASK : 0x00000008U VAL : 0x00000008U
3926 // .. USER_LVL_OUT_EN_0 = 1
3927 // .. ==> 0XF8000900[2:2] = 0x00000001U
3928 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
3929 // .. USER_LVL_INP_EN_1 = 1
3930 // .. ==> 0XF8000900[1:1] = 0x00000001U
3931 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
3932 // .. USER_LVL_OUT_EN_1 = 1
3933 // .. ==> 0XF8000900[0:0] = 0x00000001U
3934 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
3936 EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
3937 // .. FINISH: ENABLING LEVEL SHIFTER
3938 // .. START: FPGA RESETS TO 0
3939 // .. reserved_3 = 0
3940 // .. ==> 0XF8000240[31:25] = 0x00000000U
3941 // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
3942 // .. reserved_FPGA_ACP_RST = 0
3943 // .. ==> 0XF8000240[24:24] = 0x00000000U
3944 // .. ==> MASK : 0x01000000U VAL : 0x00000000U
3945 // .. reserved_FPGA_AXDS3_RST = 0
3946 // .. ==> 0XF8000240[23:23] = 0x00000000U
3947 // .. ==> MASK : 0x00800000U VAL : 0x00000000U
3948 // .. reserved_FPGA_AXDS2_RST = 0
3949 // .. ==> 0XF8000240[22:22] = 0x00000000U
3950 // .. ==> MASK : 0x00400000U VAL : 0x00000000U
3951 // .. reserved_FPGA_AXDS1_RST = 0
3952 // .. ==> 0XF8000240[21:21] = 0x00000000U
3953 // .. ==> MASK : 0x00200000U VAL : 0x00000000U
3954 // .. reserved_FPGA_AXDS0_RST = 0
3955 // .. ==> 0XF8000240[20:20] = 0x00000000U
3956 // .. ==> MASK : 0x00100000U VAL : 0x00000000U
3957 // .. reserved_2 = 0
3958 // .. ==> 0XF8000240[19:18] = 0x00000000U
3959 // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
3960 // .. reserved_FSSW1_FPGA_RST = 0
3961 // .. ==> 0XF8000240[17:17] = 0x00000000U
3962 // .. ==> MASK : 0x00020000U VAL : 0x00000000U
3963 // .. reserved_FSSW0_FPGA_RST = 0
3964 // .. ==> 0XF8000240[16:16] = 0x00000000U
3965 // .. ==> MASK : 0x00010000U VAL : 0x00000000U
3966 // .. reserved_1 = 0
3967 // .. ==> 0XF8000240[15:14] = 0x00000000U
3968 // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
3969 // .. reserved_FPGA_FMSW1_RST = 0
3970 // .. ==> 0XF8000240[13:13] = 0x00000000U
3971 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
3972 // .. reserved_FPGA_FMSW0_RST = 0
3973 // .. ==> 0XF8000240[12:12] = 0x00000000U
3974 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
3975 // .. reserved_FPGA_DMA3_RST = 0
3976 // .. ==> 0XF8000240[11:11] = 0x00000000U
3977 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
3978 // .. reserved_FPGA_DMA2_RST = 0
3979 // .. ==> 0XF8000240[10:10] = 0x00000000U
3980 // .. ==> MASK : 0x00000400U VAL : 0x00000000U
3981 // .. reserved_FPGA_DMA1_RST = 0
3982 // .. ==> 0XF8000240[9:9] = 0x00000000U
3983 // .. ==> MASK : 0x00000200U VAL : 0x00000000U
3984 // .. reserved_FPGA_DMA0_RST = 0
3985 // .. ==> 0XF8000240[8:8] = 0x00000000U
3986 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
3988 // .. ==> 0XF8000240[7:4] = 0x00000000U
3989 // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
3990 // .. FPGA3_OUT_RST = 0
3991 // .. ==> 0XF8000240[3:3] = 0x00000000U
3992 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
3993 // .. FPGA2_OUT_RST = 0
3994 // .. ==> 0XF8000240[2:2] = 0x00000000U
3995 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
3996 // .. FPGA1_OUT_RST = 0
3997 // .. ==> 0XF8000240[1:1] = 0x00000000U
3998 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
3999 // .. FPGA0_OUT_RST = 0
4000 // .. ==> 0XF8000240[0:0] = 0x00000000U
4001 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
4003 EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
4004 // .. FINISH: FPGA RESETS TO 0
4005 // .. START: AFI REGISTERS
4006 // .. .. START: AFI0 REGISTERS
4007 // .. .. FINISH: AFI0 REGISTERS
4008 // .. .. START: AFI1 REGISTERS
4009 // .. .. FINISH: AFI1 REGISTERS
4010 // .. .. START: AFI2 REGISTERS
4011 // .. .. FINISH: AFI2 REGISTERS
4012 // .. .. START: AFI3 REGISTERS
4013 // .. .. FINISH: AFI3 REGISTERS
4014 // .. FINISH: AFI REGISTERS
4015 // .. START: LOCK IT BACK
4016 // .. LOCK_KEY = 0X767B
4017 // .. ==> 0XF8000004[15:0] = 0x0000767BU
4018 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
4020 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
4021 // .. FINISH: LOCK IT BACK
4030 unsigned long ps7_pll_init_data_2_0[] = {
4032 // .. START: SLCR SETTINGS
4033 // .. UNLOCK_KEY = 0XDF0D
4034 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
4035 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
4037 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
4038 // .. FINISH: SLCR SETTINGS
4039 // .. START: PLL SLCR REGISTERS
4040 // .. .. START: ARM PLL INIT
4041 // .. .. PLL_RES = 0x2
4042 // .. .. ==> 0XF8000110[7:4] = 0x00000002U
4043 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
4044 // .. .. PLL_CP = 0x2
4045 // .. .. ==> 0XF8000110[11:8] = 0x00000002U
4046 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
4047 // .. .. LOCK_CNT = 0xfa
4048 // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
4049 // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
4051 EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
4052 // .. .. .. START: UPDATE FB_DIV
4053 // .. .. .. PLL_FDIV = 0x28
4054 // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
4055 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
4057 EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
4058 // .. .. .. FINISH: UPDATE FB_DIV
4059 // .. .. .. START: BY PASS PLL
4060 // .. .. .. PLL_BYPASS_FORCE = 1
4061 // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
4062 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
4064 EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
4065 // .. .. .. FINISH: BY PASS PLL
4066 // .. .. .. START: ASSERT RESET
4067 // .. .. .. PLL_RESET = 1
4068 // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
4069 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
4071 EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
4072 // .. .. .. FINISH: ASSERT RESET
4073 // .. .. .. START: DEASSERT RESET
4074 // .. .. .. PLL_RESET = 0
4075 // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
4076 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
4078 EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
4079 // .. .. .. FINISH: DEASSERT RESET
4080 // .. .. .. START: CHECK PLL STATUS
4081 // .. .. .. ARM_PLL_LOCK = 1
4082 // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
4083 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
4085 EMIT_MASKPOLL(0XF800010C, 0x00000001U),
4086 // .. .. .. FINISH: CHECK PLL STATUS
4087 // .. .. .. START: REMOVE PLL BY PASS
4088 // .. .. .. PLL_BYPASS_FORCE = 0
4089 // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
4090 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
4092 EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
4093 // .. .. .. FINISH: REMOVE PLL BY PASS
4094 // .. .. .. SRCSEL = 0x0
4095 // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
4096 // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
4097 // .. .. .. DIVISOR = 0x2
4098 // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
4099 // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
4100 // .. .. .. CPU_6OR4XCLKACT = 0x1
4101 // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
4102 // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
4103 // .. .. .. CPU_3OR2XCLKACT = 0x1
4104 // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
4105 // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
4106 // .. .. .. CPU_2XCLKACT = 0x1
4107 // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
4108 // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
4109 // .. .. .. CPU_1XCLKACT = 0x1
4110 // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
4111 // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
4112 // .. .. .. CPU_PERI_CLKACT = 0x1
4113 // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
4114 // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
4116 EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
4117 // .. .. FINISH: ARM PLL INIT
4118 // .. .. START: DDR PLL INIT
4119 // .. .. PLL_RES = 0x2
4120 // .. .. ==> 0XF8000114[7:4] = 0x00000002U
4121 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
4122 // .. .. PLL_CP = 0x2
4123 // .. .. ==> 0XF8000114[11:8] = 0x00000002U
4124 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
4125 // .. .. LOCK_CNT = 0x12c
4126 // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
4127 // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
4129 EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
4130 // .. .. .. START: UPDATE FB_DIV
4131 // .. .. .. PLL_FDIV = 0x20
4132 // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
4133 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
4135 EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
4136 // .. .. .. FINISH: UPDATE FB_DIV
4137 // .. .. .. START: BY PASS PLL
4138 // .. .. .. PLL_BYPASS_FORCE = 1
4139 // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
4140 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
4142 EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
4143 // .. .. .. FINISH: BY PASS PLL
4144 // .. .. .. START: ASSERT RESET
4145 // .. .. .. PLL_RESET = 1
4146 // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
4147 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
4149 EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
4150 // .. .. .. FINISH: ASSERT RESET
4151 // .. .. .. START: DEASSERT RESET
4152 // .. .. .. PLL_RESET = 0
4153 // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
4154 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
4156 EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
4157 // .. .. .. FINISH: DEASSERT RESET
4158 // .. .. .. START: CHECK PLL STATUS
4159 // .. .. .. DDR_PLL_LOCK = 1
4160 // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
4161 // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
4163 EMIT_MASKPOLL(0XF800010C, 0x00000002U),
4164 // .. .. .. FINISH: CHECK PLL STATUS
4165 // .. .. .. START: REMOVE PLL BY PASS
4166 // .. .. .. PLL_BYPASS_FORCE = 0
4167 // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
4168 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
4170 EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
4171 // .. .. .. FINISH: REMOVE PLL BY PASS
4172 // .. .. .. DDR_3XCLKACT = 0x1
4173 // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
4174 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
4175 // .. .. .. DDR_2XCLKACT = 0x1
4176 // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
4177 // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
4178 // .. .. .. DDR_3XCLK_DIVISOR = 0x2
4179 // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
4180 // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
4181 // .. .. .. DDR_2XCLK_DIVISOR = 0x3
4182 // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
4183 // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
4185 EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
4186 // .. .. FINISH: DDR PLL INIT
4187 // .. .. START: IO PLL INIT
4188 // .. .. PLL_RES = 0xc
4189 // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
4190 // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
4191 // .. .. PLL_CP = 0x2
4192 // .. .. ==> 0XF8000118[11:8] = 0x00000002U
4193 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
4194 // .. .. LOCK_CNT = 0x145
4195 // .. .. ==> 0XF8000118[21:12] = 0x00000145U
4196 // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
4198 EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
4199 // .. .. .. START: UPDATE FB_DIV
4200 // .. .. .. PLL_FDIV = 0x1e
4201 // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
4202 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
4204 EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
4205 // .. .. .. FINISH: UPDATE FB_DIV
4206 // .. .. .. START: BY PASS PLL
4207 // .. .. .. PLL_BYPASS_FORCE = 1
4208 // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
4209 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
4211 EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
4212 // .. .. .. FINISH: BY PASS PLL
4213 // .. .. .. START: ASSERT RESET
4214 // .. .. .. PLL_RESET = 1
4215 // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
4216 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
4218 EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
4219 // .. .. .. FINISH: ASSERT RESET
4220 // .. .. .. START: DEASSERT RESET
4221 // .. .. .. PLL_RESET = 0
4222 // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
4223 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
4225 EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
4226 // .. .. .. FINISH: DEASSERT RESET
4227 // .. .. .. START: CHECK PLL STATUS
4228 // .. .. .. IO_PLL_LOCK = 1
4229 // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
4230 // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
4232 EMIT_MASKPOLL(0XF800010C, 0x00000004U),
4233 // .. .. .. FINISH: CHECK PLL STATUS
4234 // .. .. .. START: REMOVE PLL BY PASS
4235 // .. .. .. PLL_BYPASS_FORCE = 0
4236 // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
4237 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
4239 EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
4240 // .. .. .. FINISH: REMOVE PLL BY PASS
4241 // .. .. FINISH: IO PLL INIT
4242 // .. FINISH: PLL SLCR REGISTERS
4243 // .. START: LOCK IT BACK
4244 // .. LOCK_KEY = 0X767B
4245 // .. ==> 0XF8000004[15:0] = 0x0000767BU
4246 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
4248 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
4249 // .. FINISH: LOCK IT BACK
4257 unsigned long ps7_clock_init_data_2_0[] = {
4259 // .. START: SLCR SETTINGS
4260 // .. UNLOCK_KEY = 0XDF0D
4261 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
4262 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
4264 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
4265 // .. FINISH: SLCR SETTINGS
4266 // .. START: CLOCK CONTROL SLCR REGISTERS
4268 // .. ==> 0XF8000128[0:0] = 0x00000001U
4269 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
4270 // .. DIVISOR0 = 0x23
4271 // .. ==> 0XF8000128[13:8] = 0x00000023U
4272 // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
4273 // .. DIVISOR1 = 0x3
4274 // .. ==> 0XF8000128[25:20] = 0x00000003U
4275 // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
4277 EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
4279 // .. ==> 0XF8000138[0:0] = 0x00000001U
4280 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
4282 // .. ==> 0XF8000138[4:4] = 0x00000000U
4283 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
4285 EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
4287 // .. ==> 0XF8000140[0:0] = 0x00000001U
4288 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
4290 // .. ==> 0XF8000140[6:4] = 0x00000000U
4291 // .. ==> MASK : 0x00000070U VAL : 0x00000000U
4293 // .. ==> 0XF8000140[13:8] = 0x00000008U
4294 // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
4295 // .. DIVISOR1 = 0x1
4296 // .. ==> 0XF8000140[25:20] = 0x00000001U
4297 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
4299 EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00100801U),
4301 // .. ==> 0XF800014C[0:0] = 0x00000001U
4302 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
4304 // .. ==> 0XF800014C[5:4] = 0x00000000U
4305 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
4307 // .. ==> 0XF800014C[13:8] = 0x00000005U
4308 // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
4310 EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
4312 // .. ==> 0XF8000150[0:0] = 0x00000001U
4313 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
4315 // .. ==> 0XF8000150[1:1] = 0x00000000U
4316 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
4318 // .. ==> 0XF8000150[5:4] = 0x00000000U
4319 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
4320 // .. DIVISOR = 0x14
4321 // .. ==> 0XF8000150[13:8] = 0x00000014U
4322 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
4324 EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
4326 // .. ==> 0XF8000154[0:0] = 0x00000000U
4327 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
4329 // .. ==> 0XF8000154[1:1] = 0x00000001U
4330 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
4332 // .. ==> 0XF8000154[5:4] = 0x00000000U
4333 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
4334 // .. DIVISOR = 0x14
4335 // .. ==> 0XF8000154[13:8] = 0x00000014U
4336 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
4338 EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
4340 // .. ==> 0XF8000168[0:0] = 0x00000001U
4341 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
4343 // .. ==> 0XF8000168[5:4] = 0x00000000U
4344 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
4346 // .. ==> 0XF8000168[13:8] = 0x00000005U
4347 // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
4349 EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
4351 // .. ==> 0XF8000170[5:4] = 0x00000000U
4352 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
4353 // .. DIVISOR0 = 0xa
4354 // .. ==> 0XF8000170[13:8] = 0x0000000AU
4355 // .. ==> MASK : 0x00003F00U VAL : 0x00000A00U
4356 // .. DIVISOR1 = 0x1
4357 // .. ==> 0XF8000170[25:20] = 0x00000001U
4358 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
4360 EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00100A00U),
4362 // .. ==> 0XF8000180[5:4] = 0x00000000U
4363 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
4364 // .. DIVISOR0 = 0x7
4365 // .. ==> 0XF8000180[13:8] = 0x00000007U
4366 // .. ==> MASK : 0x00003F00U VAL : 0x00000700U
4367 // .. DIVISOR1 = 0x1
4368 // .. ==> 0XF8000180[25:20] = 0x00000001U
4369 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
4371 EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00100700U),
4373 // .. ==> 0XF8000190[5:4] = 0x00000000U
4374 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
4375 // .. DIVISOR0 = 0x14
4376 // .. ==> 0XF8000190[13:8] = 0x00000014U
4377 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
4378 // .. DIVISOR1 = 0x1
4379 // .. ==> 0XF8000190[25:20] = 0x00000001U
4380 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
4382 EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
4384 // .. ==> 0XF80001A0[5:4] = 0x00000000U
4385 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
4386 // .. DIVISOR0 = 0x14
4387 // .. ==> 0XF80001A0[13:8] = 0x00000014U
4388 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
4389 // .. DIVISOR1 = 0x1
4390 // .. ==> 0XF80001A0[25:20] = 0x00000001U
4391 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
4393 EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
4394 // .. CLK_621_TRUE = 0x1
4395 // .. ==> 0XF80001C4[0:0] = 0x00000001U
4396 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
4398 EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
4399 // .. DMA_CPU_2XCLKACT = 0x1
4400 // .. ==> 0XF800012C[0:0] = 0x00000001U
4401 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
4402 // .. USB0_CPU_1XCLKACT = 0x1
4403 // .. ==> 0XF800012C[2:2] = 0x00000001U
4404 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
4405 // .. USB1_CPU_1XCLKACT = 0x1
4406 // .. ==> 0XF800012C[3:3] = 0x00000001U
4407 // .. ==> MASK : 0x00000008U VAL : 0x00000008U
4408 // .. GEM0_CPU_1XCLKACT = 0x1
4409 // .. ==> 0XF800012C[6:6] = 0x00000001U
4410 // .. ==> MASK : 0x00000040U VAL : 0x00000040U
4411 // .. GEM1_CPU_1XCLKACT = 0x0
4412 // .. ==> 0XF800012C[7:7] = 0x00000000U
4413 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
4414 // .. SDI0_CPU_1XCLKACT = 0x1
4415 // .. ==> 0XF800012C[10:10] = 0x00000001U
4416 // .. ==> MASK : 0x00000400U VAL : 0x00000400U
4417 // .. SDI1_CPU_1XCLKACT = 0x0
4418 // .. ==> 0XF800012C[11:11] = 0x00000000U
4419 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
4420 // .. SPI0_CPU_1XCLKACT = 0x0
4421 // .. ==> 0XF800012C[14:14] = 0x00000000U
4422 // .. ==> MASK : 0x00004000U VAL : 0x00000000U
4423 // .. SPI1_CPU_1XCLKACT = 0x0
4424 // .. ==> 0XF800012C[15:15] = 0x00000000U
4425 // .. ==> MASK : 0x00008000U VAL : 0x00000000U
4426 // .. CAN0_CPU_1XCLKACT = 0x0
4427 // .. ==> 0XF800012C[16:16] = 0x00000000U
4428 // .. ==> MASK : 0x00010000U VAL : 0x00000000U
4429 // .. CAN1_CPU_1XCLKACT = 0x0
4430 // .. ==> 0XF800012C[17:17] = 0x00000000U
4431 // .. ==> MASK : 0x00020000U VAL : 0x00000000U
4432 // .. I2C0_CPU_1XCLKACT = 0x1
4433 // .. ==> 0XF800012C[18:18] = 0x00000001U
4434 // .. ==> MASK : 0x00040000U VAL : 0x00040000U
4435 // .. I2C1_CPU_1XCLKACT = 0x1
4436 // .. ==> 0XF800012C[19:19] = 0x00000001U
4437 // .. ==> MASK : 0x00080000U VAL : 0x00080000U
4438 // .. UART0_CPU_1XCLKACT = 0x0
4439 // .. ==> 0XF800012C[20:20] = 0x00000000U
4440 // .. ==> MASK : 0x00100000U VAL : 0x00000000U
4441 // .. UART1_CPU_1XCLKACT = 0x1
4442 // .. ==> 0XF800012C[21:21] = 0x00000001U
4443 // .. ==> MASK : 0x00200000U VAL : 0x00200000U
4444 // .. GPIO_CPU_1XCLKACT = 0x1
4445 // .. ==> 0XF800012C[22:22] = 0x00000001U
4446 // .. ==> MASK : 0x00400000U VAL : 0x00400000U
4447 // .. LQSPI_CPU_1XCLKACT = 0x1
4448 // .. ==> 0XF800012C[23:23] = 0x00000001U
4449 // .. ==> MASK : 0x00800000U VAL : 0x00800000U
4450 // .. SMC_CPU_1XCLKACT = 0x1
4451 // .. ==> 0XF800012C[24:24] = 0x00000001U
4452 // .. ==> MASK : 0x01000000U VAL : 0x01000000U
4454 EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01EC044DU),
4455 // .. FINISH: CLOCK CONTROL SLCR REGISTERS
4456 // .. START: THIS SHOULD BE BLANK
4457 // .. FINISH: THIS SHOULD BE BLANK
4458 // .. START: LOCK IT BACK
4459 // .. LOCK_KEY = 0X767B
4460 // .. ==> 0XF8000004[15:0] = 0x0000767BU
4461 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
4463 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
4464 // .. FINISH: LOCK IT BACK
4472 unsigned long ps7_ddr_init_data_2_0[] = {
4474 // .. START: DDR INITIALIZATION
4475 // .. .. START: LOCK DDR
4476 // .. .. reg_ddrc_soft_rstb = 0
4477 // .. .. ==> 0XF8006000[0:0] = 0x00000000U
4478 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
4479 // .. .. reg_ddrc_powerdown_en = 0x0
4480 // .. .. ==> 0XF8006000[1:1] = 0x00000000U
4481 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
4482 // .. .. reg_ddrc_data_bus_width = 0x0
4483 // .. .. ==> 0XF8006000[3:2] = 0x00000000U
4484 // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
4485 // .. .. reg_ddrc_burst8_refresh = 0x0
4486 // .. .. ==> 0XF8006000[6:4] = 0x00000000U
4487 // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
4488 // .. .. reg_ddrc_rdwr_idle_gap = 0x1
4489 // .. .. ==> 0XF8006000[13:7] = 0x00000001U
4490 // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
4491 // .. .. reg_ddrc_dis_rd_bypass = 0x0
4492 // .. .. ==> 0XF8006000[14:14] = 0x00000000U
4493 // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
4494 // .. .. reg_ddrc_dis_act_bypass = 0x0
4495 // .. .. ==> 0XF8006000[15:15] = 0x00000000U
4496 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
4497 // .. .. reg_ddrc_dis_auto_refresh = 0x0
4498 // .. .. ==> 0XF8006000[16:16] = 0x00000000U
4499 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
4501 EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
4502 // .. .. FINISH: LOCK DDR
4503 // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
4504 // .. .. ==> 0XF8006004[11:0] = 0x00000081U
4505 // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
4506 // .. .. reg_ddrc_active_ranks = 0x1
4507 // .. .. ==> 0XF8006004[13:12] = 0x00000001U
4508 // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
4509 // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
4510 // .. .. ==> 0XF8006004[18:14] = 0x00000000U
4511 // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
4512 // .. .. reg_ddrc_wr_odt_block = 0x1
4513 // .. .. ==> 0XF8006004[20:19] = 0x00000001U
4514 // .. .. ==> MASK : 0x00180000U VAL : 0x00080000U
4515 // .. .. reg_ddrc_diff_rank_rd_2cycle_gap = 0x0
4516 // .. .. ==> 0XF8006004[21:21] = 0x00000000U
4517 // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
4518 // .. .. reg_ddrc_addrmap_cs_bit1 = 0x0
4519 // .. .. ==> 0XF8006004[26:22] = 0x00000000U
4520 // .. .. ==> MASK : 0x07C00000U VAL : 0x00000000U
4521 // .. .. reg_ddrc_addrmap_open_bank = 0x0
4522 // .. .. ==> 0XF8006004[27:27] = 0x00000000U
4523 // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
4524 // .. .. reg_ddrc_addrmap_4bank_ram = 0x0
4525 // .. .. ==> 0XF8006004[28:28] = 0x00000000U
4526 // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
4528 EMIT_MASKWRITE(0XF8006004, 0x1FFFFFFFU ,0x00081081U),
4529 // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
4530 // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
4531 // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
4532 // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
4533 // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
4534 // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
4535 // .. .. reg_ddrc_hpr_xact_run_length = 0xf
4536 // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
4537 // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
4539 EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
4540 // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
4541 // .. .. ==> 0XF800600C[10:0] = 0x00000001U
4542 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
4543 // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
4544 // .. .. ==> 0XF800600C[21:11] = 0x00000002U
4545 // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
4546 // .. .. reg_ddrc_lpr_xact_run_length = 0x8
4547 // .. .. ==> 0XF800600C[25:22] = 0x00000008U
4548 // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
4550 EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
4551 // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
4552 // .. .. ==> 0XF8006010[10:0] = 0x00000001U
4553 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
4554 // .. .. reg_ddrc_w_xact_run_length = 0x8
4555 // .. .. ==> 0XF8006010[14:11] = 0x00000008U
4556 // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
4557 // .. .. reg_ddrc_w_max_starve_x32 = 0x2
4558 // .. .. ==> 0XF8006010[25:15] = 0x00000002U
4559 // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
4561 EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
4562 // .. .. reg_ddrc_t_rc = 0x1b
4563 // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
4564 // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
4565 // .. .. reg_ddrc_t_rfc_min = 0x56
4566 // .. .. ==> 0XF8006014[13:6] = 0x00000056U
4567 // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
4568 // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
4569 // .. .. ==> 0XF8006014[20:14] = 0x00000010U
4570 // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
4572 EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
4573 // .. .. reg_ddrc_wr2pre = 0x12
4574 // .. .. ==> 0XF8006018[4:0] = 0x00000012U
4575 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
4576 // .. .. reg_ddrc_powerdown_to_x32 = 0x6
4577 // .. .. ==> 0XF8006018[9:5] = 0x00000006U
4578 // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
4579 // .. .. reg_ddrc_t_faw = 0x18
4580 // .. .. ==> 0XF8006018[15:10] = 0x00000018U
4581 // .. .. ==> MASK : 0x0000FC00U VAL : 0x00006000U
4582 // .. .. reg_ddrc_t_ras_max = 0x24
4583 // .. .. ==> 0XF8006018[21:16] = 0x00000024U
4584 // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
4585 // .. .. reg_ddrc_t_ras_min = 0x14
4586 // .. .. ==> 0XF8006018[26:22] = 0x00000014U
4587 // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
4588 // .. .. reg_ddrc_t_cke = 0x4
4589 // .. .. ==> 0XF8006018[31:28] = 0x00000004U
4590 // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
4592 EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452460D2U),
4593 // .. .. reg_ddrc_write_latency = 0x5
4594 // .. .. ==> 0XF800601C[4:0] = 0x00000005U
4595 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
4596 // .. .. reg_ddrc_rd2wr = 0x7
4597 // .. .. ==> 0XF800601C[9:5] = 0x00000007U
4598 // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
4599 // .. .. reg_ddrc_wr2rd = 0xe
4600 // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
4601 // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
4602 // .. .. reg_ddrc_t_xp = 0x4
4603 // .. .. ==> 0XF800601C[19:15] = 0x00000004U
4604 // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
4605 // .. .. reg_ddrc_pad_pd = 0x0
4606 // .. .. ==> 0XF800601C[22:20] = 0x00000000U
4607 // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
4608 // .. .. reg_ddrc_rd2pre = 0x4
4609 // .. .. ==> 0XF800601C[27:23] = 0x00000004U
4610 // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
4611 // .. .. reg_ddrc_t_rcd = 0x7
4612 // .. .. ==> 0XF800601C[31:28] = 0x00000007U
4613 // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
4615 EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
4616 // .. .. reg_ddrc_t_ccd = 0x4
4617 // .. .. ==> 0XF8006020[4:2] = 0x00000004U
4618 // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
4619 // .. .. reg_ddrc_t_rrd = 0x6
4620 // .. .. ==> 0XF8006020[7:5] = 0x00000006U
4621 // .. .. ==> MASK : 0x000000E0U VAL : 0x000000C0U
4622 // .. .. reg_ddrc_refresh_margin = 0x2
4623 // .. .. ==> 0XF8006020[11:8] = 0x00000002U
4624 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
4625 // .. .. reg_ddrc_t_rp = 0x7
4626 // .. .. ==> 0XF8006020[15:12] = 0x00000007U
4627 // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
4628 // .. .. reg_ddrc_refresh_to_x32 = 0x8
4629 // .. .. ==> 0XF8006020[20:16] = 0x00000008U
4630 // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
4631 // .. .. reg_ddrc_sdram = 0x1
4632 // .. .. ==> 0XF8006020[21:21] = 0x00000001U
4633 // .. .. ==> MASK : 0x00200000U VAL : 0x00200000U
4634 // .. .. reg_ddrc_mobile = 0x0
4635 // .. .. ==> 0XF8006020[22:22] = 0x00000000U
4636 // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
4637 // .. .. reg_ddrc_clock_stop_en = 0x0
4638 // .. .. ==> 0XF8006020[23:23] = 0x00000000U
4639 // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
4640 // .. .. reg_ddrc_read_latency = 0x7
4641 // .. .. ==> 0XF8006020[28:24] = 0x00000007U
4642 // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
4643 // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
4644 // .. .. ==> 0XF8006020[29:29] = 0x00000001U
4645 // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
4646 // .. .. reg_ddrc_dis_pad_pd = 0x0
4647 // .. .. ==> 0XF8006020[30:30] = 0x00000000U
4648 // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
4649 // .. .. reg_ddrc_loopback = 0x0
4650 // .. .. ==> 0XF8006020[31:31] = 0x00000000U
4651 // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
4653 EMIT_MASKWRITE(0XF8006020, 0xFFFFFFFCU ,0x272872D0U),
4654 // .. .. reg_ddrc_en_2t_timing_mode = 0x0
4655 // .. .. ==> 0XF8006024[0:0] = 0x00000000U
4656 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
4657 // .. .. reg_ddrc_prefer_write = 0x0
4658 // .. .. ==> 0XF8006024[1:1] = 0x00000000U
4659 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
4660 // .. .. reg_ddrc_max_rank_rd = 0xf
4661 // .. .. ==> 0XF8006024[5:2] = 0x0000000FU
4662 // .. .. ==> MASK : 0x0000003CU VAL : 0x0000003CU
4663 // .. .. reg_ddrc_mr_wr = 0x0
4664 // .. .. ==> 0XF8006024[6:6] = 0x00000000U
4665 // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
4666 // .. .. reg_ddrc_mr_addr = 0x0
4667 // .. .. ==> 0XF8006024[8:7] = 0x00000000U
4668 // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
4669 // .. .. reg_ddrc_mr_data = 0x0
4670 // .. .. ==> 0XF8006024[24:9] = 0x00000000U
4671 // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
4672 // .. .. ddrc_reg_mr_wr_busy = 0x0
4673 // .. .. ==> 0XF8006024[25:25] = 0x00000000U
4674 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
4675 // .. .. reg_ddrc_mr_type = 0x0
4676 // .. .. ==> 0XF8006024[26:26] = 0x00000000U
4677 // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
4678 // .. .. reg_ddrc_mr_rdata_valid = 0x0
4679 // .. .. ==> 0XF8006024[27:27] = 0x00000000U
4680 // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
4682 EMIT_MASKWRITE(0XF8006024, 0x0FFFFFFFU ,0x0000003CU),
4683 // .. .. reg_ddrc_final_wait_x32 = 0x7
4684 // .. .. ==> 0XF8006028[6:0] = 0x00000007U
4685 // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
4686 // .. .. reg_ddrc_pre_ocd_x32 = 0x0
4687 // .. .. ==> 0XF8006028[10:7] = 0x00000000U
4688 // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
4689 // .. .. reg_ddrc_t_mrd = 0x4
4690 // .. .. ==> 0XF8006028[13:11] = 0x00000004U
4691 // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
4693 EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
4694 // .. .. reg_ddrc_emr2 = 0x8
4695 // .. .. ==> 0XF800602C[15:0] = 0x00000008U
4696 // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
4697 // .. .. reg_ddrc_emr3 = 0x0
4698 // .. .. ==> 0XF800602C[31:16] = 0x00000000U
4699 // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
4701 EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
4702 // .. .. reg_ddrc_mr = 0x930
4703 // .. .. ==> 0XF8006030[15:0] = 0x00000930U
4704 // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
4705 // .. .. reg_ddrc_emr = 0x4
4706 // .. .. ==> 0XF8006030[31:16] = 0x00000004U
4707 // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
4709 EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
4710 // .. .. reg_ddrc_burst_rdwr = 0x4
4711 // .. .. ==> 0XF8006034[3:0] = 0x00000004U
4712 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
4713 // .. .. reg_ddrc_pre_cke_x1024 = 0x105
4714 // .. .. ==> 0XF8006034[13:4] = 0x00000105U
4715 // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
4716 // .. .. reg_ddrc_post_cke_x1024 = 0x1
4717 // .. .. ==> 0XF8006034[25:16] = 0x00000001U
4718 // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
4719 // .. .. reg_ddrc_burstchop = 0x0
4720 // .. .. ==> 0XF8006034[28:28] = 0x00000000U
4721 // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
4723 EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
4724 // .. .. reg_ddrc_force_low_pri_n = 0x0
4725 // .. .. ==> 0XF8006038[0:0] = 0x00000000U
4726 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
4727 // .. .. reg_ddrc_dis_dq = 0x0
4728 // .. .. ==> 0XF8006038[1:1] = 0x00000000U
4729 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
4730 // .. .. reg_phy_debug_mode = 0x0
4731 // .. .. ==> 0XF8006038[6:6] = 0x00000000U
4732 // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
4733 // .. .. reg_phy_wr_level_start = 0x0
4734 // .. .. ==> 0XF8006038[7:7] = 0x00000000U
4735 // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
4736 // .. .. reg_phy_rd_level_start = 0x0
4737 // .. .. ==> 0XF8006038[8:8] = 0x00000000U
4738 // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
4739 // .. .. reg_phy_dq0_wait_t = 0x0
4740 // .. .. ==> 0XF8006038[12:9] = 0x00000000U
4741 // .. .. ==> MASK : 0x00001E00U VAL : 0x00000000U
4743 EMIT_MASKWRITE(0XF8006038, 0x00001FC3U ,0x00000000U),
4744 // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
4745 // .. .. ==> 0XF800603C[3:0] = 0x00000007U
4746 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
4747 // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
4748 // .. .. ==> 0XF800603C[7:4] = 0x00000007U
4749 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
4750 // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
4751 // .. .. ==> 0XF800603C[11:8] = 0x00000007U
4752 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
4753 // .. .. reg_ddrc_addrmap_col_b5 = 0x0
4754 // .. .. ==> 0XF800603C[15:12] = 0x00000000U
4755 // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
4756 // .. .. reg_ddrc_addrmap_col_b6 = 0x0
4757 // .. .. ==> 0XF800603C[19:16] = 0x00000000U
4758 // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
4760 EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
4761 // .. .. reg_ddrc_addrmap_col_b2 = 0x0
4762 // .. .. ==> 0XF8006040[3:0] = 0x00000000U
4763 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
4764 // .. .. reg_ddrc_addrmap_col_b3 = 0x0
4765 // .. .. ==> 0XF8006040[7:4] = 0x00000000U
4766 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
4767 // .. .. reg_ddrc_addrmap_col_b4 = 0x0
4768 // .. .. ==> 0XF8006040[11:8] = 0x00000000U
4769 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
4770 // .. .. reg_ddrc_addrmap_col_b7 = 0x0
4771 // .. .. ==> 0XF8006040[15:12] = 0x00000000U
4772 // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
4773 // .. .. reg_ddrc_addrmap_col_b8 = 0x0
4774 // .. .. ==> 0XF8006040[19:16] = 0x00000000U
4775 // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
4776 // .. .. reg_ddrc_addrmap_col_b9 = 0xf
4777 // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
4778 // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
4779 // .. .. reg_ddrc_addrmap_col_b10 = 0xf
4780 // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
4781 // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
4782 // .. .. reg_ddrc_addrmap_col_b11 = 0xf
4783 // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
4784 // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
4786 EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
4787 // .. .. reg_ddrc_addrmap_row_b0 = 0x6
4788 // .. .. ==> 0XF8006044[3:0] = 0x00000006U
4789 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
4790 // .. .. reg_ddrc_addrmap_row_b1 = 0x6
4791 // .. .. ==> 0XF8006044[7:4] = 0x00000006U
4792 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
4793 // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
4794 // .. .. ==> 0XF8006044[11:8] = 0x00000006U
4795 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
4796 // .. .. reg_ddrc_addrmap_row_b12 = 0x6
4797 // .. .. ==> 0XF8006044[15:12] = 0x00000006U
4798 // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
4799 // .. .. reg_ddrc_addrmap_row_b13 = 0x6
4800 // .. .. ==> 0XF8006044[19:16] = 0x00000006U
4801 // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
4802 // .. .. reg_ddrc_addrmap_row_b14 = 0xf
4803 // .. .. ==> 0XF8006044[23:20] = 0x0000000FU
4804 // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
4805 // .. .. reg_ddrc_addrmap_row_b15 = 0xf
4806 // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
4807 // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
4809 EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0FF66666U),
4810 // .. .. reg_ddrc_rank0_rd_odt = 0x0
4811 // .. .. ==> 0XF8006048[2:0] = 0x00000000U
4812 // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
4813 // .. .. reg_ddrc_rank0_wr_odt = 0x1
4814 // .. .. ==> 0XF8006048[5:3] = 0x00000001U
4815 // .. .. ==> MASK : 0x00000038U VAL : 0x00000008U
4816 // .. .. reg_ddrc_rank1_rd_odt = 0x1
4817 // .. .. ==> 0XF8006048[8:6] = 0x00000001U
4818 // .. .. ==> MASK : 0x000001C0U VAL : 0x00000040U
4819 // .. .. reg_ddrc_rank1_wr_odt = 0x1
4820 // .. .. ==> 0XF8006048[11:9] = 0x00000001U
4821 // .. .. ==> MASK : 0x00000E00U VAL : 0x00000200U
4822 // .. .. reg_phy_rd_local_odt = 0x0
4823 // .. .. ==> 0XF8006048[13:12] = 0x00000000U
4824 // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
4825 // .. .. reg_phy_wr_local_odt = 0x3
4826 // .. .. ==> 0XF8006048[15:14] = 0x00000003U
4827 // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
4828 // .. .. reg_phy_idle_local_odt = 0x3
4829 // .. .. ==> 0XF8006048[17:16] = 0x00000003U
4830 // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
4831 // .. .. reg_ddrc_rank2_rd_odt = 0x0
4832 // .. .. ==> 0XF8006048[20:18] = 0x00000000U
4833 // .. .. ==> MASK : 0x001C0000U VAL : 0x00000000U
4834 // .. .. reg_ddrc_rank2_wr_odt = 0x0
4835 // .. .. ==> 0XF8006048[23:21] = 0x00000000U
4836 // .. .. ==> MASK : 0x00E00000U VAL : 0x00000000U
4837 // .. .. reg_ddrc_rank3_rd_odt = 0x0
4838 // .. .. ==> 0XF8006048[26:24] = 0x00000000U
4839 // .. .. ==> MASK : 0x07000000U VAL : 0x00000000U
4840 // .. .. reg_ddrc_rank3_wr_odt = 0x0
4841 // .. .. ==> 0XF8006048[29:27] = 0x00000000U
4842 // .. .. ==> MASK : 0x38000000U VAL : 0x00000000U
4844 EMIT_MASKWRITE(0XF8006048, 0x3FFFFFFFU ,0x0003C248U),
4845 // .. .. reg_phy_rd_cmd_to_data = 0x0
4846 // .. .. ==> 0XF8006050[3:0] = 0x00000000U
4847 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
4848 // .. .. reg_phy_wr_cmd_to_data = 0x0
4849 // .. .. ==> 0XF8006050[7:4] = 0x00000000U
4850 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
4851 // .. .. reg_phy_rdc_we_to_re_delay = 0x8
4852 // .. .. ==> 0XF8006050[11:8] = 0x00000008U
4853 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
4854 // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
4855 // .. .. ==> 0XF8006050[15:15] = 0x00000000U
4856 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
4857 // .. .. reg_phy_use_fixed_re = 0x1
4858 // .. .. ==> 0XF8006050[16:16] = 0x00000001U
4859 // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
4860 // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
4861 // .. .. ==> 0XF8006050[17:17] = 0x00000000U
4862 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
4863 // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
4864 // .. .. ==> 0XF8006050[18:18] = 0x00000000U
4865 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
4866 // .. .. reg_phy_clk_stall_level = 0x0
4867 // .. .. ==> 0XF8006050[19:19] = 0x00000000U
4868 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
4869 // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
4870 // .. .. ==> 0XF8006050[27:24] = 0x00000007U
4871 // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
4872 // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
4873 // .. .. ==> 0XF8006050[31:28] = 0x00000007U
4874 // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
4876 EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
4877 // .. .. reg_ddrc_dll_calib_to_min_x1024 = 0x1
4878 // .. .. ==> 0XF8006058[7:0] = 0x00000001U
4879 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000001U
4880 // .. .. reg_ddrc_dll_calib_to_max_x1024 = 0x1
4881 // .. .. ==> 0XF8006058[15:8] = 0x00000001U
4882 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000100U
4883 // .. .. reg_ddrc_dis_dll_calib = 0x0
4884 // .. .. ==> 0XF8006058[16:16] = 0x00000000U
4885 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
4887 EMIT_MASKWRITE(0XF8006058, 0x0001FFFFU ,0x00000101U),
4888 // .. .. reg_ddrc_rd_odt_delay = 0x3
4889 // .. .. ==> 0XF800605C[3:0] = 0x00000003U
4890 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
4891 // .. .. reg_ddrc_wr_odt_delay = 0x0
4892 // .. .. ==> 0XF800605C[7:4] = 0x00000000U
4893 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
4894 // .. .. reg_ddrc_rd_odt_hold = 0x0
4895 // .. .. ==> 0XF800605C[11:8] = 0x00000000U
4896 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
4897 // .. .. reg_ddrc_wr_odt_hold = 0x5
4898 // .. .. ==> 0XF800605C[15:12] = 0x00000005U
4899 // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
4901 EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
4902 // .. .. reg_ddrc_pageclose = 0x0
4903 // .. .. ==> 0XF8006060[0:0] = 0x00000000U
4904 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
4905 // .. .. reg_ddrc_lpr_num_entries = 0x1f
4906 // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
4907 // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
4908 // .. .. reg_ddrc_auto_pre_en = 0x0
4909 // .. .. ==> 0XF8006060[7:7] = 0x00000000U
4910 // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
4911 // .. .. reg_ddrc_refresh_update_level = 0x0
4912 // .. .. ==> 0XF8006060[8:8] = 0x00000000U
4913 // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
4914 // .. .. reg_ddrc_dis_wc = 0x0
4915 // .. .. ==> 0XF8006060[9:9] = 0x00000000U
4916 // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
4917 // .. .. reg_ddrc_dis_collision_page_opt = 0x0
4918 // .. .. ==> 0XF8006060[10:10] = 0x00000000U
4919 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
4920 // .. .. reg_ddrc_selfref_en = 0x0
4921 // .. .. ==> 0XF8006060[12:12] = 0x00000000U
4922 // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
4924 EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
4925 // .. .. reg_ddrc_go2critical_hysteresis = 0x0
4926 // .. .. ==> 0XF8006064[12:5] = 0x00000000U
4927 // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
4928 // .. .. reg_arb_go2critical_en = 0x1
4929 // .. .. ==> 0XF8006064[17:17] = 0x00000001U
4930 // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
4932 EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
4933 // .. .. reg_ddrc_wrlvl_ww = 0x41
4934 // .. .. ==> 0XF8006068[7:0] = 0x00000041U
4935 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
4936 // .. .. reg_ddrc_rdlvl_rr = 0x41
4937 // .. .. ==> 0XF8006068[15:8] = 0x00000041U
4938 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
4939 // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
4940 // .. .. ==> 0XF8006068[25:16] = 0x00000028U
4941 // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
4943 EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
4944 // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
4945 // .. .. ==> 0XF800606C[7:0] = 0x00000010U
4946 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
4947 // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
4948 // .. .. ==> 0XF800606C[15:8] = 0x00000016U
4949 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
4951 EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
4952 // .. .. reg_ddrc_dfi_t_ctrl_delay = 0x1
4953 // .. .. ==> 0XF8006078[3:0] = 0x00000001U
4954 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000001U
4955 // .. .. reg_ddrc_dfi_t_dram_clk_disable = 0x1
4956 // .. .. ==> 0XF8006078[7:4] = 0x00000001U
4957 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000010U
4958 // .. .. reg_ddrc_dfi_t_dram_clk_enable = 0x1
4959 // .. .. ==> 0XF8006078[11:8] = 0x00000001U
4960 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000100U
4961 // .. .. reg_ddrc_t_cksre = 0x6
4962 // .. .. ==> 0XF8006078[15:12] = 0x00000006U
4963 // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
4964 // .. .. reg_ddrc_t_cksrx = 0x6
4965 // .. .. ==> 0XF8006078[19:16] = 0x00000006U
4966 // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
4967 // .. .. reg_ddrc_t_ckesr = 0x4
4968 // .. .. ==> 0XF8006078[25:20] = 0x00000004U
4969 // .. .. ==> MASK : 0x03F00000U VAL : 0x00400000U
4971 EMIT_MASKWRITE(0XF8006078, 0x03FFFFFFU ,0x00466111U),
4972 // .. .. reg_ddrc_t_ckpde = 0x2
4973 // .. .. ==> 0XF800607C[3:0] = 0x00000002U
4974 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000002U
4975 // .. .. reg_ddrc_t_ckpdx = 0x2
4976 // .. .. ==> 0XF800607C[7:4] = 0x00000002U
4977 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
4978 // .. .. reg_ddrc_t_ckdpde = 0x2
4979 // .. .. ==> 0XF800607C[11:8] = 0x00000002U
4980 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
4981 // .. .. reg_ddrc_t_ckdpdx = 0x2
4982 // .. .. ==> 0XF800607C[15:12] = 0x00000002U
4983 // .. .. ==> MASK : 0x0000F000U VAL : 0x00002000U
4984 // .. .. reg_ddrc_t_ckcsx = 0x3
4985 // .. .. ==> 0XF800607C[19:16] = 0x00000003U
4986 // .. .. ==> MASK : 0x000F0000U VAL : 0x00030000U
4988 EMIT_MASKWRITE(0XF800607C, 0x000FFFFFU ,0x00032222U),
4989 // .. .. refresh_timer0_start_value_x32 = 0x0
4990 // .. .. ==> 0XF80060A0[11:0] = 0x00000000U
4991 // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000000U
4992 // .. .. refresh_timer1_start_value_x32 = 0x8
4993 // .. .. ==> 0XF80060A0[23:12] = 0x00000008U
4994 // .. .. ==> MASK : 0x00FFF000U VAL : 0x00008000U
4996 EMIT_MASKWRITE(0XF80060A0, 0x00FFFFFFU ,0x00008000U),
4997 // .. .. reg_ddrc_dis_auto_zq = 0x0
4998 // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
4999 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
5000 // .. .. reg_ddrc_ddr3 = 0x1
5001 // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
5002 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
5003 // .. .. reg_ddrc_t_mod = 0x200
5004 // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
5005 // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
5006 // .. .. reg_ddrc_t_zq_long_nop = 0x200
5007 // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
5008 // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
5009 // .. .. reg_ddrc_t_zq_short_nop = 0x40
5010 // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
5011 // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
5013 EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
5014 // .. .. t_zq_short_interval_x1024 = 0xcb73
5015 // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
5016 // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
5017 // .. .. dram_rstn_x1024 = 0x69
5018 // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
5019 // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
5021 EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
5022 // .. .. deeppowerdown_en = 0x0
5023 // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
5024 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
5025 // .. .. deeppowerdown_to_x1024 = 0xff
5026 // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
5027 // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
5029 EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
5030 // .. .. dfi_wrlvl_max_x1024 = 0xfff
5031 // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
5032 // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
5033 // .. .. dfi_rdlvl_max_x1024 = 0xfff
5034 // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
5035 // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
5036 // .. .. ddrc_reg_twrlvl_max_error = 0x0
5037 // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
5038 // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
5039 // .. .. ddrc_reg_trdlvl_max_error = 0x0
5040 // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
5041 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
5042 // .. .. reg_ddrc_dfi_wr_level_en = 0x1
5043 // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
5044 // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
5045 // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
5046 // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
5047 // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
5048 // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
5049 // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
5050 // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
5052 EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
5053 // .. .. reg_ddrc_2t_delay = 0x0
5054 // .. .. ==> 0XF80060B4[8:0] = 0x00000000U
5055 // .. .. ==> MASK : 0x000001FFU VAL : 0x00000000U
5056 // .. .. reg_ddrc_skip_ocd = 0x1
5057 // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
5058 // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
5059 // .. .. reg_ddrc_dis_pre_bypass = 0x0
5060 // .. .. ==> 0XF80060B4[10:10] = 0x00000000U
5061 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5063 EMIT_MASKWRITE(0XF80060B4, 0x000007FFU ,0x00000200U),
5064 // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
5065 // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
5066 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
5067 // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
5068 // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
5069 // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
5070 // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
5071 // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
5072 // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
5074 EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
5075 // .. .. START: RESET ECC ERROR
5076 // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
5077 // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
5078 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
5079 // .. .. Clear_Correctable_DRAM_ECC_error = 1
5080 // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
5081 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
5083 EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
5084 // .. .. FINISH: RESET ECC ERROR
5085 // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
5086 // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
5087 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
5088 // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
5089 // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
5090 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5092 EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
5093 // .. .. CORR_ECC_LOG_VALID = 0x0
5094 // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
5095 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
5096 // .. .. ECC_CORRECTED_BIT_NUM = 0x0
5097 // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
5098 // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
5100 EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
5101 // .. .. UNCORR_ECC_LOG_VALID = 0x0
5102 // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
5103 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
5105 EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
5106 // .. .. STAT_NUM_CORR_ERR = 0x0
5107 // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
5108 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
5109 // .. .. STAT_NUM_UNCORR_ERR = 0x0
5110 // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
5111 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
5113 EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
5114 // .. .. reg_ddrc_ecc_mode = 0x0
5115 // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
5116 // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
5117 // .. .. reg_ddrc_dis_scrub = 0x1
5118 // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
5119 // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
5121 EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
5122 // .. .. reg_phy_dif_on = 0x0
5123 // .. .. ==> 0XF8006114[3:0] = 0x00000000U
5124 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
5125 // .. .. reg_phy_dif_off = 0x0
5126 // .. .. ==> 0XF8006114[7:4] = 0x00000000U
5127 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
5129 EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
5130 // .. .. reg_phy_data_slice_in_use = 0x1
5131 // .. .. ==> 0XF8006118[0:0] = 0x00000001U
5132 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
5133 // .. .. reg_phy_rdlvl_inc_mode = 0x0
5134 // .. .. ==> 0XF8006118[1:1] = 0x00000000U
5135 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5136 // .. .. reg_phy_gatelvl_inc_mode = 0x0
5137 // .. .. ==> 0XF8006118[2:2] = 0x00000000U
5138 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
5139 // .. .. reg_phy_wrlvl_inc_mode = 0x0
5140 // .. .. ==> 0XF8006118[3:3] = 0x00000000U
5141 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
5142 // .. .. reg_phy_board_lpbk_tx = 0x0
5143 // .. .. ==> 0XF8006118[4:4] = 0x00000000U
5144 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
5145 // .. .. reg_phy_board_lpbk_rx = 0x0
5146 // .. .. ==> 0XF8006118[5:5] = 0x00000000U
5147 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
5148 // .. .. reg_phy_bist_shift_dq = 0x0
5149 // .. .. ==> 0XF8006118[14:6] = 0x00000000U
5150 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
5151 // .. .. reg_phy_bist_err_clr = 0x0
5152 // .. .. ==> 0XF8006118[23:15] = 0x00000000U
5153 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
5154 // .. .. reg_phy_dq_offset = 0x40
5155 // .. .. ==> 0XF8006118[30:24] = 0x00000040U
5156 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
5158 EMIT_MASKWRITE(0XF8006118, 0x7FFFFFFFU ,0x40000001U),
5159 // .. .. reg_phy_data_slice_in_use = 0x1
5160 // .. .. ==> 0XF800611C[0:0] = 0x00000001U
5161 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
5162 // .. .. reg_phy_rdlvl_inc_mode = 0x0
5163 // .. .. ==> 0XF800611C[1:1] = 0x00000000U
5164 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5165 // .. .. reg_phy_gatelvl_inc_mode = 0x0
5166 // .. .. ==> 0XF800611C[2:2] = 0x00000000U
5167 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
5168 // .. .. reg_phy_wrlvl_inc_mode = 0x0
5169 // .. .. ==> 0XF800611C[3:3] = 0x00000000U
5170 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
5171 // .. .. reg_phy_board_lpbk_tx = 0x0
5172 // .. .. ==> 0XF800611C[4:4] = 0x00000000U
5173 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
5174 // .. .. reg_phy_board_lpbk_rx = 0x0
5175 // .. .. ==> 0XF800611C[5:5] = 0x00000000U
5176 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
5177 // .. .. reg_phy_bist_shift_dq = 0x0
5178 // .. .. ==> 0XF800611C[14:6] = 0x00000000U
5179 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
5180 // .. .. reg_phy_bist_err_clr = 0x0
5181 // .. .. ==> 0XF800611C[23:15] = 0x00000000U
5182 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
5183 // .. .. reg_phy_dq_offset = 0x40
5184 // .. .. ==> 0XF800611C[30:24] = 0x00000040U
5185 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
5187 EMIT_MASKWRITE(0XF800611C, 0x7FFFFFFFU ,0x40000001U),
5188 // .. .. reg_phy_data_slice_in_use = 0x1
5189 // .. .. ==> 0XF8006120[0:0] = 0x00000001U
5190 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
5191 // .. .. reg_phy_rdlvl_inc_mode = 0x0
5192 // .. .. ==> 0XF8006120[1:1] = 0x00000000U
5193 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5194 // .. .. reg_phy_gatelvl_inc_mode = 0x0
5195 // .. .. ==> 0XF8006120[2:2] = 0x00000000U
5196 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
5197 // .. .. reg_phy_wrlvl_inc_mode = 0x0
5198 // .. .. ==> 0XF8006120[3:3] = 0x00000000U
5199 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
5200 // .. .. reg_phy_board_lpbk_tx = 0x0
5201 // .. .. ==> 0XF8006120[4:4] = 0x00000000U
5202 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
5203 // .. .. reg_phy_board_lpbk_rx = 0x0
5204 // .. .. ==> 0XF8006120[5:5] = 0x00000000U
5205 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
5206 // .. .. reg_phy_bist_shift_dq = 0x0
5207 // .. .. ==> 0XF8006120[14:6] = 0x00000000U
5208 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
5209 // .. .. reg_phy_bist_err_clr = 0x0
5210 // .. .. ==> 0XF8006120[23:15] = 0x00000000U
5211 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
5212 // .. .. reg_phy_dq_offset = 0x40
5213 // .. .. ==> 0XF8006120[30:24] = 0x00000040U
5214 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
5215 // .. .. reg_phy_data_slice_in_use = 0x1
5216 // .. .. ==> 0XF8006120[0:0] = 0x00000001U
5217 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
5218 // .. .. reg_phy_rdlvl_inc_mode = 0x0
5219 // .. .. ==> 0XF8006120[1:1] = 0x00000000U
5220 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5221 // .. .. reg_phy_gatelvl_inc_mode = 0x0
5222 // .. .. ==> 0XF8006120[2:2] = 0x00000000U
5223 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
5224 // .. .. reg_phy_wrlvl_inc_mode = 0x0
5225 // .. .. ==> 0XF8006120[3:3] = 0x00000000U
5226 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
5227 // .. .. reg_phy_board_lpbk_tx = 0x0
5228 // .. .. ==> 0XF8006120[4:4] = 0x00000000U
5229 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
5230 // .. .. reg_phy_board_lpbk_rx = 0x0
5231 // .. .. ==> 0XF8006120[5:5] = 0x00000000U
5232 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
5233 // .. .. reg_phy_bist_shift_dq = 0x0
5234 // .. .. ==> 0XF8006120[14:6] = 0x00000000U
5235 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
5236 // .. .. reg_phy_bist_err_clr = 0x0
5237 // .. .. ==> 0XF8006120[23:15] = 0x00000000U
5238 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
5239 // .. .. reg_phy_dq_offset = 0x40
5240 // .. .. ==> 0XF8006120[30:24] = 0x00000040U
5241 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
5243 EMIT_MASKWRITE(0XF8006120, 0x7FFFFFFFU ,0x40000001U),
5244 // .. .. reg_phy_data_slice_in_use = 0x1
5245 // .. .. ==> 0XF8006124[0:0] = 0x00000001U
5246 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
5247 // .. .. reg_phy_rdlvl_inc_mode = 0x0
5248 // .. .. ==> 0XF8006124[1:1] = 0x00000000U
5249 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5250 // .. .. reg_phy_gatelvl_inc_mode = 0x0
5251 // .. .. ==> 0XF8006124[2:2] = 0x00000000U
5252 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
5253 // .. .. reg_phy_wrlvl_inc_mode = 0x0
5254 // .. .. ==> 0XF8006124[3:3] = 0x00000000U
5255 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
5256 // .. .. reg_phy_board_lpbk_tx = 0x0
5257 // .. .. ==> 0XF8006124[4:4] = 0x00000000U
5258 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
5259 // .. .. reg_phy_board_lpbk_rx = 0x0
5260 // .. .. ==> 0XF8006124[5:5] = 0x00000000U
5261 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
5262 // .. .. reg_phy_bist_shift_dq = 0x0
5263 // .. .. ==> 0XF8006124[14:6] = 0x00000000U
5264 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
5265 // .. .. reg_phy_bist_err_clr = 0x0
5266 // .. .. ==> 0XF8006124[23:15] = 0x00000000U
5267 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
5268 // .. .. reg_phy_dq_offset = 0x40
5269 // .. .. ==> 0XF8006124[30:24] = 0x00000040U
5270 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
5272 EMIT_MASKWRITE(0XF8006124, 0x7FFFFFFFU ,0x40000001U),
5273 // .. .. reg_phy_wrlvl_init_ratio = 0x3
5274 // .. .. ==> 0XF800612C[9:0] = 0x00000003U
5275 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000003U
5276 // .. .. reg_phy_gatelvl_init_ratio = 0xcf
5277 // .. .. ==> 0XF800612C[19:10] = 0x000000CFU
5278 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00033C00U
5280 EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x00033C03U),
5281 // .. .. reg_phy_wrlvl_init_ratio = 0x3
5282 // .. .. ==> 0XF8006130[9:0] = 0x00000003U
5283 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000003U
5284 // .. .. reg_phy_gatelvl_init_ratio = 0xd0
5285 // .. .. ==> 0XF8006130[19:10] = 0x000000D0U
5286 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00034000U
5288 EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00034003U),
5289 // .. .. reg_phy_wrlvl_init_ratio = 0x0
5290 // .. .. ==> 0XF8006134[9:0] = 0x00000000U
5291 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000000U
5292 // .. .. reg_phy_gatelvl_init_ratio = 0xbd
5293 // .. .. ==> 0XF8006134[19:10] = 0x000000BDU
5294 // .. .. ==> MASK : 0x000FFC00U VAL : 0x0002F400U
5296 EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0002F400U),
5297 // .. .. reg_phy_wrlvl_init_ratio = 0x0
5298 // .. .. ==> 0XF8006138[9:0] = 0x00000000U
5299 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000000U
5300 // .. .. reg_phy_gatelvl_init_ratio = 0xc1
5301 // .. .. ==> 0XF8006138[19:10] = 0x000000C1U
5302 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00030400U
5304 EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x00030400U),
5305 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
5306 // .. .. ==> 0XF8006140[9:0] = 0x00000035U
5307 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
5308 // .. .. reg_phy_rd_dqs_slave_force = 0x0
5309 // .. .. ==> 0XF8006140[10:10] = 0x00000000U
5310 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5311 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
5312 // .. .. ==> 0XF8006140[19:11] = 0x00000000U
5313 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5315 EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
5316 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
5317 // .. .. ==> 0XF8006144[9:0] = 0x00000035U
5318 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
5319 // .. .. reg_phy_rd_dqs_slave_force = 0x0
5320 // .. .. ==> 0XF8006144[10:10] = 0x00000000U
5321 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5322 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
5323 // .. .. ==> 0XF8006144[19:11] = 0x00000000U
5324 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5326 EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
5327 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
5328 // .. .. ==> 0XF8006148[9:0] = 0x00000035U
5329 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
5330 // .. .. reg_phy_rd_dqs_slave_force = 0x0
5331 // .. .. ==> 0XF8006148[10:10] = 0x00000000U
5332 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5333 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
5334 // .. .. ==> 0XF8006148[19:11] = 0x00000000U
5335 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5337 EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
5338 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
5339 // .. .. ==> 0XF800614C[9:0] = 0x00000035U
5340 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
5341 // .. .. reg_phy_rd_dqs_slave_force = 0x0
5342 // .. .. ==> 0XF800614C[10:10] = 0x00000000U
5343 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5344 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
5345 // .. .. ==> 0XF800614C[19:11] = 0x00000000U
5346 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5348 EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
5349 // .. .. reg_phy_wr_dqs_slave_ratio = 0x83
5350 // .. .. ==> 0XF8006154[9:0] = 0x00000083U
5351 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000083U
5352 // .. .. reg_phy_wr_dqs_slave_force = 0x0
5353 // .. .. ==> 0XF8006154[10:10] = 0x00000000U
5354 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5355 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
5356 // .. .. ==> 0XF8006154[19:11] = 0x00000000U
5357 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5359 EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x00000083U),
5360 // .. .. reg_phy_wr_dqs_slave_ratio = 0x83
5361 // .. .. ==> 0XF8006158[9:0] = 0x00000083U
5362 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000083U
5363 // .. .. reg_phy_wr_dqs_slave_force = 0x0
5364 // .. .. ==> 0XF8006158[10:10] = 0x00000000U
5365 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5366 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
5367 // .. .. ==> 0XF8006158[19:11] = 0x00000000U
5368 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5370 EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x00000083U),
5371 // .. .. reg_phy_wr_dqs_slave_ratio = 0x7f
5372 // .. .. ==> 0XF800615C[9:0] = 0x0000007FU
5373 // .. .. ==> MASK : 0x000003FFU VAL : 0x0000007FU
5374 // .. .. reg_phy_wr_dqs_slave_force = 0x0
5375 // .. .. ==> 0XF800615C[10:10] = 0x00000000U
5376 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5377 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
5378 // .. .. ==> 0XF800615C[19:11] = 0x00000000U
5379 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5381 EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x0000007FU),
5382 // .. .. reg_phy_wr_dqs_slave_ratio = 0x78
5383 // .. .. ==> 0XF8006160[9:0] = 0x00000078U
5384 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000078U
5385 // .. .. reg_phy_wr_dqs_slave_force = 0x0
5386 // .. .. ==> 0XF8006160[10:10] = 0x00000000U
5387 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5388 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
5389 // .. .. ==> 0XF8006160[19:11] = 0x00000000U
5390 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5392 EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x00000078U),
5393 // .. .. reg_phy_fifo_we_slave_ratio = 0x124
5394 // .. .. ==> 0XF8006168[10:0] = 0x00000124U
5395 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000124U
5396 // .. .. reg_phy_fifo_we_in_force = 0x0
5397 // .. .. ==> 0XF8006168[11:11] = 0x00000000U
5398 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
5399 // .. .. reg_phy_fifo_we_in_delay = 0x0
5400 // .. .. ==> 0XF8006168[20:12] = 0x00000000U
5401 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
5403 EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000124U),
5404 // .. .. reg_phy_fifo_we_slave_ratio = 0x125
5405 // .. .. ==> 0XF800616C[10:0] = 0x00000125U
5406 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000125U
5407 // .. .. reg_phy_fifo_we_in_force = 0x0
5408 // .. .. ==> 0XF800616C[11:11] = 0x00000000U
5409 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
5410 // .. .. reg_phy_fifo_we_in_delay = 0x0
5411 // .. .. ==> 0XF800616C[20:12] = 0x00000000U
5412 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
5414 EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x00000125U),
5415 // .. .. reg_phy_fifo_we_slave_ratio = 0x112
5416 // .. .. ==> 0XF8006170[10:0] = 0x00000112U
5417 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000112U
5418 // .. .. reg_phy_fifo_we_in_force = 0x0
5419 // .. .. ==> 0XF8006170[11:11] = 0x00000000U
5420 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
5421 // .. .. reg_phy_fifo_we_in_delay = 0x0
5422 // .. .. ==> 0XF8006170[20:12] = 0x00000000U
5423 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
5425 EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000112U),
5426 // .. .. reg_phy_fifo_we_slave_ratio = 0x116
5427 // .. .. ==> 0XF8006174[10:0] = 0x00000116U
5428 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000116U
5429 // .. .. reg_phy_fifo_we_in_force = 0x0
5430 // .. .. ==> 0XF8006174[11:11] = 0x00000000U
5431 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
5432 // .. .. reg_phy_fifo_we_in_delay = 0x0
5433 // .. .. ==> 0XF8006174[20:12] = 0x00000000U
5434 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
5436 EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x00000116U),
5437 // .. .. reg_phy_wr_data_slave_ratio = 0xc3
5438 // .. .. ==> 0XF800617C[9:0] = 0x000000C3U
5439 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000C3U
5440 // .. .. reg_phy_wr_data_slave_force = 0x0
5441 // .. .. ==> 0XF800617C[10:10] = 0x00000000U
5442 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5443 // .. .. reg_phy_wr_data_slave_delay = 0x0
5444 // .. .. ==> 0XF800617C[19:11] = 0x00000000U
5445 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5447 EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000C3U),
5448 // .. .. reg_phy_wr_data_slave_ratio = 0xc3
5449 // .. .. ==> 0XF8006180[9:0] = 0x000000C3U
5450 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000C3U
5451 // .. .. reg_phy_wr_data_slave_force = 0x0
5452 // .. .. ==> 0XF8006180[10:10] = 0x00000000U
5453 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5454 // .. .. reg_phy_wr_data_slave_delay = 0x0
5455 // .. .. ==> 0XF8006180[19:11] = 0x00000000U
5456 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5458 EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000C3U),
5459 // .. .. reg_phy_wr_data_slave_ratio = 0xbf
5460 // .. .. ==> 0XF8006184[9:0] = 0x000000BFU
5461 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000BFU
5462 // .. .. reg_phy_wr_data_slave_force = 0x0
5463 // .. .. ==> 0XF8006184[10:10] = 0x00000000U
5464 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5465 // .. .. reg_phy_wr_data_slave_delay = 0x0
5466 // .. .. ==> 0XF8006184[19:11] = 0x00000000U
5467 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5469 EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000BFU),
5470 // .. .. reg_phy_wr_data_slave_ratio = 0xb8
5471 // .. .. ==> 0XF8006188[9:0] = 0x000000B8U
5472 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000B8U
5473 // .. .. reg_phy_wr_data_slave_force = 0x0
5474 // .. .. ==> 0XF8006188[10:10] = 0x00000000U
5475 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
5476 // .. .. reg_phy_wr_data_slave_delay = 0x0
5477 // .. .. ==> 0XF8006188[19:11] = 0x00000000U
5478 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
5480 EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000B8U),
5481 // .. .. reg_phy_loopback = 0x0
5482 // .. .. ==> 0XF8006190[0:0] = 0x00000000U
5483 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
5484 // .. .. reg_phy_bl2 = 0x0
5485 // .. .. ==> 0XF8006190[1:1] = 0x00000000U
5486 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5487 // .. .. reg_phy_at_spd_atpg = 0x0
5488 // .. .. ==> 0XF8006190[2:2] = 0x00000000U
5489 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
5490 // .. .. reg_phy_bist_enable = 0x0
5491 // .. .. ==> 0XF8006190[3:3] = 0x00000000U
5492 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
5493 // .. .. reg_phy_bist_force_err = 0x0
5494 // .. .. ==> 0XF8006190[4:4] = 0x00000000U
5495 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
5496 // .. .. reg_phy_bist_mode = 0x0
5497 // .. .. ==> 0XF8006190[6:5] = 0x00000000U
5498 // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
5499 // .. .. reg_phy_invert_clkout = 0x1
5500 // .. .. ==> 0XF8006190[7:7] = 0x00000001U
5501 // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
5502 // .. .. reg_phy_all_dq_mpr_rd_resp = 0x0
5503 // .. .. ==> 0XF8006190[8:8] = 0x00000000U
5504 // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
5505 // .. .. reg_phy_sel_logic = 0x0
5506 // .. .. ==> 0XF8006190[9:9] = 0x00000000U
5507 // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
5508 // .. .. reg_phy_ctrl_slave_ratio = 0x100
5509 // .. .. ==> 0XF8006190[19:10] = 0x00000100U
5510 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
5511 // .. .. reg_phy_ctrl_slave_force = 0x0
5512 // .. .. ==> 0XF8006190[20:20] = 0x00000000U
5513 // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
5514 // .. .. reg_phy_ctrl_slave_delay = 0x0
5515 // .. .. ==> 0XF8006190[27:21] = 0x00000000U
5516 // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
5517 // .. .. reg_phy_use_rank0_delays = 0x1
5518 // .. .. ==> 0XF8006190[28:28] = 0x00000001U
5519 // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
5520 // .. .. reg_phy_lpddr = 0x0
5521 // .. .. ==> 0XF8006190[29:29] = 0x00000000U
5522 // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
5523 // .. .. reg_phy_cmd_latency = 0x0
5524 // .. .. ==> 0XF8006190[30:30] = 0x00000000U
5525 // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
5526 // .. .. reg_phy_int_lpbk = 0x0
5527 // .. .. ==> 0XF8006190[31:31] = 0x00000000U
5528 // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
5530 EMIT_MASKWRITE(0XF8006190, 0xFFFFFFFFU ,0x10040080U),
5531 // .. .. reg_phy_wr_rl_delay = 0x2
5532 // .. .. ==> 0XF8006194[4:0] = 0x00000002U
5533 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
5534 // .. .. reg_phy_rd_rl_delay = 0x4
5535 // .. .. ==> 0XF8006194[9:5] = 0x00000004U
5536 // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
5537 // .. .. reg_phy_dll_lock_diff = 0xf
5538 // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
5539 // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
5540 // .. .. reg_phy_use_wr_level = 0x1
5541 // .. .. ==> 0XF8006194[14:14] = 0x00000001U
5542 // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
5543 // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
5544 // .. .. ==> 0XF8006194[15:15] = 0x00000001U
5545 // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
5546 // .. .. reg_phy_use_rd_data_eye_level = 0x1
5547 // .. .. ==> 0XF8006194[16:16] = 0x00000001U
5548 // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
5549 // .. .. reg_phy_dis_calib_rst = 0x0
5550 // .. .. ==> 0XF8006194[17:17] = 0x00000000U
5551 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5552 // .. .. reg_phy_ctrl_slave_delay = 0x0
5553 // .. .. ==> 0XF8006194[19:18] = 0x00000000U
5554 // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
5556 EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
5557 // .. .. reg_arb_page_addr_mask = 0x0
5558 // .. .. ==> 0XF8006204[31:0] = 0x00000000U
5559 // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
5561 EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
5562 // .. .. reg_arb_pri_wr_portn = 0x3ff
5563 // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
5564 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
5565 // .. .. reg_arb_disable_aging_wr_portn = 0x0
5566 // .. .. ==> 0XF8006208[16:16] = 0x00000000U
5567 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5568 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
5569 // .. .. ==> 0XF8006208[17:17] = 0x00000000U
5570 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5571 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
5572 // .. .. ==> 0XF8006208[18:18] = 0x00000000U
5573 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
5574 // .. .. reg_arb_dis_rmw_portn = 0x1
5575 // .. .. ==> 0XF8006208[19:19] = 0x00000001U
5576 // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
5578 EMIT_MASKWRITE(0XF8006208, 0x000F03FFU ,0x000803FFU),
5579 // .. .. reg_arb_pri_wr_portn = 0x3ff
5580 // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
5581 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
5582 // .. .. reg_arb_disable_aging_wr_portn = 0x0
5583 // .. .. ==> 0XF800620C[16:16] = 0x00000000U
5584 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5585 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
5586 // .. .. ==> 0XF800620C[17:17] = 0x00000000U
5587 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5588 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
5589 // .. .. ==> 0XF800620C[18:18] = 0x00000000U
5590 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
5591 // .. .. reg_arb_dis_rmw_portn = 0x1
5592 // .. .. ==> 0XF800620C[19:19] = 0x00000001U
5593 // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
5595 EMIT_MASKWRITE(0XF800620C, 0x000F03FFU ,0x000803FFU),
5596 // .. .. reg_arb_pri_wr_portn = 0x3ff
5597 // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
5598 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
5599 // .. .. reg_arb_disable_aging_wr_portn = 0x0
5600 // .. .. ==> 0XF8006210[16:16] = 0x00000000U
5601 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5602 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
5603 // .. .. ==> 0XF8006210[17:17] = 0x00000000U
5604 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5605 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
5606 // .. .. ==> 0XF8006210[18:18] = 0x00000000U
5607 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
5608 // .. .. reg_arb_dis_rmw_portn = 0x1
5609 // .. .. ==> 0XF8006210[19:19] = 0x00000001U
5610 // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
5612 EMIT_MASKWRITE(0XF8006210, 0x000F03FFU ,0x000803FFU),
5613 // .. .. reg_arb_pri_wr_portn = 0x3ff
5614 // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
5615 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
5616 // .. .. reg_arb_disable_aging_wr_portn = 0x0
5617 // .. .. ==> 0XF8006214[16:16] = 0x00000000U
5618 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5619 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
5620 // .. .. ==> 0XF8006214[17:17] = 0x00000000U
5621 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5622 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
5623 // .. .. ==> 0XF8006214[18:18] = 0x00000000U
5624 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
5625 // .. .. reg_arb_dis_rmw_portn = 0x1
5626 // .. .. ==> 0XF8006214[19:19] = 0x00000001U
5627 // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
5629 EMIT_MASKWRITE(0XF8006214, 0x000F03FFU ,0x000803FFU),
5630 // .. .. reg_arb_pri_rd_portn = 0x3ff
5631 // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
5632 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
5633 // .. .. reg_arb_disable_aging_rd_portn = 0x0
5634 // .. .. ==> 0XF8006218[16:16] = 0x00000000U
5635 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5636 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
5637 // .. .. ==> 0XF8006218[17:17] = 0x00000000U
5638 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5639 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
5640 // .. .. ==> 0XF8006218[18:18] = 0x00000000U
5641 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
5642 // .. .. reg_arb_set_hpr_rd_portn = 0x0
5643 // .. .. ==> 0XF8006218[19:19] = 0x00000000U
5644 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
5646 EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
5647 // .. .. reg_arb_pri_rd_portn = 0x3ff
5648 // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
5649 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
5650 // .. .. reg_arb_disable_aging_rd_portn = 0x0
5651 // .. .. ==> 0XF800621C[16:16] = 0x00000000U
5652 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5653 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
5654 // .. .. ==> 0XF800621C[17:17] = 0x00000000U
5655 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5656 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
5657 // .. .. ==> 0XF800621C[18:18] = 0x00000000U
5658 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
5659 // .. .. reg_arb_set_hpr_rd_portn = 0x0
5660 // .. .. ==> 0XF800621C[19:19] = 0x00000000U
5661 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
5663 EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
5664 // .. .. reg_arb_pri_rd_portn = 0x3ff
5665 // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
5666 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
5667 // .. .. reg_arb_disable_aging_rd_portn = 0x0
5668 // .. .. ==> 0XF8006220[16:16] = 0x00000000U
5669 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5670 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
5671 // .. .. ==> 0XF8006220[17:17] = 0x00000000U
5672 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5673 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
5674 // .. .. ==> 0XF8006220[18:18] = 0x00000000U
5675 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
5676 // .. .. reg_arb_set_hpr_rd_portn = 0x0
5677 // .. .. ==> 0XF8006220[19:19] = 0x00000000U
5678 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
5680 EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
5681 // .. .. reg_arb_pri_rd_portn = 0x3ff
5682 // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
5683 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
5684 // .. .. reg_arb_disable_aging_rd_portn = 0x0
5685 // .. .. ==> 0XF8006224[16:16] = 0x00000000U
5686 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5687 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
5688 // .. .. ==> 0XF8006224[17:17] = 0x00000000U
5689 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
5690 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
5691 // .. .. ==> 0XF8006224[18:18] = 0x00000000U
5692 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
5693 // .. .. reg_arb_set_hpr_rd_portn = 0x0
5694 // .. .. ==> 0XF8006224[19:19] = 0x00000000U
5695 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
5697 EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
5698 // .. .. reg_ddrc_lpddr2 = 0x0
5699 // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
5700 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
5701 // .. .. reg_ddrc_per_bank_refresh = 0x0
5702 // .. .. ==> 0XF80062A8[1:1] = 0x00000000U
5703 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5704 // .. .. reg_ddrc_derate_enable = 0x0
5705 // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
5706 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
5707 // .. .. reg_ddrc_mr4_margin = 0x0
5708 // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
5709 // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
5711 EMIT_MASKWRITE(0XF80062A8, 0x00000FF7U ,0x00000000U),
5712 // .. .. reg_ddrc_mr4_read_interval = 0x0
5713 // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
5714 // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
5716 EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
5717 // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
5718 // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
5719 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
5720 // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
5721 // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
5722 // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
5723 // .. .. reg_ddrc_t_mrw = 0x5
5724 // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
5725 // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
5727 EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
5728 // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
5729 // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
5730 // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
5731 // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
5732 // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
5733 // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
5735 EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
5736 // .. .. START: POLL ON DCI STATUS
5738 // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
5739 // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
5741 EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
5742 // .. .. FINISH: POLL ON DCI STATUS
5743 // .. .. START: UNLOCK DDR
5744 // .. .. reg_ddrc_soft_rstb = 0x1
5745 // .. .. ==> 0XF8006000[0:0] = 0x00000001U
5746 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
5747 // .. .. reg_ddrc_powerdown_en = 0x0
5748 // .. .. ==> 0XF8006000[1:1] = 0x00000000U
5749 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
5750 // .. .. reg_ddrc_data_bus_width = 0x0
5751 // .. .. ==> 0XF8006000[3:2] = 0x00000000U
5752 // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
5753 // .. .. reg_ddrc_burst8_refresh = 0x0
5754 // .. .. ==> 0XF8006000[6:4] = 0x00000000U
5755 // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
5756 // .. .. reg_ddrc_rdwr_idle_gap = 1
5757 // .. .. ==> 0XF8006000[13:7] = 0x00000001U
5758 // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
5759 // .. .. reg_ddrc_dis_rd_bypass = 0x0
5760 // .. .. ==> 0XF8006000[14:14] = 0x00000000U
5761 // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
5762 // .. .. reg_ddrc_dis_act_bypass = 0x0
5763 // .. .. ==> 0XF8006000[15:15] = 0x00000000U
5764 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
5765 // .. .. reg_ddrc_dis_auto_refresh = 0x0
5766 // .. .. ==> 0XF8006000[16:16] = 0x00000000U
5767 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
5769 EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
5770 // .. .. FINISH: UNLOCK DDR
5771 // .. .. START: CHECK DDR STATUS
5772 // .. .. ddrc_reg_operating_mode = 1
5773 // .. .. ==> 0XF8006054[2:0] = 0x00000001U
5774 // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
5776 EMIT_MASKPOLL(0XF8006054, 0x00000007U),
5777 // .. .. FINISH: CHECK DDR STATUS
5778 // .. FINISH: DDR INITIALIZATION
5786 unsigned long ps7_mio_init_data_2_0[] = {
5788 // .. START: SLCR SETTINGS
5789 // .. UNLOCK_KEY = 0XDF0D
5790 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
5791 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
5793 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
5794 // .. FINISH: SLCR SETTINGS
5795 // .. START: OCM REMAPPING
5796 // .. FINISH: OCM REMAPPING
5797 // .. START: DDRIOB SETTINGS
5798 // .. INP_POWER = 0x0
5799 // .. ==> 0XF8000B40[0:0] = 0x00000000U
5800 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
5801 // .. INP_TYPE = 0x0
5802 // .. ==> 0XF8000B40[2:1] = 0x00000000U
5803 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
5804 // .. DCI_UPDATE = 0x0
5805 // .. ==> 0XF8000B40[3:3] = 0x00000000U
5806 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
5808 // .. ==> 0XF8000B40[4:4] = 0x00000000U
5809 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
5810 // .. DCR_TYPE = 0x0
5811 // .. ==> 0XF8000B40[6:5] = 0x00000000U
5812 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
5813 // .. IBUF_DISABLE_MODE = 0x0
5814 // .. ==> 0XF8000B40[7:7] = 0x00000000U
5815 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
5816 // .. TERM_DISABLE_MODE = 0x0
5817 // .. ==> 0XF8000B40[8:8] = 0x00000000U
5818 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
5819 // .. OUTPUT_EN = 0x3
5820 // .. ==> 0XF8000B40[10:9] = 0x00000003U
5821 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
5822 // .. PULLUP_EN = 0x0
5823 // .. ==> 0XF8000B40[11:11] = 0x00000000U
5824 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
5826 EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
5827 // .. INP_POWER = 0x0
5828 // .. ==> 0XF8000B44[0:0] = 0x00000000U
5829 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
5830 // .. INP_TYPE = 0x0
5831 // .. ==> 0XF8000B44[2:1] = 0x00000000U
5832 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
5833 // .. DCI_UPDATE = 0x0
5834 // .. ==> 0XF8000B44[3:3] = 0x00000000U
5835 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
5837 // .. ==> 0XF8000B44[4:4] = 0x00000000U
5838 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
5839 // .. DCR_TYPE = 0x0
5840 // .. ==> 0XF8000B44[6:5] = 0x00000000U
5841 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
5842 // .. IBUF_DISABLE_MODE = 0x0
5843 // .. ==> 0XF8000B44[7:7] = 0x00000000U
5844 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
5845 // .. TERM_DISABLE_MODE = 0x0
5846 // .. ==> 0XF8000B44[8:8] = 0x00000000U
5847 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
5848 // .. OUTPUT_EN = 0x3
5849 // .. ==> 0XF8000B44[10:9] = 0x00000003U
5850 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
5851 // .. PULLUP_EN = 0x0
5852 // .. ==> 0XF8000B44[11:11] = 0x00000000U
5853 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
5855 EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
5856 // .. INP_POWER = 0x0
5857 // .. ==> 0XF8000B48[0:0] = 0x00000000U
5858 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
5859 // .. INP_TYPE = 0x1
5860 // .. ==> 0XF8000B48[2:1] = 0x00000001U
5861 // .. ==> MASK : 0x00000006U VAL : 0x00000002U
5862 // .. DCI_UPDATE = 0x0
5863 // .. ==> 0XF8000B48[3:3] = 0x00000000U
5864 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
5866 // .. ==> 0XF8000B48[4:4] = 0x00000001U
5867 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
5868 // .. DCR_TYPE = 0x3
5869 // .. ==> 0XF8000B48[6:5] = 0x00000003U
5870 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
5871 // .. IBUF_DISABLE_MODE = 0
5872 // .. ==> 0XF8000B48[7:7] = 0x00000000U
5873 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
5874 // .. TERM_DISABLE_MODE = 0
5875 // .. ==> 0XF8000B48[8:8] = 0x00000000U
5876 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
5877 // .. OUTPUT_EN = 0x3
5878 // .. ==> 0XF8000B48[10:9] = 0x00000003U
5879 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
5880 // .. PULLUP_EN = 0x0
5881 // .. ==> 0XF8000B48[11:11] = 0x00000000U
5882 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
5884 EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
5885 // .. INP_POWER = 0x0
5886 // .. ==> 0XF8000B4C[0:0] = 0x00000000U
5887 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
5888 // .. INP_TYPE = 0x1
5889 // .. ==> 0XF8000B4C[2:1] = 0x00000001U
5890 // .. ==> MASK : 0x00000006U VAL : 0x00000002U
5891 // .. DCI_UPDATE = 0x0
5892 // .. ==> 0XF8000B4C[3:3] = 0x00000000U
5893 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
5895 // .. ==> 0XF8000B4C[4:4] = 0x00000001U
5896 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
5897 // .. DCR_TYPE = 0x3
5898 // .. ==> 0XF8000B4C[6:5] = 0x00000003U
5899 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
5900 // .. IBUF_DISABLE_MODE = 0
5901 // .. ==> 0XF8000B4C[7:7] = 0x00000000U
5902 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
5903 // .. TERM_DISABLE_MODE = 0
5904 // .. ==> 0XF8000B4C[8:8] = 0x00000000U
5905 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
5906 // .. OUTPUT_EN = 0x3
5907 // .. ==> 0XF8000B4C[10:9] = 0x00000003U
5908 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
5909 // .. PULLUP_EN = 0x0
5910 // .. ==> 0XF8000B4C[11:11] = 0x00000000U
5911 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
5913 EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
5914 // .. INP_POWER = 0x0
5915 // .. ==> 0XF8000B50[0:0] = 0x00000000U
5916 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
5917 // .. INP_TYPE = 0x2
5918 // .. ==> 0XF8000B50[2:1] = 0x00000002U
5919 // .. ==> MASK : 0x00000006U VAL : 0x00000004U
5920 // .. DCI_UPDATE = 0x0
5921 // .. ==> 0XF8000B50[3:3] = 0x00000000U
5922 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
5924 // .. ==> 0XF8000B50[4:4] = 0x00000001U
5925 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
5926 // .. DCR_TYPE = 0x3
5927 // .. ==> 0XF8000B50[6:5] = 0x00000003U
5928 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
5929 // .. IBUF_DISABLE_MODE = 0
5930 // .. ==> 0XF8000B50[7:7] = 0x00000000U
5931 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
5932 // .. TERM_DISABLE_MODE = 0
5933 // .. ==> 0XF8000B50[8:8] = 0x00000000U
5934 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
5935 // .. OUTPUT_EN = 0x3
5936 // .. ==> 0XF8000B50[10:9] = 0x00000003U
5937 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
5938 // .. PULLUP_EN = 0x0
5939 // .. ==> 0XF8000B50[11:11] = 0x00000000U
5940 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
5942 EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
5943 // .. INP_POWER = 0x0
5944 // .. ==> 0XF8000B54[0:0] = 0x00000000U
5945 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
5946 // .. INP_TYPE = 0x2
5947 // .. ==> 0XF8000B54[2:1] = 0x00000002U
5948 // .. ==> MASK : 0x00000006U VAL : 0x00000004U
5949 // .. DCI_UPDATE = 0x0
5950 // .. ==> 0XF8000B54[3:3] = 0x00000000U
5951 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
5953 // .. ==> 0XF8000B54[4:4] = 0x00000001U
5954 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
5955 // .. DCR_TYPE = 0x3
5956 // .. ==> 0XF8000B54[6:5] = 0x00000003U
5957 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
5958 // .. IBUF_DISABLE_MODE = 0
5959 // .. ==> 0XF8000B54[7:7] = 0x00000000U
5960 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
5961 // .. TERM_DISABLE_MODE = 0
5962 // .. ==> 0XF8000B54[8:8] = 0x00000000U
5963 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
5964 // .. OUTPUT_EN = 0x3
5965 // .. ==> 0XF8000B54[10:9] = 0x00000003U
5966 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
5967 // .. PULLUP_EN = 0x0
5968 // .. ==> 0XF8000B54[11:11] = 0x00000000U
5969 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
5971 EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
5972 // .. INP_POWER = 0x0
5973 // .. ==> 0XF8000B58[0:0] = 0x00000000U
5974 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
5975 // .. INP_TYPE = 0x0
5976 // .. ==> 0XF8000B58[2:1] = 0x00000000U
5977 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
5978 // .. DCI_UPDATE = 0x0
5979 // .. ==> 0XF8000B58[3:3] = 0x00000000U
5980 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
5982 // .. ==> 0XF8000B58[4:4] = 0x00000000U
5983 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
5984 // .. DCR_TYPE = 0x0
5985 // .. ==> 0XF8000B58[6:5] = 0x00000000U
5986 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
5987 // .. IBUF_DISABLE_MODE = 0x0
5988 // .. ==> 0XF8000B58[7:7] = 0x00000000U
5989 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
5990 // .. TERM_DISABLE_MODE = 0x0
5991 // .. ==> 0XF8000B58[8:8] = 0x00000000U
5992 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
5993 // .. OUTPUT_EN = 0x3
5994 // .. ==> 0XF8000B58[10:9] = 0x00000003U
5995 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
5996 // .. PULLUP_EN = 0x0
5997 // .. ==> 0XF8000B58[11:11] = 0x00000000U
5998 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
6000 EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
6001 // .. DRIVE_P = 0x1c
6002 // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
6003 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
6005 // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
6006 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
6008 // .. ==> 0XF8000B5C[18:14] = 0x00000003U
6009 // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
6011 // .. ==> 0XF8000B5C[23:19] = 0x00000003U
6012 // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
6014 // .. ==> 0XF8000B5C[26:24] = 0x00000000U
6015 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
6017 // .. ==> 0XF8000B5C[31:27] = 0x00000000U
6018 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
6020 EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
6021 // .. DRIVE_P = 0x1c
6022 // .. ==> 0XF8000B60[6:0] = 0x0000001CU
6023 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
6025 // .. ==> 0XF8000B60[13:7] = 0x0000000CU
6026 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
6028 // .. ==> 0XF8000B60[18:14] = 0x00000006U
6029 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
6031 // .. ==> 0XF8000B60[23:19] = 0x0000001FU
6032 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
6034 // .. ==> 0XF8000B60[26:24] = 0x00000000U
6035 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
6037 // .. ==> 0XF8000B60[31:27] = 0x00000000U
6038 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
6040 EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
6041 // .. DRIVE_P = 0x1c
6042 // .. ==> 0XF8000B64[6:0] = 0x0000001CU
6043 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
6045 // .. ==> 0XF8000B64[13:7] = 0x0000000CU
6046 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
6048 // .. ==> 0XF8000B64[18:14] = 0x00000006U
6049 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
6051 // .. ==> 0XF8000B64[23:19] = 0x0000001FU
6052 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
6054 // .. ==> 0XF8000B64[26:24] = 0x00000000U
6055 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
6057 // .. ==> 0XF8000B64[31:27] = 0x00000000U
6058 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
6060 EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
6061 // .. DRIVE_P = 0x1c
6062 // .. ==> 0XF8000B68[6:0] = 0x0000001CU
6063 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
6065 // .. ==> 0XF8000B68[13:7] = 0x0000000CU
6066 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
6068 // .. ==> 0XF8000B68[18:14] = 0x00000006U
6069 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
6071 // .. ==> 0XF8000B68[23:19] = 0x0000001FU
6072 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
6074 // .. ==> 0XF8000B68[26:24] = 0x00000000U
6075 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
6077 // .. ==> 0XF8000B68[31:27] = 0x00000000U
6078 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
6080 EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
6081 // .. VREF_INT_EN = 0x1
6082 // .. ==> 0XF8000B6C[0:0] = 0x00000001U
6083 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
6084 // .. VREF_SEL = 0x4
6085 // .. ==> 0XF8000B6C[4:1] = 0x00000004U
6086 // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
6087 // .. VREF_EXT_EN = 0x0
6088 // .. ==> 0XF8000B6C[6:5] = 0x00000000U
6089 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
6090 // .. VREF_PULLUP_EN = 0x0
6091 // .. ==> 0XF8000B6C[8:7] = 0x00000000U
6092 // .. ==> MASK : 0x00000180U VAL : 0x00000000U
6093 // .. REFIO_EN = 0x1
6094 // .. ==> 0XF8000B6C[9:9] = 0x00000001U
6095 // .. ==> MASK : 0x00000200U VAL : 0x00000200U
6096 // .. REFIO_TEST = 0x3
6097 // .. ==> 0XF8000B6C[11:10] = 0x00000003U
6098 // .. ==> MASK : 0x00000C00U VAL : 0x00000C00U
6099 // .. REFIO_PULLUP_EN = 0x0
6100 // .. ==> 0XF8000B6C[12:12] = 0x00000000U
6101 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6102 // .. DRST_B_PULLUP_EN = 0x0
6103 // .. ==> 0XF8000B6C[13:13] = 0x00000000U
6104 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6105 // .. CKE_PULLUP_EN = 0x0
6106 // .. ==> 0XF8000B6C[14:14] = 0x00000000U
6107 // .. ==> MASK : 0x00004000U VAL : 0x00000000U
6109 EMIT_MASKWRITE(0XF8000B6C, 0x00007FFFU ,0x00000E09U),
6110 // .. .. START: ASSERT RESET
6112 // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
6113 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
6114 // .. .. VRN_OUT = 0x1
6115 // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
6116 // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
6118 EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000021U),
6119 // .. .. FINISH: ASSERT RESET
6120 // .. .. START: DEASSERT RESET
6122 // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
6123 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
6124 // .. .. VRN_OUT = 0x1
6125 // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
6126 // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
6128 EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
6129 // .. .. FINISH: DEASSERT RESET
6130 // .. .. RESET = 0x1
6131 // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
6132 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
6133 // .. .. ENABLE = 0x1
6134 // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
6135 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
6136 // .. .. VRP_TRI = 0x0
6137 // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
6138 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
6139 // .. .. VRN_TRI = 0x0
6140 // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
6141 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
6142 // .. .. VRP_OUT = 0x0
6143 // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
6144 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
6145 // .. .. VRN_OUT = 0x1
6146 // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
6147 // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
6148 // .. .. NREF_OPT1 = 0x0
6149 // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
6150 // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
6151 // .. .. NREF_OPT2 = 0x0
6152 // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
6153 // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
6154 // .. .. NREF_OPT4 = 0x1
6155 // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
6156 // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
6157 // .. .. PREF_OPT1 = 0x0
6158 // .. .. ==> 0XF8000B70[16:14] = 0x00000000U
6159 // .. .. ==> MASK : 0x0001C000U VAL : 0x00000000U
6160 // .. .. PREF_OPT2 = 0x0
6161 // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
6162 // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
6163 // .. .. UPDATE_CONTROL = 0x0
6164 // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
6165 // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
6166 // .. .. INIT_COMPLETE = 0x0
6167 // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
6168 // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
6169 // .. .. TST_CLK = 0x0
6170 // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
6171 // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
6172 // .. .. TST_HLN = 0x0
6173 // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
6174 // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
6175 // .. .. TST_HLP = 0x0
6176 // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
6177 // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
6178 // .. .. TST_RST = 0x0
6179 // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
6180 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
6181 // .. .. INT_DCI_EN = 0x0
6182 // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
6183 // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
6185 EMIT_MASKWRITE(0XF8000B70, 0x07FFFFFFU ,0x00000823U),
6186 // .. FINISH: DDRIOB SETTINGS
6187 // .. START: MIO PROGRAMMING
6188 // .. TRI_ENABLE = 0
6189 // .. ==> 0XF8000700[0:0] = 0x00000000U
6190 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6192 // .. ==> 0XF8000700[1:1] = 0x00000000U
6193 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6195 // .. ==> 0XF8000700[2:2] = 0x00000000U
6196 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6198 // .. ==> 0XF8000700[4:3] = 0x00000000U
6199 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6201 // .. ==> 0XF8000700[7:5] = 0x00000000U
6202 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6204 // .. ==> 0XF8000700[8:8] = 0x00000000U
6205 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6207 // .. ==> 0XF8000700[11:9] = 0x00000003U
6208 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6210 // .. ==> 0XF8000700[12:12] = 0x00000000U
6211 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6212 // .. DisableRcvr = 0
6213 // .. ==> 0XF8000700[13:13] = 0x00000000U
6214 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6216 EMIT_MASKWRITE(0XF8000700, 0x00003FFFU ,0x00000600U),
6217 // .. TRI_ENABLE = 0
6218 // .. ==> 0XF8000704[0:0] = 0x00000000U
6219 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6221 // .. ==> 0XF8000704[1:1] = 0x00000001U
6222 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6224 // .. ==> 0XF8000704[2:2] = 0x00000000U
6225 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6227 // .. ==> 0XF8000704[4:3] = 0x00000000U
6228 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6230 // .. ==> 0XF8000704[7:5] = 0x00000000U
6231 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6233 // .. ==> 0XF8000704[8:8] = 0x00000001U
6234 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6236 // .. ==> 0XF8000704[11:9] = 0x00000003U
6237 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6239 // .. ==> 0XF8000704[12:12] = 0x00000000U
6240 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6241 // .. DisableRcvr = 0
6242 // .. ==> 0XF8000704[13:13] = 0x00000000U
6243 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6245 EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00000702U),
6246 // .. TRI_ENABLE = 0
6247 // .. ==> 0XF8000708[0:0] = 0x00000000U
6248 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6250 // .. ==> 0XF8000708[1:1] = 0x00000001U
6251 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6253 // .. ==> 0XF8000708[2:2] = 0x00000000U
6254 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6256 // .. ==> 0XF8000708[4:3] = 0x00000000U
6257 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6259 // .. ==> 0XF8000708[7:5] = 0x00000000U
6260 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6262 // .. ==> 0XF8000708[8:8] = 0x00000001U
6263 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6265 // .. ==> 0XF8000708[11:9] = 0x00000003U
6266 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6268 // .. ==> 0XF8000708[12:12] = 0x00000000U
6269 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6270 // .. DisableRcvr = 0
6271 // .. ==> 0XF8000708[13:13] = 0x00000000U
6272 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6274 EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000702U),
6275 // .. TRI_ENABLE = 0
6276 // .. ==> 0XF800070C[0:0] = 0x00000000U
6277 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6279 // .. ==> 0XF800070C[1:1] = 0x00000001U
6280 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6282 // .. ==> 0XF800070C[2:2] = 0x00000000U
6283 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6285 // .. ==> 0XF800070C[4:3] = 0x00000000U
6286 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6288 // .. ==> 0XF800070C[7:5] = 0x00000000U
6289 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6291 // .. ==> 0XF800070C[8:8] = 0x00000001U
6292 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6294 // .. ==> 0XF800070C[11:9] = 0x00000003U
6295 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6297 // .. ==> 0XF800070C[12:12] = 0x00000000U
6298 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6299 // .. DisableRcvr = 0
6300 // .. ==> 0XF800070C[13:13] = 0x00000000U
6301 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6303 EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000702U),
6304 // .. TRI_ENABLE = 0
6305 // .. ==> 0XF8000710[0:0] = 0x00000000U
6306 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6308 // .. ==> 0XF8000710[1:1] = 0x00000001U
6309 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6311 // .. ==> 0XF8000710[2:2] = 0x00000000U
6312 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6314 // .. ==> 0XF8000710[4:3] = 0x00000000U
6315 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6317 // .. ==> 0XF8000710[7:5] = 0x00000000U
6318 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6320 // .. ==> 0XF8000710[8:8] = 0x00000001U
6321 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6323 // .. ==> 0XF8000710[11:9] = 0x00000003U
6324 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6326 // .. ==> 0XF8000710[12:12] = 0x00000000U
6327 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6328 // .. DisableRcvr = 0
6329 // .. ==> 0XF8000710[13:13] = 0x00000000U
6330 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6332 EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000702U),
6333 // .. TRI_ENABLE = 0
6334 // .. ==> 0XF8000714[0:0] = 0x00000000U
6335 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6337 // .. ==> 0XF8000714[1:1] = 0x00000001U
6338 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6340 // .. ==> 0XF8000714[2:2] = 0x00000000U
6341 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6343 // .. ==> 0XF8000714[4:3] = 0x00000000U
6344 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6346 // .. ==> 0XF8000714[7:5] = 0x00000000U
6347 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6349 // .. ==> 0XF8000714[8:8] = 0x00000001U
6350 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6352 // .. ==> 0XF8000714[11:9] = 0x00000003U
6353 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6355 // .. ==> 0XF8000714[12:12] = 0x00000000U
6356 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6357 // .. DisableRcvr = 0
6358 // .. ==> 0XF8000714[13:13] = 0x00000000U
6359 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6361 EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000702U),
6362 // .. TRI_ENABLE = 0
6363 // .. ==> 0XF8000718[0:0] = 0x00000000U
6364 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6366 // .. ==> 0XF8000718[1:1] = 0x00000001U
6367 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6369 // .. ==> 0XF8000718[2:2] = 0x00000000U
6370 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6372 // .. ==> 0XF8000718[4:3] = 0x00000000U
6373 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6375 // .. ==> 0XF8000718[7:5] = 0x00000000U
6376 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6378 // .. ==> 0XF8000718[8:8] = 0x00000001U
6379 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6381 // .. ==> 0XF8000718[11:9] = 0x00000003U
6382 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6384 // .. ==> 0XF8000718[12:12] = 0x00000000U
6385 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6386 // .. DisableRcvr = 0
6387 // .. ==> 0XF8000718[13:13] = 0x00000000U
6388 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6390 EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000702U),
6391 // .. TRI_ENABLE = 0
6392 // .. ==> 0XF800071C[0:0] = 0x00000000U
6393 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6395 // .. ==> 0XF800071C[1:1] = 0x00000000U
6396 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6398 // .. ==> 0XF800071C[2:2] = 0x00000000U
6399 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6401 // .. ==> 0XF800071C[4:3] = 0x00000000U
6402 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6404 // .. ==> 0XF800071C[7:5] = 0x00000000U
6405 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6407 // .. ==> 0XF800071C[8:8] = 0x00000000U
6408 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6410 // .. ==> 0XF800071C[11:9] = 0x00000003U
6411 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6413 // .. ==> 0XF800071C[12:12] = 0x00000000U
6414 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6415 // .. DisableRcvr = 0
6416 // .. ==> 0XF800071C[13:13] = 0x00000000U
6417 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6419 EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000600U),
6420 // .. TRI_ENABLE = 0
6421 // .. ==> 0XF8000720[0:0] = 0x00000000U
6422 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6424 // .. ==> 0XF8000720[1:1] = 0x00000000U
6425 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6427 // .. ==> 0XF8000720[2:2] = 0x00000000U
6428 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6430 // .. ==> 0XF8000720[4:3] = 0x00000000U
6431 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6433 // .. ==> 0XF8000720[7:5] = 0x00000000U
6434 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6436 // .. ==> 0XF8000720[8:8] = 0x00000001U
6437 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6439 // .. ==> 0XF8000720[11:9] = 0x00000003U
6440 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6442 // .. ==> 0XF8000720[12:12] = 0x00000000U
6443 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6444 // .. DisableRcvr = 0
6445 // .. ==> 0XF8000720[13:13] = 0x00000000U
6446 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6448 EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000700U),
6449 // .. TRI_ENABLE = 0
6450 // .. ==> 0XF8000724[0:0] = 0x00000000U
6451 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6453 // .. ==> 0XF8000724[1:1] = 0x00000000U
6454 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6456 // .. ==> 0XF8000724[2:2] = 0x00000000U
6457 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6459 // .. ==> 0XF8000724[4:3] = 0x00000000U
6460 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6462 // .. ==> 0XF8000724[7:5] = 0x00000000U
6463 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6465 // .. ==> 0XF8000724[8:8] = 0x00000000U
6466 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6468 // .. ==> 0XF8000724[11:9] = 0x00000003U
6469 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6471 // .. ==> 0XF8000724[12:12] = 0x00000000U
6472 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6473 // .. DisableRcvr = 0
6474 // .. ==> 0XF8000724[13:13] = 0x00000000U
6475 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6477 EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00000600U),
6478 // .. TRI_ENABLE = 0
6479 // .. ==> 0XF8000728[0:0] = 0x00000000U
6480 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6482 // .. ==> 0XF8000728[1:1] = 0x00000000U
6483 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6485 // .. ==> 0XF8000728[2:2] = 0x00000000U
6486 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6488 // .. ==> 0XF8000728[4:3] = 0x00000000U
6489 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6491 // .. ==> 0XF8000728[7:5] = 0x00000000U
6492 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6494 // .. ==> 0XF8000728[8:8] = 0x00000000U
6495 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6497 // .. ==> 0XF8000728[11:9] = 0x00000003U
6498 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6500 // .. ==> 0XF8000728[12:12] = 0x00000000U
6501 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6502 // .. DisableRcvr = 0
6503 // .. ==> 0XF8000728[13:13] = 0x00000000U
6504 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6506 EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00000600U),
6507 // .. TRI_ENABLE = 0
6508 // .. ==> 0XF800072C[0:0] = 0x00000000U
6509 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6511 // .. ==> 0XF800072C[1:1] = 0x00000000U
6512 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6514 // .. ==> 0XF800072C[2:2] = 0x00000000U
6515 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6517 // .. ==> 0XF800072C[4:3] = 0x00000000U
6518 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6520 // .. ==> 0XF800072C[7:5] = 0x00000000U
6521 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6523 // .. ==> 0XF800072C[8:8] = 0x00000000U
6524 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6526 // .. ==> 0XF800072C[11:9] = 0x00000003U
6527 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6529 // .. ==> 0XF800072C[12:12] = 0x00000000U
6530 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6531 // .. DisableRcvr = 0
6532 // .. ==> 0XF800072C[13:13] = 0x00000000U
6533 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6535 EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00000600U),
6536 // .. TRI_ENABLE = 0
6537 // .. ==> 0XF8000730[0:0] = 0x00000000U
6538 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6540 // .. ==> 0XF8000730[1:1] = 0x00000000U
6541 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6543 // .. ==> 0XF8000730[2:2] = 0x00000000U
6544 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6546 // .. ==> 0XF8000730[4:3] = 0x00000000U
6547 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6549 // .. ==> 0XF8000730[7:5] = 0x00000000U
6550 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6552 // .. ==> 0XF8000730[8:8] = 0x00000000U
6553 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6555 // .. ==> 0XF8000730[11:9] = 0x00000003U
6556 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6558 // .. ==> 0XF8000730[12:12] = 0x00000000U
6559 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6560 // .. DisableRcvr = 0
6561 // .. ==> 0XF8000730[13:13] = 0x00000000U
6562 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6564 EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00000600U),
6565 // .. TRI_ENABLE = 0
6566 // .. ==> 0XF8000734[0:0] = 0x00000000U
6567 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6569 // .. ==> 0XF8000734[1:1] = 0x00000000U
6570 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6572 // .. ==> 0XF8000734[2:2] = 0x00000000U
6573 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6575 // .. ==> 0XF8000734[4:3] = 0x00000000U
6576 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6578 // .. ==> 0XF8000734[7:5] = 0x00000000U
6579 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6581 // .. ==> 0XF8000734[8:8] = 0x00000000U
6582 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6584 // .. ==> 0XF8000734[11:9] = 0x00000003U
6585 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6587 // .. ==> 0XF8000734[12:12] = 0x00000000U
6588 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6589 // .. DisableRcvr = 0
6590 // .. ==> 0XF8000734[13:13] = 0x00000000U
6591 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6593 EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00000600U),
6594 // .. TRI_ENABLE = 0
6595 // .. ==> 0XF8000738[0:0] = 0x00000000U
6596 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6598 // .. ==> 0XF8000738[1:1] = 0x00000000U
6599 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6601 // .. ==> 0XF8000738[2:2] = 0x00000000U
6602 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6604 // .. ==> 0XF8000738[4:3] = 0x00000000U
6605 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6607 // .. ==> 0XF8000738[7:5] = 0x00000000U
6608 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6610 // .. ==> 0XF8000738[8:8] = 0x00000000U
6611 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6613 // .. ==> 0XF8000738[11:9] = 0x00000003U
6614 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6616 // .. ==> 0XF8000738[12:12] = 0x00000000U
6617 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6618 // .. DisableRcvr = 0
6619 // .. ==> 0XF8000738[13:13] = 0x00000000U
6620 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6622 EMIT_MASKWRITE(0XF8000738, 0x00003FFFU ,0x00000600U),
6623 // .. TRI_ENABLE = 0
6624 // .. ==> 0XF800073C[0:0] = 0x00000000U
6625 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6627 // .. ==> 0XF800073C[1:1] = 0x00000000U
6628 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
6630 // .. ==> 0XF800073C[2:2] = 0x00000000U
6631 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6633 // .. ==> 0XF800073C[4:3] = 0x00000000U
6634 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6636 // .. ==> 0XF800073C[7:5] = 0x00000000U
6637 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6639 // .. ==> 0XF800073C[8:8] = 0x00000000U
6640 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
6642 // .. ==> 0XF800073C[11:9] = 0x00000003U
6643 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
6645 // .. ==> 0XF800073C[12:12] = 0x00000000U
6646 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6647 // .. DisableRcvr = 0
6648 // .. ==> 0XF800073C[13:13] = 0x00000000U
6649 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6651 EMIT_MASKWRITE(0XF800073C, 0x00003FFFU ,0x00000600U),
6652 // .. TRI_ENABLE = 0
6653 // .. ==> 0XF8000740[0:0] = 0x00000000U
6654 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6656 // .. ==> 0XF8000740[1:1] = 0x00000001U
6657 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6659 // .. ==> 0XF8000740[2:2] = 0x00000000U
6660 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6662 // .. ==> 0XF8000740[4:3] = 0x00000000U
6663 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6665 // .. ==> 0XF8000740[7:5] = 0x00000000U
6666 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6668 // .. ==> 0XF8000740[8:8] = 0x00000001U
6669 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6671 // .. ==> 0XF8000740[11:9] = 0x00000001U
6672 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6674 // .. ==> 0XF8000740[12:12] = 0x00000000U
6675 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6676 // .. DisableRcvr = 0
6677 // .. ==> 0XF8000740[13:13] = 0x00000000U
6678 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6680 EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00000302U),
6681 // .. TRI_ENABLE = 0
6682 // .. ==> 0XF8000744[0:0] = 0x00000000U
6683 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6685 // .. ==> 0XF8000744[1:1] = 0x00000001U
6686 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6688 // .. ==> 0XF8000744[2:2] = 0x00000000U
6689 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6691 // .. ==> 0XF8000744[4:3] = 0x00000000U
6692 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6694 // .. ==> 0XF8000744[7:5] = 0x00000000U
6695 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6697 // .. ==> 0XF8000744[8:8] = 0x00000001U
6698 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6700 // .. ==> 0XF8000744[11:9] = 0x00000001U
6701 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6703 // .. ==> 0XF8000744[12:12] = 0x00000000U
6704 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6705 // .. DisableRcvr = 0
6706 // .. ==> 0XF8000744[13:13] = 0x00000000U
6707 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6709 EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00000302U),
6710 // .. TRI_ENABLE = 0
6711 // .. ==> 0XF8000748[0:0] = 0x00000000U
6712 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6714 // .. ==> 0XF8000748[1:1] = 0x00000001U
6715 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6717 // .. ==> 0XF8000748[2:2] = 0x00000000U
6718 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6720 // .. ==> 0XF8000748[4:3] = 0x00000000U
6721 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6723 // .. ==> 0XF8000748[7:5] = 0x00000000U
6724 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6726 // .. ==> 0XF8000748[8:8] = 0x00000001U
6727 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6729 // .. ==> 0XF8000748[11:9] = 0x00000001U
6730 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6732 // .. ==> 0XF8000748[12:12] = 0x00000000U
6733 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6734 // .. DisableRcvr = 0
6735 // .. ==> 0XF8000748[13:13] = 0x00000000U
6736 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6738 EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00000302U),
6739 // .. TRI_ENABLE = 0
6740 // .. ==> 0XF800074C[0:0] = 0x00000000U
6741 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6743 // .. ==> 0XF800074C[1:1] = 0x00000001U
6744 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6746 // .. ==> 0XF800074C[2:2] = 0x00000000U
6747 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6749 // .. ==> 0XF800074C[4:3] = 0x00000000U
6750 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6752 // .. ==> 0XF800074C[7:5] = 0x00000000U
6753 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6755 // .. ==> 0XF800074C[8:8] = 0x00000001U
6756 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6758 // .. ==> 0XF800074C[11:9] = 0x00000001U
6759 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6761 // .. ==> 0XF800074C[12:12] = 0x00000000U
6762 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6763 // .. DisableRcvr = 0
6764 // .. ==> 0XF800074C[13:13] = 0x00000000U
6765 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6767 EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00000302U),
6768 // .. TRI_ENABLE = 0
6769 // .. ==> 0XF8000750[0:0] = 0x00000000U
6770 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6772 // .. ==> 0XF8000750[1:1] = 0x00000001U
6773 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6775 // .. ==> 0XF8000750[2:2] = 0x00000000U
6776 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6778 // .. ==> 0XF8000750[4:3] = 0x00000000U
6779 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6781 // .. ==> 0XF8000750[7:5] = 0x00000000U
6782 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6784 // .. ==> 0XF8000750[8:8] = 0x00000001U
6785 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6787 // .. ==> 0XF8000750[11:9] = 0x00000001U
6788 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6790 // .. ==> 0XF8000750[12:12] = 0x00000000U
6791 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6792 // .. DisableRcvr = 0
6793 // .. ==> 0XF8000750[13:13] = 0x00000000U
6794 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6796 EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00000302U),
6797 // .. TRI_ENABLE = 0
6798 // .. ==> 0XF8000754[0:0] = 0x00000000U
6799 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
6801 // .. ==> 0XF8000754[1:1] = 0x00000001U
6802 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6804 // .. ==> 0XF8000754[2:2] = 0x00000000U
6805 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6807 // .. ==> 0XF8000754[4:3] = 0x00000000U
6808 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6810 // .. ==> 0XF8000754[7:5] = 0x00000000U
6811 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6813 // .. ==> 0XF8000754[8:8] = 0x00000001U
6814 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6816 // .. ==> 0XF8000754[11:9] = 0x00000001U
6817 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6819 // .. ==> 0XF8000754[12:12] = 0x00000000U
6820 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6821 // .. DisableRcvr = 0
6822 // .. ==> 0XF8000754[13:13] = 0x00000000U
6823 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6825 EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00000302U),
6826 // .. TRI_ENABLE = 1
6827 // .. ==> 0XF8000758[0:0] = 0x00000001U
6828 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
6830 // .. ==> 0XF8000758[1:1] = 0x00000001U
6831 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6833 // .. ==> 0XF8000758[2:2] = 0x00000000U
6834 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6836 // .. ==> 0XF8000758[4:3] = 0x00000000U
6837 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6839 // .. ==> 0XF8000758[7:5] = 0x00000000U
6840 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6842 // .. ==> 0XF8000758[8:8] = 0x00000001U
6843 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6845 // .. ==> 0XF8000758[11:9] = 0x00000001U
6846 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6848 // .. ==> 0XF8000758[12:12] = 0x00000000U
6849 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6850 // .. DisableRcvr = 0
6851 // .. ==> 0XF8000758[13:13] = 0x00000000U
6852 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6854 EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000303U),
6855 // .. TRI_ENABLE = 1
6856 // .. ==> 0XF800075C[0:0] = 0x00000001U
6857 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
6859 // .. ==> 0XF800075C[1:1] = 0x00000001U
6860 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6862 // .. ==> 0XF800075C[2:2] = 0x00000000U
6863 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6865 // .. ==> 0XF800075C[4:3] = 0x00000000U
6866 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6868 // .. ==> 0XF800075C[7:5] = 0x00000000U
6869 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6871 // .. ==> 0XF800075C[8:8] = 0x00000001U
6872 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6874 // .. ==> 0XF800075C[11:9] = 0x00000001U
6875 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6877 // .. ==> 0XF800075C[12:12] = 0x00000000U
6878 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6879 // .. DisableRcvr = 0
6880 // .. ==> 0XF800075C[13:13] = 0x00000000U
6881 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6883 EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000303U),
6884 // .. TRI_ENABLE = 1
6885 // .. ==> 0XF8000760[0:0] = 0x00000001U
6886 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
6888 // .. ==> 0XF8000760[1:1] = 0x00000001U
6889 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6891 // .. ==> 0XF8000760[2:2] = 0x00000000U
6892 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6894 // .. ==> 0XF8000760[4:3] = 0x00000000U
6895 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6897 // .. ==> 0XF8000760[7:5] = 0x00000000U
6898 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6900 // .. ==> 0XF8000760[8:8] = 0x00000001U
6901 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6903 // .. ==> 0XF8000760[11:9] = 0x00000001U
6904 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6906 // .. ==> 0XF8000760[12:12] = 0x00000000U
6907 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6908 // .. DisableRcvr = 0
6909 // .. ==> 0XF8000760[13:13] = 0x00000000U
6910 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6912 EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000303U),
6913 // .. TRI_ENABLE = 1
6914 // .. ==> 0XF8000764[0:0] = 0x00000001U
6915 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
6917 // .. ==> 0XF8000764[1:1] = 0x00000001U
6918 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6920 // .. ==> 0XF8000764[2:2] = 0x00000000U
6921 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6923 // .. ==> 0XF8000764[4:3] = 0x00000000U
6924 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6926 // .. ==> 0XF8000764[7:5] = 0x00000000U
6927 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6929 // .. ==> 0XF8000764[8:8] = 0x00000001U
6930 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6932 // .. ==> 0XF8000764[11:9] = 0x00000001U
6933 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6935 // .. ==> 0XF8000764[12:12] = 0x00000000U
6936 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6937 // .. DisableRcvr = 0
6938 // .. ==> 0XF8000764[13:13] = 0x00000000U
6939 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6941 EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000303U),
6942 // .. TRI_ENABLE = 1
6943 // .. ==> 0XF8000768[0:0] = 0x00000001U
6944 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
6946 // .. ==> 0XF8000768[1:1] = 0x00000001U
6947 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6949 // .. ==> 0XF8000768[2:2] = 0x00000000U
6950 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6952 // .. ==> 0XF8000768[4:3] = 0x00000000U
6953 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6955 // .. ==> 0XF8000768[7:5] = 0x00000000U
6956 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6958 // .. ==> 0XF8000768[8:8] = 0x00000001U
6959 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6961 // .. ==> 0XF8000768[11:9] = 0x00000001U
6962 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6964 // .. ==> 0XF8000768[12:12] = 0x00000000U
6965 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6966 // .. DisableRcvr = 0
6967 // .. ==> 0XF8000768[13:13] = 0x00000000U
6968 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6970 EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000303U),
6971 // .. TRI_ENABLE = 1
6972 // .. ==> 0XF800076C[0:0] = 0x00000001U
6973 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
6975 // .. ==> 0XF800076C[1:1] = 0x00000001U
6976 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
6978 // .. ==> 0XF800076C[2:2] = 0x00000000U
6979 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
6981 // .. ==> 0XF800076C[4:3] = 0x00000000U
6982 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
6984 // .. ==> 0XF800076C[7:5] = 0x00000000U
6985 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
6987 // .. ==> 0XF800076C[8:8] = 0x00000001U
6988 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
6990 // .. ==> 0XF800076C[11:9] = 0x00000001U
6991 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
6993 // .. ==> 0XF800076C[12:12] = 0x00000000U
6994 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
6995 // .. DisableRcvr = 0
6996 // .. ==> 0XF800076C[13:13] = 0x00000000U
6997 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
6999 EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000303U),
7000 // .. TRI_ENABLE = 0
7001 // .. ==> 0XF8000770[0:0] = 0x00000000U
7002 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7004 // .. ==> 0XF8000770[1:1] = 0x00000000U
7005 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7007 // .. ==> 0XF8000770[2:2] = 0x00000001U
7008 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7010 // .. ==> 0XF8000770[4:3] = 0x00000000U
7011 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7013 // .. ==> 0XF8000770[7:5] = 0x00000000U
7014 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7016 // .. ==> 0XF8000770[8:8] = 0x00000001U
7017 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7019 // .. ==> 0XF8000770[11:9] = 0x00000001U
7020 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7022 // .. ==> 0XF8000770[12:12] = 0x00000000U
7023 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7024 // .. DisableRcvr = 0
7025 // .. ==> 0XF8000770[13:13] = 0x00000000U
7026 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7028 EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000304U),
7029 // .. TRI_ENABLE = 1
7030 // .. ==> 0XF8000774[0:0] = 0x00000001U
7031 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
7033 // .. ==> 0XF8000774[1:1] = 0x00000000U
7034 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7036 // .. ==> 0XF8000774[2:2] = 0x00000001U
7037 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7039 // .. ==> 0XF8000774[4:3] = 0x00000000U
7040 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7042 // .. ==> 0XF8000774[7:5] = 0x00000000U
7043 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7045 // .. ==> 0XF8000774[8:8] = 0x00000001U
7046 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7048 // .. ==> 0XF8000774[11:9] = 0x00000001U
7049 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7051 // .. ==> 0XF8000774[12:12] = 0x00000000U
7052 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7053 // .. DisableRcvr = 0
7054 // .. ==> 0XF8000774[13:13] = 0x00000000U
7055 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7057 EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000305U),
7058 // .. TRI_ENABLE = 0
7059 // .. ==> 0XF8000778[0:0] = 0x00000000U
7060 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7062 // .. ==> 0XF8000778[1:1] = 0x00000000U
7063 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7065 // .. ==> 0XF8000778[2:2] = 0x00000001U
7066 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7068 // .. ==> 0XF8000778[4:3] = 0x00000000U
7069 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7071 // .. ==> 0XF8000778[7:5] = 0x00000000U
7072 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7074 // .. ==> 0XF8000778[8:8] = 0x00000001U
7075 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7077 // .. ==> 0XF8000778[11:9] = 0x00000001U
7078 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7080 // .. ==> 0XF8000778[12:12] = 0x00000000U
7081 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7082 // .. DisableRcvr = 0
7083 // .. ==> 0XF8000778[13:13] = 0x00000000U
7084 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7086 EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000304U),
7087 // .. TRI_ENABLE = 1
7088 // .. ==> 0XF800077C[0:0] = 0x00000001U
7089 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
7091 // .. ==> 0XF800077C[1:1] = 0x00000000U
7092 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7094 // .. ==> 0XF800077C[2:2] = 0x00000001U
7095 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7097 // .. ==> 0XF800077C[4:3] = 0x00000000U
7098 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7100 // .. ==> 0XF800077C[7:5] = 0x00000000U
7101 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7103 // .. ==> 0XF800077C[8:8] = 0x00000001U
7104 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7106 // .. ==> 0XF800077C[11:9] = 0x00000001U
7107 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7109 // .. ==> 0XF800077C[12:12] = 0x00000000U
7110 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7111 // .. DisableRcvr = 0
7112 // .. ==> 0XF800077C[13:13] = 0x00000000U
7113 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7115 EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000305U),
7116 // .. TRI_ENABLE = 0
7117 // .. ==> 0XF8000780[0:0] = 0x00000000U
7118 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7120 // .. ==> 0XF8000780[1:1] = 0x00000000U
7121 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7123 // .. ==> 0XF8000780[2:2] = 0x00000001U
7124 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7126 // .. ==> 0XF8000780[4:3] = 0x00000000U
7127 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7129 // .. ==> 0XF8000780[7:5] = 0x00000000U
7130 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7132 // .. ==> 0XF8000780[8:8] = 0x00000001U
7133 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7135 // .. ==> 0XF8000780[11:9] = 0x00000001U
7136 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7138 // .. ==> 0XF8000780[12:12] = 0x00000000U
7139 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7140 // .. DisableRcvr = 0
7141 // .. ==> 0XF8000780[13:13] = 0x00000000U
7142 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7144 EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000304U),
7145 // .. TRI_ENABLE = 0
7146 // .. ==> 0XF8000784[0:0] = 0x00000000U
7147 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7149 // .. ==> 0XF8000784[1:1] = 0x00000000U
7150 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7152 // .. ==> 0XF8000784[2:2] = 0x00000001U
7153 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7155 // .. ==> 0XF8000784[4:3] = 0x00000000U
7156 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7158 // .. ==> 0XF8000784[7:5] = 0x00000000U
7159 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7161 // .. ==> 0XF8000784[8:8] = 0x00000001U
7162 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7164 // .. ==> 0XF8000784[11:9] = 0x00000001U
7165 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7167 // .. ==> 0XF8000784[12:12] = 0x00000000U
7168 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7169 // .. DisableRcvr = 0
7170 // .. ==> 0XF8000784[13:13] = 0x00000000U
7171 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7173 EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000304U),
7174 // .. TRI_ENABLE = 0
7175 // .. ==> 0XF8000788[0:0] = 0x00000000U
7176 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7178 // .. ==> 0XF8000788[1:1] = 0x00000000U
7179 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7181 // .. ==> 0XF8000788[2:2] = 0x00000001U
7182 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7184 // .. ==> 0XF8000788[4:3] = 0x00000000U
7185 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7187 // .. ==> 0XF8000788[7:5] = 0x00000000U
7188 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7190 // .. ==> 0XF8000788[8:8] = 0x00000001U
7191 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7193 // .. ==> 0XF8000788[11:9] = 0x00000001U
7194 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7196 // .. ==> 0XF8000788[12:12] = 0x00000000U
7197 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7198 // .. DisableRcvr = 0
7199 // .. ==> 0XF8000788[13:13] = 0x00000000U
7200 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7202 EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000304U),
7203 // .. TRI_ENABLE = 0
7204 // .. ==> 0XF800078C[0:0] = 0x00000000U
7205 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7207 // .. ==> 0XF800078C[1:1] = 0x00000000U
7208 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7210 // .. ==> 0XF800078C[2:2] = 0x00000001U
7211 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7213 // .. ==> 0XF800078C[4:3] = 0x00000000U
7214 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7216 // .. ==> 0XF800078C[7:5] = 0x00000000U
7217 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7219 // .. ==> 0XF800078C[8:8] = 0x00000001U
7220 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7222 // .. ==> 0XF800078C[11:9] = 0x00000001U
7223 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7225 // .. ==> 0XF800078C[12:12] = 0x00000000U
7226 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7227 // .. DisableRcvr = 0
7228 // .. ==> 0XF800078C[13:13] = 0x00000000U
7229 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7231 EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000304U),
7232 // .. TRI_ENABLE = 1
7233 // .. ==> 0XF8000790[0:0] = 0x00000001U
7234 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
7236 // .. ==> 0XF8000790[1:1] = 0x00000000U
7237 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7239 // .. ==> 0XF8000790[2:2] = 0x00000001U
7240 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7242 // .. ==> 0XF8000790[4:3] = 0x00000000U
7243 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7245 // .. ==> 0XF8000790[7:5] = 0x00000000U
7246 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7248 // .. ==> 0XF8000790[8:8] = 0x00000001U
7249 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7251 // .. ==> 0XF8000790[11:9] = 0x00000001U
7252 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7254 // .. ==> 0XF8000790[12:12] = 0x00000000U
7255 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7256 // .. DisableRcvr = 0
7257 // .. ==> 0XF8000790[13:13] = 0x00000000U
7258 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7260 EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000305U),
7261 // .. TRI_ENABLE = 0
7262 // .. ==> 0XF8000794[0:0] = 0x00000000U
7263 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7265 // .. ==> 0XF8000794[1:1] = 0x00000000U
7266 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7268 // .. ==> 0XF8000794[2:2] = 0x00000001U
7269 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7271 // .. ==> 0XF8000794[4:3] = 0x00000000U
7272 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7274 // .. ==> 0XF8000794[7:5] = 0x00000000U
7275 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7277 // .. ==> 0XF8000794[8:8] = 0x00000001U
7278 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7280 // .. ==> 0XF8000794[11:9] = 0x00000001U
7281 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7283 // .. ==> 0XF8000794[12:12] = 0x00000000U
7284 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7285 // .. DisableRcvr = 0
7286 // .. ==> 0XF8000794[13:13] = 0x00000000U
7287 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7289 EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000304U),
7290 // .. TRI_ENABLE = 0
7291 // .. ==> 0XF8000798[0:0] = 0x00000000U
7292 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7294 // .. ==> 0XF8000798[1:1] = 0x00000000U
7295 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7297 // .. ==> 0XF8000798[2:2] = 0x00000001U
7298 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7300 // .. ==> 0XF8000798[4:3] = 0x00000000U
7301 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7303 // .. ==> 0XF8000798[7:5] = 0x00000000U
7304 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7306 // .. ==> 0XF8000798[8:8] = 0x00000001U
7307 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7309 // .. ==> 0XF8000798[11:9] = 0x00000001U
7310 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7312 // .. ==> 0XF8000798[12:12] = 0x00000000U
7313 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7314 // .. DisableRcvr = 0
7315 // .. ==> 0XF8000798[13:13] = 0x00000000U
7316 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7318 EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000304U),
7319 // .. TRI_ENABLE = 0
7320 // .. ==> 0XF800079C[0:0] = 0x00000000U
7321 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7323 // .. ==> 0XF800079C[1:1] = 0x00000000U
7324 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7326 // .. ==> 0XF800079C[2:2] = 0x00000001U
7327 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
7329 // .. ==> 0XF800079C[4:3] = 0x00000000U
7330 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7332 // .. ==> 0XF800079C[7:5] = 0x00000000U
7333 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7335 // .. ==> 0XF800079C[8:8] = 0x00000001U
7336 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7338 // .. ==> 0XF800079C[11:9] = 0x00000001U
7339 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7341 // .. ==> 0XF800079C[12:12] = 0x00000000U
7342 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7343 // .. DisableRcvr = 0
7344 // .. ==> 0XF800079C[13:13] = 0x00000000U
7345 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7347 EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000304U),
7348 // .. TRI_ENABLE = 0
7349 // .. ==> 0XF80007A0[0:0] = 0x00000000U
7350 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7352 // .. ==> 0XF80007A0[1:1] = 0x00000000U
7353 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7355 // .. ==> 0XF80007A0[2:2] = 0x00000000U
7356 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7358 // .. ==> 0XF80007A0[4:3] = 0x00000000U
7359 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7361 // .. ==> 0XF80007A0[7:5] = 0x00000004U
7362 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
7364 // .. ==> 0XF80007A0[8:8] = 0x00000001U
7365 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7367 // .. ==> 0XF80007A0[11:9] = 0x00000001U
7368 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7370 // .. ==> 0XF80007A0[12:12] = 0x00000000U
7371 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7372 // .. DisableRcvr = 0
7373 // .. ==> 0XF80007A0[13:13] = 0x00000000U
7374 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7376 EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000380U),
7377 // .. TRI_ENABLE = 0
7378 // .. ==> 0XF80007A4[0:0] = 0x00000000U
7379 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7381 // .. ==> 0XF80007A4[1:1] = 0x00000000U
7382 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7384 // .. ==> 0XF80007A4[2:2] = 0x00000000U
7385 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7387 // .. ==> 0XF80007A4[4:3] = 0x00000000U
7388 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7390 // .. ==> 0XF80007A4[7:5] = 0x00000004U
7391 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
7393 // .. ==> 0XF80007A4[8:8] = 0x00000001U
7394 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7396 // .. ==> 0XF80007A4[11:9] = 0x00000001U
7397 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7399 // .. ==> 0XF80007A4[12:12] = 0x00000000U
7400 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7401 // .. DisableRcvr = 0
7402 // .. ==> 0XF80007A4[13:13] = 0x00000000U
7403 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7405 EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000380U),
7406 // .. TRI_ENABLE = 0
7407 // .. ==> 0XF80007A8[0:0] = 0x00000000U
7408 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7410 // .. ==> 0XF80007A8[1:1] = 0x00000000U
7411 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7413 // .. ==> 0XF80007A8[2:2] = 0x00000000U
7414 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7416 // .. ==> 0XF80007A8[4:3] = 0x00000000U
7417 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7419 // .. ==> 0XF80007A8[7:5] = 0x00000004U
7420 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
7422 // .. ==> 0XF80007A8[8:8] = 0x00000001U
7423 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7425 // .. ==> 0XF80007A8[11:9] = 0x00000001U
7426 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7428 // .. ==> 0XF80007A8[12:12] = 0x00000000U
7429 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7430 // .. DisableRcvr = 0
7431 // .. ==> 0XF80007A8[13:13] = 0x00000000U
7432 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7434 EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000380U),
7435 // .. TRI_ENABLE = 0
7436 // .. ==> 0XF80007AC[0:0] = 0x00000000U
7437 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7439 // .. ==> 0XF80007AC[1:1] = 0x00000000U
7440 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7442 // .. ==> 0XF80007AC[2:2] = 0x00000000U
7443 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7445 // .. ==> 0XF80007AC[4:3] = 0x00000000U
7446 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7448 // .. ==> 0XF80007AC[7:5] = 0x00000004U
7449 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
7451 // .. ==> 0XF80007AC[8:8] = 0x00000001U
7452 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7454 // .. ==> 0XF80007AC[11:9] = 0x00000001U
7455 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7457 // .. ==> 0XF80007AC[12:12] = 0x00000000U
7458 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7459 // .. DisableRcvr = 0
7460 // .. ==> 0XF80007AC[13:13] = 0x00000000U
7461 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7463 EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000380U),
7464 // .. TRI_ENABLE = 0
7465 // .. ==> 0XF80007B0[0:0] = 0x00000000U
7466 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7468 // .. ==> 0XF80007B0[1:1] = 0x00000000U
7469 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7471 // .. ==> 0XF80007B0[2:2] = 0x00000000U
7472 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7474 // .. ==> 0XF80007B0[4:3] = 0x00000000U
7475 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7477 // .. ==> 0XF80007B0[7:5] = 0x00000004U
7478 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
7480 // .. ==> 0XF80007B0[8:8] = 0x00000001U
7481 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7483 // .. ==> 0XF80007B0[11:9] = 0x00000001U
7484 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7486 // .. ==> 0XF80007B0[12:12] = 0x00000000U
7487 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7488 // .. DisableRcvr = 0
7489 // .. ==> 0XF80007B0[13:13] = 0x00000000U
7490 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7492 EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000380U),
7493 // .. TRI_ENABLE = 0
7494 // .. ==> 0XF80007B4[0:0] = 0x00000000U
7495 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7497 // .. ==> 0XF80007B4[1:1] = 0x00000000U
7498 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7500 // .. ==> 0XF80007B4[2:2] = 0x00000000U
7501 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7503 // .. ==> 0XF80007B4[4:3] = 0x00000000U
7504 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7506 // .. ==> 0XF80007B4[7:5] = 0x00000004U
7507 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
7509 // .. ==> 0XF80007B4[8:8] = 0x00000001U
7510 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7512 // .. ==> 0XF80007B4[11:9] = 0x00000001U
7513 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7515 // .. ==> 0XF80007B4[12:12] = 0x00000000U
7516 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7517 // .. DisableRcvr = 0
7518 // .. ==> 0XF80007B4[13:13] = 0x00000000U
7519 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7521 EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000380U),
7522 // .. TRI_ENABLE = 1
7523 // .. ==> 0XF80007B8[0:0] = 0x00000001U
7524 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
7526 // .. ==> 0XF80007B8[8:8] = 0x00000000U
7527 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
7529 // .. ==> 0XF80007B8[11:9] = 0x00000001U
7530 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7532 // .. ==> 0XF80007B8[12:12] = 0x00000000U
7533 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7534 // .. DisableRcvr = 0
7535 // .. ==> 0XF80007B8[13:13] = 0x00000000U
7536 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7538 EMIT_MASKWRITE(0XF80007B8, 0x00003F01U ,0x00000201U),
7539 // .. TRI_ENABLE = 1
7540 // .. ==> 0XF80007BC[0:0] = 0x00000001U
7541 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
7543 // .. ==> 0XF80007BC[8:8] = 0x00000000U
7544 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
7546 // .. ==> 0XF80007BC[11:9] = 0x00000001U
7547 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7549 // .. ==> 0XF80007BC[12:12] = 0x00000000U
7550 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7551 // .. DisableRcvr = 0
7552 // .. ==> 0XF80007BC[13:13] = 0x00000000U
7553 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7555 EMIT_MASKWRITE(0XF80007BC, 0x00003F01U ,0x00000201U),
7556 // .. TRI_ENABLE = 0
7557 // .. ==> 0XF80007C0[0:0] = 0x00000000U
7558 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7560 // .. ==> 0XF80007C0[1:1] = 0x00000000U
7561 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7563 // .. ==> 0XF80007C0[2:2] = 0x00000000U
7564 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7566 // .. ==> 0XF80007C0[4:3] = 0x00000000U
7567 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7569 // .. ==> 0XF80007C0[7:5] = 0x00000007U
7570 // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
7572 // .. ==> 0XF80007C0[8:8] = 0x00000000U
7573 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
7575 // .. ==> 0XF80007C0[11:9] = 0x00000001U
7576 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7578 // .. ==> 0XF80007C0[12:12] = 0x00000000U
7579 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7580 // .. DisableRcvr = 0
7581 // .. ==> 0XF80007C0[13:13] = 0x00000000U
7582 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7584 EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
7585 // .. TRI_ENABLE = 1
7586 // .. ==> 0XF80007C4[0:0] = 0x00000001U
7587 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
7589 // .. ==> 0XF80007C4[1:1] = 0x00000000U
7590 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7592 // .. ==> 0XF80007C4[2:2] = 0x00000000U
7593 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7595 // .. ==> 0XF80007C4[4:3] = 0x00000000U
7596 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7598 // .. ==> 0XF80007C4[7:5] = 0x00000007U
7599 // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
7601 // .. ==> 0XF80007C4[8:8] = 0x00000000U
7602 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
7604 // .. ==> 0XF80007C4[11:9] = 0x00000001U
7605 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7607 // .. ==> 0XF80007C4[12:12] = 0x00000000U
7608 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7609 // .. DisableRcvr = 0
7610 // .. ==> 0XF80007C4[13:13] = 0x00000000U
7611 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7613 EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
7614 // .. TRI_ENABLE = 1
7615 // .. ==> 0XF80007C8[0:0] = 0x00000001U
7616 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
7618 // .. ==> 0XF80007C8[1:1] = 0x00000000U
7619 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7621 // .. ==> 0XF80007C8[2:2] = 0x00000000U
7622 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7624 // .. ==> 0XF80007C8[4:3] = 0x00000000U
7625 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7627 // .. ==> 0XF80007C8[7:5] = 0x00000000U
7628 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7630 // .. ==> 0XF80007C8[8:8] = 0x00000000U
7631 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
7633 // .. ==> 0XF80007C8[11:9] = 0x00000001U
7634 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7636 // .. ==> 0XF80007C8[12:12] = 0x00000000U
7637 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7638 // .. DisableRcvr = 0
7639 // .. ==> 0XF80007C8[13:13] = 0x00000000U
7640 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7642 EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00000201U),
7643 // .. TRI_ENABLE = 1
7644 // .. ==> 0XF80007CC[0:0] = 0x00000001U
7645 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
7647 // .. ==> 0XF80007CC[1:1] = 0x00000000U
7648 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7650 // .. ==> 0XF80007CC[2:2] = 0x00000000U
7651 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7653 // .. ==> 0XF80007CC[4:3] = 0x00000000U
7654 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7656 // .. ==> 0XF80007CC[7:5] = 0x00000000U
7657 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
7659 // .. ==> 0XF80007CC[8:8] = 0x00000000U
7660 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
7662 // .. ==> 0XF80007CC[11:9] = 0x00000001U
7663 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7665 // .. ==> 0XF80007CC[12:12] = 0x00000000U
7666 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7667 // .. DisableRcvr = 0
7668 // .. ==> 0XF80007CC[13:13] = 0x00000000U
7669 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7671 EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00000201U),
7672 // .. TRI_ENABLE = 0
7673 // .. ==> 0XF80007D0[0:0] = 0x00000000U
7674 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7676 // .. ==> 0XF80007D0[1:1] = 0x00000000U
7677 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7679 // .. ==> 0XF80007D0[2:2] = 0x00000000U
7680 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7682 // .. ==> 0XF80007D0[4:3] = 0x00000000U
7683 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7685 // .. ==> 0XF80007D0[7:5] = 0x00000004U
7686 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
7688 // .. ==> 0XF80007D0[8:8] = 0x00000000U
7689 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
7691 // .. ==> 0XF80007D0[11:9] = 0x00000001U
7692 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7694 // .. ==> 0XF80007D0[12:12] = 0x00000000U
7695 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7696 // .. DisableRcvr = 0
7697 // .. ==> 0XF80007D0[13:13] = 0x00000000U
7698 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7700 EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
7701 // .. TRI_ENABLE = 0
7702 // .. ==> 0XF80007D4[0:0] = 0x00000000U
7703 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
7705 // .. ==> 0XF80007D4[1:1] = 0x00000000U
7706 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
7708 // .. ==> 0XF80007D4[2:2] = 0x00000000U
7709 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
7711 // .. ==> 0XF80007D4[4:3] = 0x00000000U
7712 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
7714 // .. ==> 0XF80007D4[7:5] = 0x00000004U
7715 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
7717 // .. ==> 0XF80007D4[8:8] = 0x00000000U
7718 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
7720 // .. ==> 0XF80007D4[11:9] = 0x00000001U
7721 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
7723 // .. ==> 0XF80007D4[12:12] = 0x00000000U
7724 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
7725 // .. DisableRcvr = 0
7726 // .. ==> 0XF80007D4[13:13] = 0x00000000U
7727 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
7729 EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
7730 // .. SDIO0_WP_SEL = 46
7731 // .. ==> 0XF8000830[5:0] = 0x0000002EU
7732 // .. ==> MASK : 0x0000003FU VAL : 0x0000002EU
7733 // .. SDIO0_CD_SEL = 47
7734 // .. ==> 0XF8000830[21:16] = 0x0000002FU
7735 // .. ==> MASK : 0x003F0000U VAL : 0x002F0000U
7737 EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x002F002EU),
7738 // .. FINISH: MIO PROGRAMMING
7739 // .. START: LOCK IT BACK
7740 // .. LOCK_KEY = 0X767B
7741 // .. ==> 0XF8000004[15:0] = 0x0000767BU
7742 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
7744 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
7745 // .. FINISH: LOCK IT BACK
7753 unsigned long ps7_peripherals_init_data_2_0[] = {
7755 // .. START: SLCR SETTINGS
7756 // .. UNLOCK_KEY = 0XDF0D
7757 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
7758 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
7760 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
7761 // .. FINISH: SLCR SETTINGS
7762 // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
7763 // .. IBUF_DISABLE_MODE = 0x1
7764 // .. ==> 0XF8000B48[7:7] = 0x00000001U
7765 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
7766 // .. TERM_DISABLE_MODE = 0x1
7767 // .. ==> 0XF8000B48[8:8] = 0x00000001U
7768 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7770 EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
7771 // .. IBUF_DISABLE_MODE = 0x1
7772 // .. ==> 0XF8000B4C[7:7] = 0x00000001U
7773 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
7774 // .. TERM_DISABLE_MODE = 0x1
7775 // .. ==> 0XF8000B4C[8:8] = 0x00000001U
7776 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7778 EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
7779 // .. IBUF_DISABLE_MODE = 0x1
7780 // .. ==> 0XF8000B50[7:7] = 0x00000001U
7781 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
7782 // .. TERM_DISABLE_MODE = 0x1
7783 // .. ==> 0XF8000B50[8:8] = 0x00000001U
7784 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7786 EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
7787 // .. IBUF_DISABLE_MODE = 0x1
7788 // .. ==> 0XF8000B54[7:7] = 0x00000001U
7789 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
7790 // .. TERM_DISABLE_MODE = 0x1
7791 // .. ==> 0XF8000B54[8:8] = 0x00000001U
7792 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
7794 EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
7795 // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
7796 // .. START: LOCK IT BACK
7797 // .. LOCK_KEY = 0X767B
7798 // .. ==> 0XF8000004[15:0] = 0x0000767BU
7799 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
7801 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
7802 // .. FINISH: LOCK IT BACK
7803 // .. START: SRAM/NOR SET OPMODE
7804 // .. FINISH: SRAM/NOR SET OPMODE
7805 // .. START: QSPI REGISTERS
7807 // .. ==> 0XE000D000[19:19] = 0x00000001U
7808 // .. ==> MASK : 0x00080000U VAL : 0x00080000U
7810 EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
7811 // .. FINISH: QSPI REGISTERS
7812 // .. START: PL POWER ON RESET REGISTERS
7813 // .. PCFG_POR_CNT_4K = 0
7814 // .. ==> 0XF8007000[29:29] = 0x00000000U
7815 // .. ==> MASK : 0x20000000U VAL : 0x00000000U
7817 EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
7818 // .. FINISH: PL POWER ON RESET REGISTERS
7819 // .. START: SMC TIMING CALCULATION REGISTER UPDATE
7820 // .. .. START: NAND SET CYCLE
7821 // .. .. FINISH: NAND SET CYCLE
7822 // .. .. START: OPMODE
7823 // .. .. FINISH: OPMODE
7824 // .. .. START: DIRECT COMMAND
7825 // .. .. FINISH: DIRECT COMMAND
7826 // .. .. START: SRAM/NOR CS0 SET CYCLE
7827 // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
7828 // .. .. START: DIRECT COMMAND
7829 // .. .. FINISH: DIRECT COMMAND
7830 // .. .. START: NOR CS0 BASE ADDRESS
7831 // .. .. FINISH: NOR CS0 BASE ADDRESS
7832 // .. .. START: SRAM/NOR CS1 SET CYCLE
7833 // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
7834 // .. .. START: DIRECT COMMAND
7835 // .. .. FINISH: DIRECT COMMAND
7836 // .. .. START: NOR CS1 BASE ADDRESS
7837 // .. .. FINISH: NOR CS1 BASE ADDRESS
7838 // .. .. START: USB RESET
7839 // .. .. .. START: USB0 RESET
7840 // .. .. .. .. START: DIR MODE BANK 0
7841 // .. .. .. .. FINISH: DIR MODE BANK 0
7842 // .. .. .. .. START: DIR MODE BANK 1
7843 // .. .. .. .. FINISH: DIR MODE BANK 1
7844 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
7845 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
7846 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
7847 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
7848 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
7849 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
7850 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
7851 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
7852 // .. .. .. .. START: OUTPUT ENABLE BANK 0
7853 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
7854 // .. .. .. .. START: OUTPUT ENABLE BANK 1
7855 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
7856 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
7857 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
7858 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
7859 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
7860 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
7861 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
7862 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
7863 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
7864 // .. .. .. .. START: ADD 1 MS DELAY
7866 EMIT_MASKDELAY(0XF8F00200, 1),
7867 // .. .. .. .. FINISH: ADD 1 MS DELAY
7868 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
7869 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
7870 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
7871 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
7872 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
7873 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
7874 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
7875 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
7876 // .. .. .. FINISH: USB0 RESET
7877 // .. .. .. START: USB1 RESET
7878 // .. .. .. .. START: DIR MODE BANK 0
7879 // .. .. .. .. FINISH: DIR MODE BANK 0
7880 // .. .. .. .. START: DIR MODE BANK 1
7881 // .. .. .. .. FINISH: DIR MODE BANK 1
7882 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
7883 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
7884 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
7885 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
7886 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
7887 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
7888 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
7889 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
7890 // .. .. .. .. START: OUTPUT ENABLE BANK 0
7891 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
7892 // .. .. .. .. START: OUTPUT ENABLE BANK 1
7893 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
7894 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
7895 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
7896 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
7897 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
7898 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
7899 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
7900 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
7901 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
7902 // .. .. .. .. START: ADD 1 MS DELAY
7904 EMIT_MASKDELAY(0XF8F00200, 1),
7905 // .. .. .. .. FINISH: ADD 1 MS DELAY
7906 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
7907 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
7908 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
7909 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
7910 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
7911 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
7912 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
7913 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
7914 // .. .. .. FINISH: USB1 RESET
7915 // .. .. FINISH: USB RESET
7916 // .. .. START: ENET RESET
7917 // .. .. .. START: ENET0 RESET
7918 // .. .. .. .. START: DIR MODE BANK 0
7919 // .. .. .. .. FINISH: DIR MODE BANK 0
7920 // .. .. .. .. START: DIR MODE BANK 1
7921 // .. .. .. .. FINISH: DIR MODE BANK 1
7922 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
7923 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
7924 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
7925 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
7926 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
7927 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
7928 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
7929 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
7930 // .. .. .. .. START: OUTPUT ENABLE BANK 0
7931 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
7932 // .. .. .. .. START: OUTPUT ENABLE BANK 1
7933 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
7934 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
7935 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
7936 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
7937 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
7938 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
7939 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
7940 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
7941 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
7942 // .. .. .. .. START: ADD 1 MS DELAY
7944 EMIT_MASKDELAY(0XF8F00200, 1),
7945 // .. .. .. .. FINISH: ADD 1 MS DELAY
7946 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
7947 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
7948 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
7949 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
7950 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
7951 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
7952 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
7953 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
7954 // .. .. .. FINISH: ENET0 RESET
7955 // .. .. .. START: ENET1 RESET
7956 // .. .. .. .. START: DIR MODE BANK 0
7957 // .. .. .. .. FINISH: DIR MODE BANK 0
7958 // .. .. .. .. START: DIR MODE BANK 1
7959 // .. .. .. .. FINISH: DIR MODE BANK 1
7960 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
7961 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
7962 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
7963 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
7964 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
7965 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
7966 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
7967 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
7968 // .. .. .. .. START: OUTPUT ENABLE BANK 0
7969 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
7970 // .. .. .. .. START: OUTPUT ENABLE BANK 1
7971 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
7972 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
7973 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
7974 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
7975 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
7976 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
7977 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
7978 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
7979 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
7980 // .. .. .. .. START: ADD 1 MS DELAY
7982 EMIT_MASKDELAY(0XF8F00200, 1),
7983 // .. .. .. .. FINISH: ADD 1 MS DELAY
7984 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
7985 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
7986 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
7987 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
7988 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
7989 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
7990 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
7991 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
7992 // .. .. .. FINISH: ENET1 RESET
7993 // .. .. FINISH: ENET RESET
7994 // .. .. START: I2C RESET
7995 // .. .. .. START: I2C0 RESET
7996 // .. .. .. .. START: DIR MODE GPIO BANK0
7997 // .. .. .. .. FINISH: DIR MODE GPIO BANK0
7998 // .. .. .. .. START: DIR MODE GPIO BANK1
7999 // .. .. .. .. FINISH: DIR MODE GPIO BANK1
8000 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
8001 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
8002 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
8003 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
8004 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
8005 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
8006 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
8007 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
8008 // .. .. .. .. START: OUTPUT ENABLE
8009 // .. .. .. .. FINISH: OUTPUT ENABLE
8010 // .. .. .. .. START: OUTPUT ENABLE
8011 // .. .. .. .. FINISH: OUTPUT ENABLE
8012 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
8013 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
8014 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
8015 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
8016 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
8017 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
8018 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
8019 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
8020 // .. .. .. .. START: ADD 1 MS DELAY
8022 EMIT_MASKDELAY(0XF8F00200, 1),
8023 // .. .. .. .. FINISH: ADD 1 MS DELAY
8024 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
8025 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
8026 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
8027 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
8028 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
8029 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
8030 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
8031 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
8032 // .. .. .. FINISH: I2C0 RESET
8033 // .. .. .. START: I2C1 RESET
8034 // .. .. .. .. START: DIR MODE GPIO BANK0
8035 // .. .. .. .. FINISH: DIR MODE GPIO BANK0
8036 // .. .. .. .. START: DIR MODE GPIO BANK1
8037 // .. .. .. .. FINISH: DIR MODE GPIO BANK1
8038 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
8039 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
8040 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
8041 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
8042 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
8043 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
8044 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
8045 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
8046 // .. .. .. .. START: OUTPUT ENABLE
8047 // .. .. .. .. FINISH: OUTPUT ENABLE
8048 // .. .. .. .. START: OUTPUT ENABLE
8049 // .. .. .. .. FINISH: OUTPUT ENABLE
8050 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
8051 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
8052 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
8053 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
8054 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
8055 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
8056 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
8057 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
8058 // .. .. .. .. START: ADD 1 MS DELAY
8060 EMIT_MASKDELAY(0XF8F00200, 1),
8061 // .. .. .. .. FINISH: ADD 1 MS DELAY
8062 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
8063 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
8064 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
8065 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
8066 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
8067 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
8068 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
8069 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
8070 // .. .. .. FINISH: I2C1 RESET
8071 // .. .. FINISH: I2C RESET
8072 // .. .. START: NOR CHIP SELECT
8073 // .. .. .. START: DIR MODE BANK 0
8074 // .. .. .. FINISH: DIR MODE BANK 0
8075 // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
8076 // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
8077 // .. .. .. START: OUTPUT ENABLE BANK 0
8078 // .. .. .. FINISH: OUTPUT ENABLE BANK 0
8079 // .. .. FINISH: NOR CHIP SELECT
8080 // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
8088 unsigned long ps7_post_config_2_0[] = {
8090 // .. START: SLCR SETTINGS
8091 // .. UNLOCK_KEY = 0XDF0D
8092 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
8093 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
8095 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
8096 // .. FINISH: SLCR SETTINGS
8097 // .. START: ENABLING LEVEL SHIFTER
8098 // .. USER_INP_ICT_EN_0 = 3
8099 // .. ==> 0XF8000900[1:0] = 0x00000003U
8100 // .. ==> MASK : 0x00000003U VAL : 0x00000003U
8101 // .. USER_INP_ICT_EN_1 = 3
8102 // .. ==> 0XF8000900[3:2] = 0x00000003U
8103 // .. ==> MASK : 0x0000000CU VAL : 0x0000000CU
8105 EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
8106 // .. FINISH: ENABLING LEVEL SHIFTER
8107 // .. START: FPGA RESETS TO 0
8108 // .. reserved_3 = 0
8109 // .. ==> 0XF8000240[31:25] = 0x00000000U
8110 // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
8111 // .. FPGA_ACP_RST = 0
8112 // .. ==> 0XF8000240[24:24] = 0x00000000U
8113 // .. ==> MASK : 0x01000000U VAL : 0x00000000U
8114 // .. FPGA_AXDS3_RST = 0
8115 // .. ==> 0XF8000240[23:23] = 0x00000000U
8116 // .. ==> MASK : 0x00800000U VAL : 0x00000000U
8117 // .. FPGA_AXDS2_RST = 0
8118 // .. ==> 0XF8000240[22:22] = 0x00000000U
8119 // .. ==> MASK : 0x00400000U VAL : 0x00000000U
8120 // .. FPGA_AXDS1_RST = 0
8121 // .. ==> 0XF8000240[21:21] = 0x00000000U
8122 // .. ==> MASK : 0x00200000U VAL : 0x00000000U
8123 // .. FPGA_AXDS0_RST = 0
8124 // .. ==> 0XF8000240[20:20] = 0x00000000U
8125 // .. ==> MASK : 0x00100000U VAL : 0x00000000U
8126 // .. reserved_2 = 0
8127 // .. ==> 0XF8000240[19:18] = 0x00000000U
8128 // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
8129 // .. FSSW1_FPGA_RST = 0
8130 // .. ==> 0XF8000240[17:17] = 0x00000000U
8131 // .. ==> MASK : 0x00020000U VAL : 0x00000000U
8132 // .. FSSW0_FPGA_RST = 0
8133 // .. ==> 0XF8000240[16:16] = 0x00000000U
8134 // .. ==> MASK : 0x00010000U VAL : 0x00000000U
8135 // .. reserved_1 = 0
8136 // .. ==> 0XF8000240[15:14] = 0x00000000U
8137 // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
8138 // .. FPGA_FMSW1_RST = 0
8139 // .. ==> 0XF8000240[13:13] = 0x00000000U
8140 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
8141 // .. FPGA_FMSW0_RST = 0
8142 // .. ==> 0XF8000240[12:12] = 0x00000000U
8143 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
8144 // .. FPGA_DMA3_RST = 0
8145 // .. ==> 0XF8000240[11:11] = 0x00000000U
8146 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
8147 // .. FPGA_DMA2_RST = 0
8148 // .. ==> 0XF8000240[10:10] = 0x00000000U
8149 // .. ==> MASK : 0x00000400U VAL : 0x00000000U
8150 // .. FPGA_DMA1_RST = 0
8151 // .. ==> 0XF8000240[9:9] = 0x00000000U
8152 // .. ==> MASK : 0x00000200U VAL : 0x00000000U
8153 // .. FPGA_DMA0_RST = 0
8154 // .. ==> 0XF8000240[8:8] = 0x00000000U
8155 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
8157 // .. ==> 0XF8000240[7:4] = 0x00000000U
8158 // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
8159 // .. FPGA3_OUT_RST = 0
8160 // .. ==> 0XF8000240[3:3] = 0x00000000U
8161 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
8162 // .. FPGA2_OUT_RST = 0
8163 // .. ==> 0XF8000240[2:2] = 0x00000000U
8164 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
8165 // .. FPGA1_OUT_RST = 0
8166 // .. ==> 0XF8000240[1:1] = 0x00000000U
8167 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
8168 // .. FPGA0_OUT_RST = 0
8169 // .. ==> 0XF8000240[0:0] = 0x00000000U
8170 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
8172 EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
8173 // .. FINISH: FPGA RESETS TO 0
8174 // .. START: AFI REGISTERS
8175 // .. .. START: AFI0 REGISTERS
8176 // .. .. FINISH: AFI0 REGISTERS
8177 // .. .. START: AFI1 REGISTERS
8178 // .. .. FINISH: AFI1 REGISTERS
8179 // .. .. START: AFI2 REGISTERS
8180 // .. .. FINISH: AFI2 REGISTERS
8181 // .. .. START: AFI3 REGISTERS
8182 // .. .. FINISH: AFI3 REGISTERS
8183 // .. FINISH: AFI REGISTERS
8184 // .. START: LOCK IT BACK
8185 // .. LOCK_KEY = 0X767B
8186 // .. ==> 0XF8000004[15:0] = 0x0000767BU
8187 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
8189 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
8190 // .. FINISH: LOCK IT BACK
8199 unsigned long ps7_pll_init_data_1_0[] = {
8201 // .. START: SLCR SETTINGS
8202 // .. UNLOCK_KEY = 0XDF0D
8203 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
8204 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
8206 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
8207 // .. FINISH: SLCR SETTINGS
8208 // .. START: PLL SLCR REGISTERS
8209 // .. .. START: ARM PLL INIT
8210 // .. .. PLL_RES = 0x2
8211 // .. .. ==> 0XF8000110[7:4] = 0x00000002U
8212 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
8213 // .. .. PLL_CP = 0x2
8214 // .. .. ==> 0XF8000110[11:8] = 0x00000002U
8215 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
8216 // .. .. LOCK_CNT = 0xfa
8217 // .. .. ==> 0XF8000110[21:12] = 0x000000FAU
8218 // .. .. ==> MASK : 0x003FF000U VAL : 0x000FA000U
8220 EMIT_MASKWRITE(0XF8000110, 0x003FFFF0U ,0x000FA220U),
8221 // .. .. .. START: UPDATE FB_DIV
8222 // .. .. .. PLL_FDIV = 0x28
8223 // .. .. .. ==> 0XF8000100[18:12] = 0x00000028U
8224 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00028000U
8226 EMIT_MASKWRITE(0XF8000100, 0x0007F000U ,0x00028000U),
8227 // .. .. .. FINISH: UPDATE FB_DIV
8228 // .. .. .. START: BY PASS PLL
8229 // .. .. .. PLL_BYPASS_FORCE = 1
8230 // .. .. .. ==> 0XF8000100[4:4] = 0x00000001U
8231 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
8233 EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000010U),
8234 // .. .. .. FINISH: BY PASS PLL
8235 // .. .. .. START: ASSERT RESET
8236 // .. .. .. PLL_RESET = 1
8237 // .. .. .. ==> 0XF8000100[0:0] = 0x00000001U
8238 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
8240 EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000001U),
8241 // .. .. .. FINISH: ASSERT RESET
8242 // .. .. .. START: DEASSERT RESET
8243 // .. .. .. PLL_RESET = 0
8244 // .. .. .. ==> 0XF8000100[0:0] = 0x00000000U
8245 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
8247 EMIT_MASKWRITE(0XF8000100, 0x00000001U ,0x00000000U),
8248 // .. .. .. FINISH: DEASSERT RESET
8249 // .. .. .. START: CHECK PLL STATUS
8250 // .. .. .. ARM_PLL_LOCK = 1
8251 // .. .. .. ==> 0XF800010C[0:0] = 0x00000001U
8252 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
8254 EMIT_MASKPOLL(0XF800010C, 0x00000001U),
8255 // .. .. .. FINISH: CHECK PLL STATUS
8256 // .. .. .. START: REMOVE PLL BY PASS
8257 // .. .. .. PLL_BYPASS_FORCE = 0
8258 // .. .. .. ==> 0XF8000100[4:4] = 0x00000000U
8259 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
8261 EMIT_MASKWRITE(0XF8000100, 0x00000010U ,0x00000000U),
8262 // .. .. .. FINISH: REMOVE PLL BY PASS
8263 // .. .. .. SRCSEL = 0x0
8264 // .. .. .. ==> 0XF8000120[5:4] = 0x00000000U
8265 // .. .. .. ==> MASK : 0x00000030U VAL : 0x00000000U
8266 // .. .. .. DIVISOR = 0x2
8267 // .. .. .. ==> 0XF8000120[13:8] = 0x00000002U
8268 // .. .. .. ==> MASK : 0x00003F00U VAL : 0x00000200U
8269 // .. .. .. CPU_6OR4XCLKACT = 0x1
8270 // .. .. .. ==> 0XF8000120[24:24] = 0x00000001U
8271 // .. .. .. ==> MASK : 0x01000000U VAL : 0x01000000U
8272 // .. .. .. CPU_3OR2XCLKACT = 0x1
8273 // .. .. .. ==> 0XF8000120[25:25] = 0x00000001U
8274 // .. .. .. ==> MASK : 0x02000000U VAL : 0x02000000U
8275 // .. .. .. CPU_2XCLKACT = 0x1
8276 // .. .. .. ==> 0XF8000120[26:26] = 0x00000001U
8277 // .. .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
8278 // .. .. .. CPU_1XCLKACT = 0x1
8279 // .. .. .. ==> 0XF8000120[27:27] = 0x00000001U
8280 // .. .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
8281 // .. .. .. CPU_PERI_CLKACT = 0x1
8282 // .. .. .. ==> 0XF8000120[28:28] = 0x00000001U
8283 // .. .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
8285 EMIT_MASKWRITE(0XF8000120, 0x1F003F30U ,0x1F000200U),
8286 // .. .. FINISH: ARM PLL INIT
8287 // .. .. START: DDR PLL INIT
8288 // .. .. PLL_RES = 0x2
8289 // .. .. ==> 0XF8000114[7:4] = 0x00000002U
8290 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000020U
8291 // .. .. PLL_CP = 0x2
8292 // .. .. ==> 0XF8000114[11:8] = 0x00000002U
8293 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
8294 // .. .. LOCK_CNT = 0x12c
8295 // .. .. ==> 0XF8000114[21:12] = 0x0000012CU
8296 // .. .. ==> MASK : 0x003FF000U VAL : 0x0012C000U
8298 EMIT_MASKWRITE(0XF8000114, 0x003FFFF0U ,0x0012C220U),
8299 // .. .. .. START: UPDATE FB_DIV
8300 // .. .. .. PLL_FDIV = 0x20
8301 // .. .. .. ==> 0XF8000104[18:12] = 0x00000020U
8302 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x00020000U
8304 EMIT_MASKWRITE(0XF8000104, 0x0007F000U ,0x00020000U),
8305 // .. .. .. FINISH: UPDATE FB_DIV
8306 // .. .. .. START: BY PASS PLL
8307 // .. .. .. PLL_BYPASS_FORCE = 1
8308 // .. .. .. ==> 0XF8000104[4:4] = 0x00000001U
8309 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
8311 EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000010U),
8312 // .. .. .. FINISH: BY PASS PLL
8313 // .. .. .. START: ASSERT RESET
8314 // .. .. .. PLL_RESET = 1
8315 // .. .. .. ==> 0XF8000104[0:0] = 0x00000001U
8316 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
8318 EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000001U),
8319 // .. .. .. FINISH: ASSERT RESET
8320 // .. .. .. START: DEASSERT RESET
8321 // .. .. .. PLL_RESET = 0
8322 // .. .. .. ==> 0XF8000104[0:0] = 0x00000000U
8323 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
8325 EMIT_MASKWRITE(0XF8000104, 0x00000001U ,0x00000000U),
8326 // .. .. .. FINISH: DEASSERT RESET
8327 // .. .. .. START: CHECK PLL STATUS
8328 // .. .. .. DDR_PLL_LOCK = 1
8329 // .. .. .. ==> 0XF800010C[1:1] = 0x00000001U
8330 // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
8332 EMIT_MASKPOLL(0XF800010C, 0x00000002U),
8333 // .. .. .. FINISH: CHECK PLL STATUS
8334 // .. .. .. START: REMOVE PLL BY PASS
8335 // .. .. .. PLL_BYPASS_FORCE = 0
8336 // .. .. .. ==> 0XF8000104[4:4] = 0x00000000U
8337 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
8339 EMIT_MASKWRITE(0XF8000104, 0x00000010U ,0x00000000U),
8340 // .. .. .. FINISH: REMOVE PLL BY PASS
8341 // .. .. .. DDR_3XCLKACT = 0x1
8342 // .. .. .. ==> 0XF8000124[0:0] = 0x00000001U
8343 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
8344 // .. .. .. DDR_2XCLKACT = 0x1
8345 // .. .. .. ==> 0XF8000124[1:1] = 0x00000001U
8346 // .. .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
8347 // .. .. .. DDR_3XCLK_DIVISOR = 0x2
8348 // .. .. .. ==> 0XF8000124[25:20] = 0x00000002U
8349 // .. .. .. ==> MASK : 0x03F00000U VAL : 0x00200000U
8350 // .. .. .. DDR_2XCLK_DIVISOR = 0x3
8351 // .. .. .. ==> 0XF8000124[31:26] = 0x00000003U
8352 // .. .. .. ==> MASK : 0xFC000000U VAL : 0x0C000000U
8354 EMIT_MASKWRITE(0XF8000124, 0xFFF00003U ,0x0C200003U),
8355 // .. .. FINISH: DDR PLL INIT
8356 // .. .. START: IO PLL INIT
8357 // .. .. PLL_RES = 0xc
8358 // .. .. ==> 0XF8000118[7:4] = 0x0000000CU
8359 // .. .. ==> MASK : 0x000000F0U VAL : 0x000000C0U
8360 // .. .. PLL_CP = 0x2
8361 // .. .. ==> 0XF8000118[11:8] = 0x00000002U
8362 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
8363 // .. .. LOCK_CNT = 0x145
8364 // .. .. ==> 0XF8000118[21:12] = 0x00000145U
8365 // .. .. ==> MASK : 0x003FF000U VAL : 0x00145000U
8367 EMIT_MASKWRITE(0XF8000118, 0x003FFFF0U ,0x001452C0U),
8368 // .. .. .. START: UPDATE FB_DIV
8369 // .. .. .. PLL_FDIV = 0x1e
8370 // .. .. .. ==> 0XF8000108[18:12] = 0x0000001EU
8371 // .. .. .. ==> MASK : 0x0007F000U VAL : 0x0001E000U
8373 EMIT_MASKWRITE(0XF8000108, 0x0007F000U ,0x0001E000U),
8374 // .. .. .. FINISH: UPDATE FB_DIV
8375 // .. .. .. START: BY PASS PLL
8376 // .. .. .. PLL_BYPASS_FORCE = 1
8377 // .. .. .. ==> 0XF8000108[4:4] = 0x00000001U
8378 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000010U
8380 EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000010U),
8381 // .. .. .. FINISH: BY PASS PLL
8382 // .. .. .. START: ASSERT RESET
8383 // .. .. .. PLL_RESET = 1
8384 // .. .. .. ==> 0XF8000108[0:0] = 0x00000001U
8385 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
8387 EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000001U),
8388 // .. .. .. FINISH: ASSERT RESET
8389 // .. .. .. START: DEASSERT RESET
8390 // .. .. .. PLL_RESET = 0
8391 // .. .. .. ==> 0XF8000108[0:0] = 0x00000000U
8392 // .. .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
8394 EMIT_MASKWRITE(0XF8000108, 0x00000001U ,0x00000000U),
8395 // .. .. .. FINISH: DEASSERT RESET
8396 // .. .. .. START: CHECK PLL STATUS
8397 // .. .. .. IO_PLL_LOCK = 1
8398 // .. .. .. ==> 0XF800010C[2:2] = 0x00000001U
8399 // .. .. .. ==> MASK : 0x00000004U VAL : 0x00000004U
8401 EMIT_MASKPOLL(0XF800010C, 0x00000004U),
8402 // .. .. .. FINISH: CHECK PLL STATUS
8403 // .. .. .. START: REMOVE PLL BY PASS
8404 // .. .. .. PLL_BYPASS_FORCE = 0
8405 // .. .. .. ==> 0XF8000108[4:4] = 0x00000000U
8406 // .. .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
8408 EMIT_MASKWRITE(0XF8000108, 0x00000010U ,0x00000000U),
8409 // .. .. .. FINISH: REMOVE PLL BY PASS
8410 // .. .. FINISH: IO PLL INIT
8411 // .. FINISH: PLL SLCR REGISTERS
8412 // .. START: LOCK IT BACK
8413 // .. LOCK_KEY = 0X767B
8414 // .. ==> 0XF8000004[15:0] = 0x0000767BU
8415 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
8417 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
8418 // .. FINISH: LOCK IT BACK
8426 unsigned long ps7_clock_init_data_1_0[] = {
8428 // .. START: SLCR SETTINGS
8429 // .. UNLOCK_KEY = 0XDF0D
8430 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
8431 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
8433 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
8434 // .. FINISH: SLCR SETTINGS
8435 // .. START: CLOCK CONTROL SLCR REGISTERS
8437 // .. ==> 0XF8000128[0:0] = 0x00000001U
8438 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
8439 // .. DIVISOR0 = 0x23
8440 // .. ==> 0XF8000128[13:8] = 0x00000023U
8441 // .. ==> MASK : 0x00003F00U VAL : 0x00002300U
8442 // .. DIVISOR1 = 0x3
8443 // .. ==> 0XF8000128[25:20] = 0x00000003U
8444 // .. ==> MASK : 0x03F00000U VAL : 0x00300000U
8446 EMIT_MASKWRITE(0XF8000128, 0x03F03F01U ,0x00302301U),
8448 // .. ==> 0XF8000138[0:0] = 0x00000001U
8449 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
8451 // .. ==> 0XF8000138[4:4] = 0x00000000U
8452 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
8454 EMIT_MASKWRITE(0XF8000138, 0x00000011U ,0x00000001U),
8456 // .. ==> 0XF8000140[0:0] = 0x00000001U
8457 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
8459 // .. ==> 0XF8000140[6:4] = 0x00000000U
8460 // .. ==> MASK : 0x00000070U VAL : 0x00000000U
8462 // .. ==> 0XF8000140[13:8] = 0x00000008U
8463 // .. ==> MASK : 0x00003F00U VAL : 0x00000800U
8464 // .. DIVISOR1 = 0x1
8465 // .. ==> 0XF8000140[25:20] = 0x00000001U
8466 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
8468 EMIT_MASKWRITE(0XF8000140, 0x03F03F71U ,0x00100801U),
8470 // .. ==> 0XF800014C[0:0] = 0x00000001U
8471 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
8473 // .. ==> 0XF800014C[5:4] = 0x00000000U
8474 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
8476 // .. ==> 0XF800014C[13:8] = 0x00000005U
8477 // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
8479 EMIT_MASKWRITE(0XF800014C, 0x00003F31U ,0x00000501U),
8481 // .. ==> 0XF8000150[0:0] = 0x00000001U
8482 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
8484 // .. ==> 0XF8000150[1:1] = 0x00000000U
8485 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
8487 // .. ==> 0XF8000150[5:4] = 0x00000000U
8488 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
8489 // .. DIVISOR = 0x14
8490 // .. ==> 0XF8000150[13:8] = 0x00000014U
8491 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
8493 EMIT_MASKWRITE(0XF8000150, 0x00003F33U ,0x00001401U),
8495 // .. ==> 0XF8000154[0:0] = 0x00000000U
8496 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
8498 // .. ==> 0XF8000154[1:1] = 0x00000001U
8499 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
8501 // .. ==> 0XF8000154[5:4] = 0x00000000U
8502 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
8503 // .. DIVISOR = 0x14
8504 // .. ==> 0XF8000154[13:8] = 0x00000014U
8505 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
8507 EMIT_MASKWRITE(0XF8000154, 0x00003F33U ,0x00001402U),
8509 // .. ==> 0XF8000168[0:0] = 0x00000001U
8510 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
8512 // .. ==> 0XF8000168[5:4] = 0x00000000U
8513 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
8515 // .. ==> 0XF8000168[13:8] = 0x00000005U
8516 // .. ==> MASK : 0x00003F00U VAL : 0x00000500U
8518 EMIT_MASKWRITE(0XF8000168, 0x00003F31U ,0x00000501U),
8520 // .. ==> 0XF8000170[5:4] = 0x00000000U
8521 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
8522 // .. DIVISOR0 = 0xa
8523 // .. ==> 0XF8000170[13:8] = 0x0000000AU
8524 // .. ==> MASK : 0x00003F00U VAL : 0x00000A00U
8525 // .. DIVISOR1 = 0x1
8526 // .. ==> 0XF8000170[25:20] = 0x00000001U
8527 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
8529 EMIT_MASKWRITE(0XF8000170, 0x03F03F30U ,0x00100A00U),
8531 // .. ==> 0XF8000180[5:4] = 0x00000000U
8532 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
8533 // .. DIVISOR0 = 0x7
8534 // .. ==> 0XF8000180[13:8] = 0x00000007U
8535 // .. ==> MASK : 0x00003F00U VAL : 0x00000700U
8536 // .. DIVISOR1 = 0x1
8537 // .. ==> 0XF8000180[25:20] = 0x00000001U
8538 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
8540 EMIT_MASKWRITE(0XF8000180, 0x03F03F30U ,0x00100700U),
8542 // .. ==> 0XF8000190[5:4] = 0x00000000U
8543 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
8544 // .. DIVISOR0 = 0x14
8545 // .. ==> 0XF8000190[13:8] = 0x00000014U
8546 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
8547 // .. DIVISOR1 = 0x1
8548 // .. ==> 0XF8000190[25:20] = 0x00000001U
8549 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
8551 EMIT_MASKWRITE(0XF8000190, 0x03F03F30U ,0x00101400U),
8553 // .. ==> 0XF80001A0[5:4] = 0x00000000U
8554 // .. ==> MASK : 0x00000030U VAL : 0x00000000U
8555 // .. DIVISOR0 = 0x14
8556 // .. ==> 0XF80001A0[13:8] = 0x00000014U
8557 // .. ==> MASK : 0x00003F00U VAL : 0x00001400U
8558 // .. DIVISOR1 = 0x1
8559 // .. ==> 0XF80001A0[25:20] = 0x00000001U
8560 // .. ==> MASK : 0x03F00000U VAL : 0x00100000U
8562 EMIT_MASKWRITE(0XF80001A0, 0x03F03F30U ,0x00101400U),
8563 // .. CLK_621_TRUE = 0x1
8564 // .. ==> 0XF80001C4[0:0] = 0x00000001U
8565 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
8567 EMIT_MASKWRITE(0XF80001C4, 0x00000001U ,0x00000001U),
8568 // .. DMA_CPU_2XCLKACT = 0x1
8569 // .. ==> 0XF800012C[0:0] = 0x00000001U
8570 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
8571 // .. USB0_CPU_1XCLKACT = 0x1
8572 // .. ==> 0XF800012C[2:2] = 0x00000001U
8573 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
8574 // .. USB1_CPU_1XCLKACT = 0x1
8575 // .. ==> 0XF800012C[3:3] = 0x00000001U
8576 // .. ==> MASK : 0x00000008U VAL : 0x00000008U
8577 // .. GEM0_CPU_1XCLKACT = 0x1
8578 // .. ==> 0XF800012C[6:6] = 0x00000001U
8579 // .. ==> MASK : 0x00000040U VAL : 0x00000040U
8580 // .. GEM1_CPU_1XCLKACT = 0x0
8581 // .. ==> 0XF800012C[7:7] = 0x00000000U
8582 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
8583 // .. SDI0_CPU_1XCLKACT = 0x1
8584 // .. ==> 0XF800012C[10:10] = 0x00000001U
8585 // .. ==> MASK : 0x00000400U VAL : 0x00000400U
8586 // .. SDI1_CPU_1XCLKACT = 0x0
8587 // .. ==> 0XF800012C[11:11] = 0x00000000U
8588 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
8589 // .. SPI0_CPU_1XCLKACT = 0x0
8590 // .. ==> 0XF800012C[14:14] = 0x00000000U
8591 // .. ==> MASK : 0x00004000U VAL : 0x00000000U
8592 // .. SPI1_CPU_1XCLKACT = 0x0
8593 // .. ==> 0XF800012C[15:15] = 0x00000000U
8594 // .. ==> MASK : 0x00008000U VAL : 0x00000000U
8595 // .. CAN0_CPU_1XCLKACT = 0x0
8596 // .. ==> 0XF800012C[16:16] = 0x00000000U
8597 // .. ==> MASK : 0x00010000U VAL : 0x00000000U
8598 // .. CAN1_CPU_1XCLKACT = 0x0
8599 // .. ==> 0XF800012C[17:17] = 0x00000000U
8600 // .. ==> MASK : 0x00020000U VAL : 0x00000000U
8601 // .. I2C0_CPU_1XCLKACT = 0x1
8602 // .. ==> 0XF800012C[18:18] = 0x00000001U
8603 // .. ==> MASK : 0x00040000U VAL : 0x00040000U
8604 // .. I2C1_CPU_1XCLKACT = 0x1
8605 // .. ==> 0XF800012C[19:19] = 0x00000001U
8606 // .. ==> MASK : 0x00080000U VAL : 0x00080000U
8607 // .. UART0_CPU_1XCLKACT = 0x0
8608 // .. ==> 0XF800012C[20:20] = 0x00000000U
8609 // .. ==> MASK : 0x00100000U VAL : 0x00000000U
8610 // .. UART1_CPU_1XCLKACT = 0x1
8611 // .. ==> 0XF800012C[21:21] = 0x00000001U
8612 // .. ==> MASK : 0x00200000U VAL : 0x00200000U
8613 // .. GPIO_CPU_1XCLKACT = 0x1
8614 // .. ==> 0XF800012C[22:22] = 0x00000001U
8615 // .. ==> MASK : 0x00400000U VAL : 0x00400000U
8616 // .. LQSPI_CPU_1XCLKACT = 0x1
8617 // .. ==> 0XF800012C[23:23] = 0x00000001U
8618 // .. ==> MASK : 0x00800000U VAL : 0x00800000U
8619 // .. SMC_CPU_1XCLKACT = 0x1
8620 // .. ==> 0XF800012C[24:24] = 0x00000001U
8621 // .. ==> MASK : 0x01000000U VAL : 0x01000000U
8623 EMIT_MASKWRITE(0XF800012C, 0x01FFCCCDU ,0x01EC044DU),
8624 // .. FINISH: CLOCK CONTROL SLCR REGISTERS
8625 // .. START: THIS SHOULD BE BLANK
8626 // .. FINISH: THIS SHOULD BE BLANK
8627 // .. START: LOCK IT BACK
8628 // .. LOCK_KEY = 0X767B
8629 // .. ==> 0XF8000004[15:0] = 0x0000767BU
8630 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
8632 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
8633 // .. FINISH: LOCK IT BACK
8641 unsigned long ps7_ddr_init_data_1_0[] = {
8643 // .. START: DDR INITIALIZATION
8644 // .. .. START: LOCK DDR
8645 // .. .. reg_ddrc_soft_rstb = 0
8646 // .. .. ==> 0XF8006000[0:0] = 0x00000000U
8647 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
8648 // .. .. reg_ddrc_powerdown_en = 0x0
8649 // .. .. ==> 0XF8006000[1:1] = 0x00000000U
8650 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
8651 // .. .. reg_ddrc_data_bus_width = 0x0
8652 // .. .. ==> 0XF8006000[3:2] = 0x00000000U
8653 // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
8654 // .. .. reg_ddrc_burst8_refresh = 0x0
8655 // .. .. ==> 0XF8006000[6:4] = 0x00000000U
8656 // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
8657 // .. .. reg_ddrc_rdwr_idle_gap = 0x1
8658 // .. .. ==> 0XF8006000[13:7] = 0x00000001U
8659 // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
8660 // .. .. reg_ddrc_dis_rd_bypass = 0x0
8661 // .. .. ==> 0XF8006000[14:14] = 0x00000000U
8662 // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
8663 // .. .. reg_ddrc_dis_act_bypass = 0x0
8664 // .. .. ==> 0XF8006000[15:15] = 0x00000000U
8665 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
8666 // .. .. reg_ddrc_dis_auto_refresh = 0x0
8667 // .. .. ==> 0XF8006000[16:16] = 0x00000000U
8668 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
8670 EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000080U),
8671 // .. .. FINISH: LOCK DDR
8672 // .. .. reg_ddrc_t_rfc_nom_x32 = 0x81
8673 // .. .. ==> 0XF8006004[11:0] = 0x00000081U
8674 // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000081U
8675 // .. .. reg_ddrc_active_ranks = 0x1
8676 // .. .. ==> 0XF8006004[13:12] = 0x00000001U
8677 // .. .. ==> MASK : 0x00003000U VAL : 0x00001000U
8678 // .. .. reg_ddrc_addrmap_cs_bit0 = 0x0
8679 // .. .. ==> 0XF8006004[18:14] = 0x00000000U
8680 // .. .. ==> MASK : 0x0007C000U VAL : 0x00000000U
8681 // .. .. reg_ddrc_wr_odt_block = 0x1
8682 // .. .. ==> 0XF8006004[20:19] = 0x00000001U
8683 // .. .. ==> MASK : 0x00180000U VAL : 0x00080000U
8684 // .. .. reg_ddrc_diff_rank_rd_2cycle_gap = 0x0
8685 // .. .. ==> 0XF8006004[21:21] = 0x00000000U
8686 // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
8687 // .. .. reg_ddrc_addrmap_cs_bit1 = 0x0
8688 // .. .. ==> 0XF8006004[26:22] = 0x00000000U
8689 // .. .. ==> MASK : 0x07C00000U VAL : 0x00000000U
8690 // .. .. reg_ddrc_addrmap_open_bank = 0x0
8691 // .. .. ==> 0XF8006004[27:27] = 0x00000000U
8692 // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
8693 // .. .. reg_ddrc_addrmap_4bank_ram = 0x0
8694 // .. .. ==> 0XF8006004[28:28] = 0x00000000U
8695 // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
8697 EMIT_MASKWRITE(0XF8006004, 0x1FFFFFFFU ,0x00081081U),
8698 // .. .. reg_ddrc_hpr_min_non_critical_x32 = 0xf
8699 // .. .. ==> 0XF8006008[10:0] = 0x0000000FU
8700 // .. .. ==> MASK : 0x000007FFU VAL : 0x0000000FU
8701 // .. .. reg_ddrc_hpr_max_starve_x32 = 0xf
8702 // .. .. ==> 0XF8006008[21:11] = 0x0000000FU
8703 // .. .. ==> MASK : 0x003FF800U VAL : 0x00007800U
8704 // .. .. reg_ddrc_hpr_xact_run_length = 0xf
8705 // .. .. ==> 0XF8006008[25:22] = 0x0000000FU
8706 // .. .. ==> MASK : 0x03C00000U VAL : 0x03C00000U
8708 EMIT_MASKWRITE(0XF8006008, 0x03FFFFFFU ,0x03C0780FU),
8709 // .. .. reg_ddrc_lpr_min_non_critical_x32 = 0x1
8710 // .. .. ==> 0XF800600C[10:0] = 0x00000001U
8711 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
8712 // .. .. reg_ddrc_lpr_max_starve_x32 = 0x2
8713 // .. .. ==> 0XF800600C[21:11] = 0x00000002U
8714 // .. .. ==> MASK : 0x003FF800U VAL : 0x00001000U
8715 // .. .. reg_ddrc_lpr_xact_run_length = 0x8
8716 // .. .. ==> 0XF800600C[25:22] = 0x00000008U
8717 // .. .. ==> MASK : 0x03C00000U VAL : 0x02000000U
8719 EMIT_MASKWRITE(0XF800600C, 0x03FFFFFFU ,0x02001001U),
8720 // .. .. reg_ddrc_w_min_non_critical_x32 = 0x1
8721 // .. .. ==> 0XF8006010[10:0] = 0x00000001U
8722 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000001U
8723 // .. .. reg_ddrc_w_xact_run_length = 0x8
8724 // .. .. ==> 0XF8006010[14:11] = 0x00000008U
8725 // .. .. ==> MASK : 0x00007800U VAL : 0x00004000U
8726 // .. .. reg_ddrc_w_max_starve_x32 = 0x2
8727 // .. .. ==> 0XF8006010[25:15] = 0x00000002U
8728 // .. .. ==> MASK : 0x03FF8000U VAL : 0x00010000U
8730 EMIT_MASKWRITE(0XF8006010, 0x03FFFFFFU ,0x00014001U),
8731 // .. .. reg_ddrc_t_rc = 0x1b
8732 // .. .. ==> 0XF8006014[5:0] = 0x0000001BU
8733 // .. .. ==> MASK : 0x0000003FU VAL : 0x0000001BU
8734 // .. .. reg_ddrc_t_rfc_min = 0x56
8735 // .. .. ==> 0XF8006014[13:6] = 0x00000056U
8736 // .. .. ==> MASK : 0x00003FC0U VAL : 0x00001580U
8737 // .. .. reg_ddrc_post_selfref_gap_x32 = 0x10
8738 // .. .. ==> 0XF8006014[20:14] = 0x00000010U
8739 // .. .. ==> MASK : 0x001FC000U VAL : 0x00040000U
8741 EMIT_MASKWRITE(0XF8006014, 0x001FFFFFU ,0x0004159BU),
8742 // .. .. reg_ddrc_wr2pre = 0x12
8743 // .. .. ==> 0XF8006018[4:0] = 0x00000012U
8744 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000012U
8745 // .. .. reg_ddrc_powerdown_to_x32 = 0x6
8746 // .. .. ==> 0XF8006018[9:5] = 0x00000006U
8747 // .. .. ==> MASK : 0x000003E0U VAL : 0x000000C0U
8748 // .. .. reg_ddrc_t_faw = 0x18
8749 // .. .. ==> 0XF8006018[15:10] = 0x00000018U
8750 // .. .. ==> MASK : 0x0000FC00U VAL : 0x00006000U
8751 // .. .. reg_ddrc_t_ras_max = 0x24
8752 // .. .. ==> 0XF8006018[21:16] = 0x00000024U
8753 // .. .. ==> MASK : 0x003F0000U VAL : 0x00240000U
8754 // .. .. reg_ddrc_t_ras_min = 0x14
8755 // .. .. ==> 0XF8006018[26:22] = 0x00000014U
8756 // .. .. ==> MASK : 0x07C00000U VAL : 0x05000000U
8757 // .. .. reg_ddrc_t_cke = 0x4
8758 // .. .. ==> 0XF8006018[31:28] = 0x00000004U
8759 // .. .. ==> MASK : 0xF0000000U VAL : 0x40000000U
8761 EMIT_MASKWRITE(0XF8006018, 0xF7FFFFFFU ,0x452460D2U),
8762 // .. .. reg_ddrc_write_latency = 0x5
8763 // .. .. ==> 0XF800601C[4:0] = 0x00000005U
8764 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000005U
8765 // .. .. reg_ddrc_rd2wr = 0x7
8766 // .. .. ==> 0XF800601C[9:5] = 0x00000007U
8767 // .. .. ==> MASK : 0x000003E0U VAL : 0x000000E0U
8768 // .. .. reg_ddrc_wr2rd = 0xe
8769 // .. .. ==> 0XF800601C[14:10] = 0x0000000EU
8770 // .. .. ==> MASK : 0x00007C00U VAL : 0x00003800U
8771 // .. .. reg_ddrc_t_xp = 0x4
8772 // .. .. ==> 0XF800601C[19:15] = 0x00000004U
8773 // .. .. ==> MASK : 0x000F8000U VAL : 0x00020000U
8774 // .. .. reg_ddrc_pad_pd = 0x0
8775 // .. .. ==> 0XF800601C[22:20] = 0x00000000U
8776 // .. .. ==> MASK : 0x00700000U VAL : 0x00000000U
8777 // .. .. reg_ddrc_rd2pre = 0x4
8778 // .. .. ==> 0XF800601C[27:23] = 0x00000004U
8779 // .. .. ==> MASK : 0x0F800000U VAL : 0x02000000U
8780 // .. .. reg_ddrc_t_rcd = 0x7
8781 // .. .. ==> 0XF800601C[31:28] = 0x00000007U
8782 // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
8784 EMIT_MASKWRITE(0XF800601C, 0xFFFFFFFFU ,0x720238E5U),
8785 // .. .. reg_ddrc_t_ccd = 0x4
8786 // .. .. ==> 0XF8006020[4:2] = 0x00000004U
8787 // .. .. ==> MASK : 0x0000001CU VAL : 0x00000010U
8788 // .. .. reg_ddrc_t_rrd = 0x6
8789 // .. .. ==> 0XF8006020[7:5] = 0x00000006U
8790 // .. .. ==> MASK : 0x000000E0U VAL : 0x000000C0U
8791 // .. .. reg_ddrc_refresh_margin = 0x2
8792 // .. .. ==> 0XF8006020[11:8] = 0x00000002U
8793 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000200U
8794 // .. .. reg_ddrc_t_rp = 0x7
8795 // .. .. ==> 0XF8006020[15:12] = 0x00000007U
8796 // .. .. ==> MASK : 0x0000F000U VAL : 0x00007000U
8797 // .. .. reg_ddrc_refresh_to_x32 = 0x8
8798 // .. .. ==> 0XF8006020[20:16] = 0x00000008U
8799 // .. .. ==> MASK : 0x001F0000U VAL : 0x00080000U
8800 // .. .. reg_ddrc_sdram = 0x1
8801 // .. .. ==> 0XF8006020[21:21] = 0x00000001U
8802 // .. .. ==> MASK : 0x00200000U VAL : 0x00200000U
8803 // .. .. reg_ddrc_mobile = 0x0
8804 // .. .. ==> 0XF8006020[22:22] = 0x00000000U
8805 // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
8806 // .. .. reg_ddrc_clock_stop_en = 0x0
8807 // .. .. ==> 0XF8006020[23:23] = 0x00000000U
8808 // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
8809 // .. .. reg_ddrc_read_latency = 0x7
8810 // .. .. ==> 0XF8006020[28:24] = 0x00000007U
8811 // .. .. ==> MASK : 0x1F000000U VAL : 0x07000000U
8812 // .. .. reg_phy_mode_ddr1_ddr2 = 0x1
8813 // .. .. ==> 0XF8006020[29:29] = 0x00000001U
8814 // .. .. ==> MASK : 0x20000000U VAL : 0x20000000U
8815 // .. .. reg_ddrc_dis_pad_pd = 0x0
8816 // .. .. ==> 0XF8006020[30:30] = 0x00000000U
8817 // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
8818 // .. .. reg_ddrc_loopback = 0x0
8819 // .. .. ==> 0XF8006020[31:31] = 0x00000000U
8820 // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
8822 EMIT_MASKWRITE(0XF8006020, 0xFFFFFFFCU ,0x272872D0U),
8823 // .. .. reg_ddrc_en_2t_timing_mode = 0x0
8824 // .. .. ==> 0XF8006024[0:0] = 0x00000000U
8825 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
8826 // .. .. reg_ddrc_prefer_write = 0x0
8827 // .. .. ==> 0XF8006024[1:1] = 0x00000000U
8828 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
8829 // .. .. reg_ddrc_max_rank_rd = 0xf
8830 // .. .. ==> 0XF8006024[5:2] = 0x0000000FU
8831 // .. .. ==> MASK : 0x0000003CU VAL : 0x0000003CU
8832 // .. .. reg_ddrc_mr_wr = 0x0
8833 // .. .. ==> 0XF8006024[6:6] = 0x00000000U
8834 // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
8835 // .. .. reg_ddrc_mr_addr = 0x0
8836 // .. .. ==> 0XF8006024[8:7] = 0x00000000U
8837 // .. .. ==> MASK : 0x00000180U VAL : 0x00000000U
8838 // .. .. reg_ddrc_mr_data = 0x0
8839 // .. .. ==> 0XF8006024[24:9] = 0x00000000U
8840 // .. .. ==> MASK : 0x01FFFE00U VAL : 0x00000000U
8841 // .. .. ddrc_reg_mr_wr_busy = 0x0
8842 // .. .. ==> 0XF8006024[25:25] = 0x00000000U
8843 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
8844 // .. .. reg_ddrc_mr_type = 0x0
8845 // .. .. ==> 0XF8006024[26:26] = 0x00000000U
8846 // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
8847 // .. .. reg_ddrc_mr_rdata_valid = 0x0
8848 // .. .. ==> 0XF8006024[27:27] = 0x00000000U
8849 // .. .. ==> MASK : 0x08000000U VAL : 0x00000000U
8851 EMIT_MASKWRITE(0XF8006024, 0x0FFFFFFFU ,0x0000003CU),
8852 // .. .. reg_ddrc_final_wait_x32 = 0x7
8853 // .. .. ==> 0XF8006028[6:0] = 0x00000007U
8854 // .. .. ==> MASK : 0x0000007FU VAL : 0x00000007U
8855 // .. .. reg_ddrc_pre_ocd_x32 = 0x0
8856 // .. .. ==> 0XF8006028[10:7] = 0x00000000U
8857 // .. .. ==> MASK : 0x00000780U VAL : 0x00000000U
8858 // .. .. reg_ddrc_t_mrd = 0x4
8859 // .. .. ==> 0XF8006028[13:11] = 0x00000004U
8860 // .. .. ==> MASK : 0x00003800U VAL : 0x00002000U
8862 EMIT_MASKWRITE(0XF8006028, 0x00003FFFU ,0x00002007U),
8863 // .. .. reg_ddrc_emr2 = 0x8
8864 // .. .. ==> 0XF800602C[15:0] = 0x00000008U
8865 // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000008U
8866 // .. .. reg_ddrc_emr3 = 0x0
8867 // .. .. ==> 0XF800602C[31:16] = 0x00000000U
8868 // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00000000U
8870 EMIT_MASKWRITE(0XF800602C, 0xFFFFFFFFU ,0x00000008U),
8871 // .. .. reg_ddrc_mr = 0x930
8872 // .. .. ==> 0XF8006030[15:0] = 0x00000930U
8873 // .. .. ==> MASK : 0x0000FFFFU VAL : 0x00000930U
8874 // .. .. reg_ddrc_emr = 0x4
8875 // .. .. ==> 0XF8006030[31:16] = 0x00000004U
8876 // .. .. ==> MASK : 0xFFFF0000U VAL : 0x00040000U
8878 EMIT_MASKWRITE(0XF8006030, 0xFFFFFFFFU ,0x00040930U),
8879 // .. .. reg_ddrc_burst_rdwr = 0x4
8880 // .. .. ==> 0XF8006034[3:0] = 0x00000004U
8881 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000004U
8882 // .. .. reg_ddrc_pre_cke_x1024 = 0x105
8883 // .. .. ==> 0XF8006034[13:4] = 0x00000105U
8884 // .. .. ==> MASK : 0x00003FF0U VAL : 0x00001050U
8885 // .. .. reg_ddrc_post_cke_x1024 = 0x1
8886 // .. .. ==> 0XF8006034[25:16] = 0x00000001U
8887 // .. .. ==> MASK : 0x03FF0000U VAL : 0x00010000U
8888 // .. .. reg_ddrc_burstchop = 0x0
8889 // .. .. ==> 0XF8006034[28:28] = 0x00000000U
8890 // .. .. ==> MASK : 0x10000000U VAL : 0x00000000U
8892 EMIT_MASKWRITE(0XF8006034, 0x13FF3FFFU ,0x00011054U),
8893 // .. .. reg_ddrc_force_low_pri_n = 0x0
8894 // .. .. ==> 0XF8006038[0:0] = 0x00000000U
8895 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
8896 // .. .. reg_ddrc_dis_dq = 0x0
8897 // .. .. ==> 0XF8006038[1:1] = 0x00000000U
8898 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
8899 // .. .. reg_phy_debug_mode = 0x0
8900 // .. .. ==> 0XF8006038[6:6] = 0x00000000U
8901 // .. .. ==> MASK : 0x00000040U VAL : 0x00000000U
8902 // .. .. reg_phy_wr_level_start = 0x0
8903 // .. .. ==> 0XF8006038[7:7] = 0x00000000U
8904 // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
8905 // .. .. reg_phy_rd_level_start = 0x0
8906 // .. .. ==> 0XF8006038[8:8] = 0x00000000U
8907 // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
8908 // .. .. reg_phy_dq0_wait_t = 0x0
8909 // .. .. ==> 0XF8006038[12:9] = 0x00000000U
8910 // .. .. ==> MASK : 0x00001E00U VAL : 0x00000000U
8912 EMIT_MASKWRITE(0XF8006038, 0x00001FC3U ,0x00000000U),
8913 // .. .. reg_ddrc_addrmap_bank_b0 = 0x7
8914 // .. .. ==> 0XF800603C[3:0] = 0x00000007U
8915 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000007U
8916 // .. .. reg_ddrc_addrmap_bank_b1 = 0x7
8917 // .. .. ==> 0XF800603C[7:4] = 0x00000007U
8918 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000070U
8919 // .. .. reg_ddrc_addrmap_bank_b2 = 0x7
8920 // .. .. ==> 0XF800603C[11:8] = 0x00000007U
8921 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000700U
8922 // .. .. reg_ddrc_addrmap_col_b5 = 0x0
8923 // .. .. ==> 0XF800603C[15:12] = 0x00000000U
8924 // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
8925 // .. .. reg_ddrc_addrmap_col_b6 = 0x0
8926 // .. .. ==> 0XF800603C[19:16] = 0x00000000U
8927 // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
8929 EMIT_MASKWRITE(0XF800603C, 0x000FFFFFU ,0x00000777U),
8930 // .. .. reg_ddrc_addrmap_col_b2 = 0x0
8931 // .. .. ==> 0XF8006040[3:0] = 0x00000000U
8932 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
8933 // .. .. reg_ddrc_addrmap_col_b3 = 0x0
8934 // .. .. ==> 0XF8006040[7:4] = 0x00000000U
8935 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
8936 // .. .. reg_ddrc_addrmap_col_b4 = 0x0
8937 // .. .. ==> 0XF8006040[11:8] = 0x00000000U
8938 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
8939 // .. .. reg_ddrc_addrmap_col_b7 = 0x0
8940 // .. .. ==> 0XF8006040[15:12] = 0x00000000U
8941 // .. .. ==> MASK : 0x0000F000U VAL : 0x00000000U
8942 // .. .. reg_ddrc_addrmap_col_b8 = 0x0
8943 // .. .. ==> 0XF8006040[19:16] = 0x00000000U
8944 // .. .. ==> MASK : 0x000F0000U VAL : 0x00000000U
8945 // .. .. reg_ddrc_addrmap_col_b9 = 0xf
8946 // .. .. ==> 0XF8006040[23:20] = 0x0000000FU
8947 // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
8948 // .. .. reg_ddrc_addrmap_col_b10 = 0xf
8949 // .. .. ==> 0XF8006040[27:24] = 0x0000000FU
8950 // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
8951 // .. .. reg_ddrc_addrmap_col_b11 = 0xf
8952 // .. .. ==> 0XF8006040[31:28] = 0x0000000FU
8953 // .. .. ==> MASK : 0xF0000000U VAL : 0xF0000000U
8955 EMIT_MASKWRITE(0XF8006040, 0xFFFFFFFFU ,0xFFF00000U),
8956 // .. .. reg_ddrc_addrmap_row_b0 = 0x6
8957 // .. .. ==> 0XF8006044[3:0] = 0x00000006U
8958 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000006U
8959 // .. .. reg_ddrc_addrmap_row_b1 = 0x6
8960 // .. .. ==> 0XF8006044[7:4] = 0x00000006U
8961 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000060U
8962 // .. .. reg_ddrc_addrmap_row_b2_11 = 0x6
8963 // .. .. ==> 0XF8006044[11:8] = 0x00000006U
8964 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000600U
8965 // .. .. reg_ddrc_addrmap_row_b12 = 0x6
8966 // .. .. ==> 0XF8006044[15:12] = 0x00000006U
8967 // .. .. ==> MASK : 0x0000F000U VAL : 0x00006000U
8968 // .. .. reg_ddrc_addrmap_row_b13 = 0x6
8969 // .. .. ==> 0XF8006044[19:16] = 0x00000006U
8970 // .. .. ==> MASK : 0x000F0000U VAL : 0x00060000U
8971 // .. .. reg_ddrc_addrmap_row_b14 = 0xf
8972 // .. .. ==> 0XF8006044[23:20] = 0x0000000FU
8973 // .. .. ==> MASK : 0x00F00000U VAL : 0x00F00000U
8974 // .. .. reg_ddrc_addrmap_row_b15 = 0xf
8975 // .. .. ==> 0XF8006044[27:24] = 0x0000000FU
8976 // .. .. ==> MASK : 0x0F000000U VAL : 0x0F000000U
8978 EMIT_MASKWRITE(0XF8006044, 0x0FFFFFFFU ,0x0FF66666U),
8979 // .. .. reg_ddrc_rank0_rd_odt = 0x0
8980 // .. .. ==> 0XF8006048[2:0] = 0x00000000U
8981 // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
8982 // .. .. reg_ddrc_rank0_wr_odt = 0x1
8983 // .. .. ==> 0XF8006048[5:3] = 0x00000001U
8984 // .. .. ==> MASK : 0x00000038U VAL : 0x00000008U
8985 // .. .. reg_ddrc_rank1_rd_odt = 0x1
8986 // .. .. ==> 0XF8006048[8:6] = 0x00000001U
8987 // .. .. ==> MASK : 0x000001C0U VAL : 0x00000040U
8988 // .. .. reg_ddrc_rank1_wr_odt = 0x1
8989 // .. .. ==> 0XF8006048[11:9] = 0x00000001U
8990 // .. .. ==> MASK : 0x00000E00U VAL : 0x00000200U
8991 // .. .. reg_phy_rd_local_odt = 0x0
8992 // .. .. ==> 0XF8006048[13:12] = 0x00000000U
8993 // .. .. ==> MASK : 0x00003000U VAL : 0x00000000U
8994 // .. .. reg_phy_wr_local_odt = 0x3
8995 // .. .. ==> 0XF8006048[15:14] = 0x00000003U
8996 // .. .. ==> MASK : 0x0000C000U VAL : 0x0000C000U
8997 // .. .. reg_phy_idle_local_odt = 0x3
8998 // .. .. ==> 0XF8006048[17:16] = 0x00000003U
8999 // .. .. ==> MASK : 0x00030000U VAL : 0x00030000U
9000 // .. .. reg_ddrc_rank2_rd_odt = 0x0
9001 // .. .. ==> 0XF8006048[20:18] = 0x00000000U
9002 // .. .. ==> MASK : 0x001C0000U VAL : 0x00000000U
9003 // .. .. reg_ddrc_rank2_wr_odt = 0x0
9004 // .. .. ==> 0XF8006048[23:21] = 0x00000000U
9005 // .. .. ==> MASK : 0x00E00000U VAL : 0x00000000U
9006 // .. .. reg_ddrc_rank3_rd_odt = 0x0
9007 // .. .. ==> 0XF8006048[26:24] = 0x00000000U
9008 // .. .. ==> MASK : 0x07000000U VAL : 0x00000000U
9009 // .. .. reg_ddrc_rank3_wr_odt = 0x0
9010 // .. .. ==> 0XF8006048[29:27] = 0x00000000U
9011 // .. .. ==> MASK : 0x38000000U VAL : 0x00000000U
9013 EMIT_MASKWRITE(0XF8006048, 0x3FFFFFFFU ,0x0003C248U),
9014 // .. .. reg_phy_rd_cmd_to_data = 0x0
9015 // .. .. ==> 0XF8006050[3:0] = 0x00000000U
9016 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
9017 // .. .. reg_phy_wr_cmd_to_data = 0x0
9018 // .. .. ==> 0XF8006050[7:4] = 0x00000000U
9019 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
9020 // .. .. reg_phy_rdc_we_to_re_delay = 0x8
9021 // .. .. ==> 0XF8006050[11:8] = 0x00000008U
9022 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000800U
9023 // .. .. reg_phy_rdc_fifo_rst_disable = 0x0
9024 // .. .. ==> 0XF8006050[15:15] = 0x00000000U
9025 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
9026 // .. .. reg_phy_use_fixed_re = 0x1
9027 // .. .. ==> 0XF8006050[16:16] = 0x00000001U
9028 // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
9029 // .. .. reg_phy_rdc_fifo_rst_err_cnt_clr = 0x0
9030 // .. .. ==> 0XF8006050[17:17] = 0x00000000U
9031 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9032 // .. .. reg_phy_dis_phy_ctrl_rstn = 0x0
9033 // .. .. ==> 0XF8006050[18:18] = 0x00000000U
9034 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9035 // .. .. reg_phy_clk_stall_level = 0x0
9036 // .. .. ==> 0XF8006050[19:19] = 0x00000000U
9037 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
9038 // .. .. reg_phy_gatelvl_num_of_dq0 = 0x7
9039 // .. .. ==> 0XF8006050[27:24] = 0x00000007U
9040 // .. .. ==> MASK : 0x0F000000U VAL : 0x07000000U
9041 // .. .. reg_phy_wrlvl_num_of_dq0 = 0x7
9042 // .. .. ==> 0XF8006050[31:28] = 0x00000007U
9043 // .. .. ==> MASK : 0xF0000000U VAL : 0x70000000U
9045 EMIT_MASKWRITE(0XF8006050, 0xFF0F8FFFU ,0x77010800U),
9046 // .. .. reg_ddrc_dll_calib_to_min_x1024 = 0x1
9047 // .. .. ==> 0XF8006058[7:0] = 0x00000001U
9048 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000001U
9049 // .. .. reg_ddrc_dll_calib_to_max_x1024 = 0x1
9050 // .. .. ==> 0XF8006058[15:8] = 0x00000001U
9051 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000100U
9052 // .. .. reg_ddrc_dis_dll_calib = 0x0
9053 // .. .. ==> 0XF8006058[16:16] = 0x00000000U
9054 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9056 EMIT_MASKWRITE(0XF8006058, 0x0001FFFFU ,0x00000101U),
9057 // .. .. reg_ddrc_rd_odt_delay = 0x3
9058 // .. .. ==> 0XF800605C[3:0] = 0x00000003U
9059 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000003U
9060 // .. .. reg_ddrc_wr_odt_delay = 0x0
9061 // .. .. ==> 0XF800605C[7:4] = 0x00000000U
9062 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
9063 // .. .. reg_ddrc_rd_odt_hold = 0x0
9064 // .. .. ==> 0XF800605C[11:8] = 0x00000000U
9065 // .. .. ==> MASK : 0x00000F00U VAL : 0x00000000U
9066 // .. .. reg_ddrc_wr_odt_hold = 0x5
9067 // .. .. ==> 0XF800605C[15:12] = 0x00000005U
9068 // .. .. ==> MASK : 0x0000F000U VAL : 0x00005000U
9070 EMIT_MASKWRITE(0XF800605C, 0x0000FFFFU ,0x00005003U),
9071 // .. .. reg_ddrc_pageclose = 0x0
9072 // .. .. ==> 0XF8006060[0:0] = 0x00000000U
9073 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
9074 // .. .. reg_ddrc_lpr_num_entries = 0x1f
9075 // .. .. ==> 0XF8006060[6:1] = 0x0000001FU
9076 // .. .. ==> MASK : 0x0000007EU VAL : 0x0000003EU
9077 // .. .. reg_ddrc_auto_pre_en = 0x0
9078 // .. .. ==> 0XF8006060[7:7] = 0x00000000U
9079 // .. .. ==> MASK : 0x00000080U VAL : 0x00000000U
9080 // .. .. reg_ddrc_refresh_update_level = 0x0
9081 // .. .. ==> 0XF8006060[8:8] = 0x00000000U
9082 // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
9083 // .. .. reg_ddrc_dis_wc = 0x0
9084 // .. .. ==> 0XF8006060[9:9] = 0x00000000U
9085 // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
9086 // .. .. reg_ddrc_dis_collision_page_opt = 0x0
9087 // .. .. ==> 0XF8006060[10:10] = 0x00000000U
9088 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9089 // .. .. reg_ddrc_selfref_en = 0x0
9090 // .. .. ==> 0XF8006060[12:12] = 0x00000000U
9091 // .. .. ==> MASK : 0x00001000U VAL : 0x00000000U
9093 EMIT_MASKWRITE(0XF8006060, 0x000017FFU ,0x0000003EU),
9094 // .. .. reg_ddrc_go2critical_hysteresis = 0x0
9095 // .. .. ==> 0XF8006064[12:5] = 0x00000000U
9096 // .. .. ==> MASK : 0x00001FE0U VAL : 0x00000000U
9097 // .. .. reg_arb_go2critical_en = 0x1
9098 // .. .. ==> 0XF8006064[17:17] = 0x00000001U
9099 // .. .. ==> MASK : 0x00020000U VAL : 0x00020000U
9101 EMIT_MASKWRITE(0XF8006064, 0x00021FE0U ,0x00020000U),
9102 // .. .. reg_ddrc_wrlvl_ww = 0x41
9103 // .. .. ==> 0XF8006068[7:0] = 0x00000041U
9104 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000041U
9105 // .. .. reg_ddrc_rdlvl_rr = 0x41
9106 // .. .. ==> 0XF8006068[15:8] = 0x00000041U
9107 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00004100U
9108 // .. .. reg_ddrc_dfi_t_wlmrd = 0x28
9109 // .. .. ==> 0XF8006068[25:16] = 0x00000028U
9110 // .. .. ==> MASK : 0x03FF0000U VAL : 0x00280000U
9112 EMIT_MASKWRITE(0XF8006068, 0x03FFFFFFU ,0x00284141U),
9113 // .. .. dfi_t_ctrlupd_interval_min_x1024 = 0x10
9114 // .. .. ==> 0XF800606C[7:0] = 0x00000010U
9115 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000010U
9116 // .. .. dfi_t_ctrlupd_interval_max_x1024 = 0x16
9117 // .. .. ==> 0XF800606C[15:8] = 0x00000016U
9118 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00001600U
9120 EMIT_MASKWRITE(0XF800606C, 0x0000FFFFU ,0x00001610U),
9121 // .. .. refresh_timer0_start_value_x32 = 0x0
9122 // .. .. ==> 0XF80060A0[11:0] = 0x00000000U
9123 // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000000U
9124 // .. .. refresh_timer1_start_value_x32 = 0x8
9125 // .. .. ==> 0XF80060A0[23:12] = 0x00000008U
9126 // .. .. ==> MASK : 0x00FFF000U VAL : 0x00008000U
9128 EMIT_MASKWRITE(0XF80060A0, 0x00FFFFFFU ,0x00008000U),
9129 // .. .. reg_ddrc_dis_auto_zq = 0x0
9130 // .. .. ==> 0XF80060A4[0:0] = 0x00000000U
9131 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
9132 // .. .. reg_ddrc_ddr3 = 0x1
9133 // .. .. ==> 0XF80060A4[1:1] = 0x00000001U
9134 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
9135 // .. .. reg_ddrc_t_mod = 0x200
9136 // .. .. ==> 0XF80060A4[11:2] = 0x00000200U
9137 // .. .. ==> MASK : 0x00000FFCU VAL : 0x00000800U
9138 // .. .. reg_ddrc_t_zq_long_nop = 0x200
9139 // .. .. ==> 0XF80060A4[21:12] = 0x00000200U
9140 // .. .. ==> MASK : 0x003FF000U VAL : 0x00200000U
9141 // .. .. reg_ddrc_t_zq_short_nop = 0x40
9142 // .. .. ==> 0XF80060A4[31:22] = 0x00000040U
9143 // .. .. ==> MASK : 0xFFC00000U VAL : 0x10000000U
9145 EMIT_MASKWRITE(0XF80060A4, 0xFFFFFFFFU ,0x10200802U),
9146 // .. .. t_zq_short_interval_x1024 = 0xcb73
9147 // .. .. ==> 0XF80060A8[19:0] = 0x0000CB73U
9148 // .. .. ==> MASK : 0x000FFFFFU VAL : 0x0000CB73U
9149 // .. .. dram_rstn_x1024 = 0x69
9150 // .. .. ==> 0XF80060A8[27:20] = 0x00000069U
9151 // .. .. ==> MASK : 0x0FF00000U VAL : 0x06900000U
9153 EMIT_MASKWRITE(0XF80060A8, 0x0FFFFFFFU ,0x0690CB73U),
9154 // .. .. deeppowerdown_en = 0x0
9155 // .. .. ==> 0XF80060AC[0:0] = 0x00000000U
9156 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
9157 // .. .. deeppowerdown_to_x1024 = 0xff
9158 // .. .. ==> 0XF80060AC[8:1] = 0x000000FFU
9159 // .. .. ==> MASK : 0x000001FEU VAL : 0x000001FEU
9161 EMIT_MASKWRITE(0XF80060AC, 0x000001FFU ,0x000001FEU),
9162 // .. .. dfi_wrlvl_max_x1024 = 0xfff
9163 // .. .. ==> 0XF80060B0[11:0] = 0x00000FFFU
9164 // .. .. ==> MASK : 0x00000FFFU VAL : 0x00000FFFU
9165 // .. .. dfi_rdlvl_max_x1024 = 0xfff
9166 // .. .. ==> 0XF80060B0[23:12] = 0x00000FFFU
9167 // .. .. ==> MASK : 0x00FFF000U VAL : 0x00FFF000U
9168 // .. .. ddrc_reg_twrlvl_max_error = 0x0
9169 // .. .. ==> 0XF80060B0[24:24] = 0x00000000U
9170 // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
9171 // .. .. ddrc_reg_trdlvl_max_error = 0x0
9172 // .. .. ==> 0XF80060B0[25:25] = 0x00000000U
9173 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
9174 // .. .. reg_ddrc_dfi_wr_level_en = 0x1
9175 // .. .. ==> 0XF80060B0[26:26] = 0x00000001U
9176 // .. .. ==> MASK : 0x04000000U VAL : 0x04000000U
9177 // .. .. reg_ddrc_dfi_rd_dqs_gate_level = 0x1
9178 // .. .. ==> 0XF80060B0[27:27] = 0x00000001U
9179 // .. .. ==> MASK : 0x08000000U VAL : 0x08000000U
9180 // .. .. reg_ddrc_dfi_rd_data_eye_train = 0x1
9181 // .. .. ==> 0XF80060B0[28:28] = 0x00000001U
9182 // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
9184 EMIT_MASKWRITE(0XF80060B0, 0x1FFFFFFFU ,0x1CFFFFFFU),
9185 // .. .. reg_ddrc_2t_delay = 0x0
9186 // .. .. ==> 0XF80060B4[8:0] = 0x00000000U
9187 // .. .. ==> MASK : 0x000001FFU VAL : 0x00000000U
9188 // .. .. reg_ddrc_skip_ocd = 0x1
9189 // .. .. ==> 0XF80060B4[9:9] = 0x00000001U
9190 // .. .. ==> MASK : 0x00000200U VAL : 0x00000200U
9191 // .. .. reg_ddrc_dis_pre_bypass = 0x0
9192 // .. .. ==> 0XF80060B4[10:10] = 0x00000000U
9193 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9195 EMIT_MASKWRITE(0XF80060B4, 0x000007FFU ,0x00000200U),
9196 // .. .. reg_ddrc_dfi_t_rddata_en = 0x6
9197 // .. .. ==> 0XF80060B8[4:0] = 0x00000006U
9198 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000006U
9199 // .. .. reg_ddrc_dfi_t_ctrlup_min = 0x3
9200 // .. .. ==> 0XF80060B8[14:5] = 0x00000003U
9201 // .. .. ==> MASK : 0x00007FE0U VAL : 0x00000060U
9202 // .. .. reg_ddrc_dfi_t_ctrlup_max = 0x40
9203 // .. .. ==> 0XF80060B8[24:15] = 0x00000040U
9204 // .. .. ==> MASK : 0x01FF8000U VAL : 0x00200000U
9206 EMIT_MASKWRITE(0XF80060B8, 0x01FFFFFFU ,0x00200066U),
9207 // .. .. START: RESET ECC ERROR
9208 // .. .. Clear_Uncorrectable_DRAM_ECC_error = 1
9209 // .. .. ==> 0XF80060C4[0:0] = 0x00000001U
9210 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
9211 // .. .. Clear_Correctable_DRAM_ECC_error = 1
9212 // .. .. ==> 0XF80060C4[1:1] = 0x00000001U
9213 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
9215 EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000003U),
9216 // .. .. FINISH: RESET ECC ERROR
9217 // .. .. Clear_Uncorrectable_DRAM_ECC_error = 0x0
9218 // .. .. ==> 0XF80060C4[0:0] = 0x00000000U
9219 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
9220 // .. .. Clear_Correctable_DRAM_ECC_error = 0x0
9221 // .. .. ==> 0XF80060C4[1:1] = 0x00000000U
9222 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
9224 EMIT_MASKWRITE(0XF80060C4, 0x00000003U ,0x00000000U),
9225 // .. .. CORR_ECC_LOG_VALID = 0x0
9226 // .. .. ==> 0XF80060C8[0:0] = 0x00000000U
9227 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
9228 // .. .. ECC_CORRECTED_BIT_NUM = 0x0
9229 // .. .. ==> 0XF80060C8[7:1] = 0x00000000U
9230 // .. .. ==> MASK : 0x000000FEU VAL : 0x00000000U
9232 EMIT_MASKWRITE(0XF80060C8, 0x000000FFU ,0x00000000U),
9233 // .. .. UNCORR_ECC_LOG_VALID = 0x0
9234 // .. .. ==> 0XF80060DC[0:0] = 0x00000000U
9235 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
9237 EMIT_MASKWRITE(0XF80060DC, 0x00000001U ,0x00000000U),
9238 // .. .. STAT_NUM_CORR_ERR = 0x0
9239 // .. .. ==> 0XF80060F0[15:8] = 0x00000000U
9240 // .. .. ==> MASK : 0x0000FF00U VAL : 0x00000000U
9241 // .. .. STAT_NUM_UNCORR_ERR = 0x0
9242 // .. .. ==> 0XF80060F0[7:0] = 0x00000000U
9243 // .. .. ==> MASK : 0x000000FFU VAL : 0x00000000U
9245 EMIT_MASKWRITE(0XF80060F0, 0x0000FFFFU ,0x00000000U),
9246 // .. .. reg_ddrc_ecc_mode = 0x0
9247 // .. .. ==> 0XF80060F4[2:0] = 0x00000000U
9248 // .. .. ==> MASK : 0x00000007U VAL : 0x00000000U
9249 // .. .. reg_ddrc_dis_scrub = 0x1
9250 // .. .. ==> 0XF80060F4[3:3] = 0x00000001U
9251 // .. .. ==> MASK : 0x00000008U VAL : 0x00000008U
9253 EMIT_MASKWRITE(0XF80060F4, 0x0000000FU ,0x00000008U),
9254 // .. .. reg_phy_dif_on = 0x0
9255 // .. .. ==> 0XF8006114[3:0] = 0x00000000U
9256 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000000U
9257 // .. .. reg_phy_dif_off = 0x0
9258 // .. .. ==> 0XF8006114[7:4] = 0x00000000U
9259 // .. .. ==> MASK : 0x000000F0U VAL : 0x00000000U
9261 EMIT_MASKWRITE(0XF8006114, 0x000000FFU ,0x00000000U),
9262 // .. .. reg_phy_data_slice_in_use = 0x1
9263 // .. .. ==> 0XF8006118[0:0] = 0x00000001U
9264 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
9265 // .. .. reg_phy_rdlvl_inc_mode = 0x0
9266 // .. .. ==> 0XF8006118[1:1] = 0x00000000U
9267 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
9268 // .. .. reg_phy_gatelvl_inc_mode = 0x0
9269 // .. .. ==> 0XF8006118[2:2] = 0x00000000U
9270 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
9271 // .. .. reg_phy_wrlvl_inc_mode = 0x0
9272 // .. .. ==> 0XF8006118[3:3] = 0x00000000U
9273 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
9274 // .. .. reg_phy_board_lpbk_tx = 0x0
9275 // .. .. ==> 0XF8006118[4:4] = 0x00000000U
9276 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
9277 // .. .. reg_phy_board_lpbk_rx = 0x0
9278 // .. .. ==> 0XF8006118[5:5] = 0x00000000U
9279 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
9280 // .. .. reg_phy_bist_shift_dq = 0x0
9281 // .. .. ==> 0XF8006118[14:6] = 0x00000000U
9282 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
9283 // .. .. reg_phy_bist_err_clr = 0x0
9284 // .. .. ==> 0XF8006118[23:15] = 0x00000000U
9285 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
9286 // .. .. reg_phy_dq_offset = 0x40
9287 // .. .. ==> 0XF8006118[30:24] = 0x00000040U
9288 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
9290 EMIT_MASKWRITE(0XF8006118, 0x7FFFFFFFU ,0x40000001U),
9291 // .. .. reg_phy_data_slice_in_use = 0x1
9292 // .. .. ==> 0XF800611C[0:0] = 0x00000001U
9293 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
9294 // .. .. reg_phy_rdlvl_inc_mode = 0x0
9295 // .. .. ==> 0XF800611C[1:1] = 0x00000000U
9296 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
9297 // .. .. reg_phy_gatelvl_inc_mode = 0x0
9298 // .. .. ==> 0XF800611C[2:2] = 0x00000000U
9299 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
9300 // .. .. reg_phy_wrlvl_inc_mode = 0x0
9301 // .. .. ==> 0XF800611C[3:3] = 0x00000000U
9302 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
9303 // .. .. reg_phy_board_lpbk_tx = 0x0
9304 // .. .. ==> 0XF800611C[4:4] = 0x00000000U
9305 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
9306 // .. .. reg_phy_board_lpbk_rx = 0x0
9307 // .. .. ==> 0XF800611C[5:5] = 0x00000000U
9308 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
9309 // .. .. reg_phy_bist_shift_dq = 0x0
9310 // .. .. ==> 0XF800611C[14:6] = 0x00000000U
9311 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
9312 // .. .. reg_phy_bist_err_clr = 0x0
9313 // .. .. ==> 0XF800611C[23:15] = 0x00000000U
9314 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
9315 // .. .. reg_phy_dq_offset = 0x40
9316 // .. .. ==> 0XF800611C[30:24] = 0x00000040U
9317 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
9319 EMIT_MASKWRITE(0XF800611C, 0x7FFFFFFFU ,0x40000001U),
9320 // .. .. reg_phy_data_slice_in_use = 0x1
9321 // .. .. ==> 0XF8006120[0:0] = 0x00000001U
9322 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
9323 // .. .. reg_phy_rdlvl_inc_mode = 0x0
9324 // .. .. ==> 0XF8006120[1:1] = 0x00000000U
9325 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
9326 // .. .. reg_phy_gatelvl_inc_mode = 0x0
9327 // .. .. ==> 0XF8006120[2:2] = 0x00000000U
9328 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
9329 // .. .. reg_phy_wrlvl_inc_mode = 0x0
9330 // .. .. ==> 0XF8006120[3:3] = 0x00000000U
9331 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
9332 // .. .. reg_phy_board_lpbk_tx = 0x0
9333 // .. .. ==> 0XF8006120[4:4] = 0x00000000U
9334 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
9335 // .. .. reg_phy_board_lpbk_rx = 0x0
9336 // .. .. ==> 0XF8006120[5:5] = 0x00000000U
9337 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
9338 // .. .. reg_phy_bist_shift_dq = 0x0
9339 // .. .. ==> 0XF8006120[14:6] = 0x00000000U
9340 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
9341 // .. .. reg_phy_bist_err_clr = 0x0
9342 // .. .. ==> 0XF8006120[23:15] = 0x00000000U
9343 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
9344 // .. .. reg_phy_dq_offset = 0x40
9345 // .. .. ==> 0XF8006120[30:24] = 0x00000040U
9346 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
9348 EMIT_MASKWRITE(0XF8006120, 0x7FFFFFFFU ,0x40000001U),
9349 // .. .. reg_phy_data_slice_in_use = 0x1
9350 // .. .. ==> 0XF8006124[0:0] = 0x00000001U
9351 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
9352 // .. .. reg_phy_rdlvl_inc_mode = 0x0
9353 // .. .. ==> 0XF8006124[1:1] = 0x00000000U
9354 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
9355 // .. .. reg_phy_gatelvl_inc_mode = 0x0
9356 // .. .. ==> 0XF8006124[2:2] = 0x00000000U
9357 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
9358 // .. .. reg_phy_wrlvl_inc_mode = 0x0
9359 // .. .. ==> 0XF8006124[3:3] = 0x00000000U
9360 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
9361 // .. .. reg_phy_board_lpbk_tx = 0x0
9362 // .. .. ==> 0XF8006124[4:4] = 0x00000000U
9363 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
9364 // .. .. reg_phy_board_lpbk_rx = 0x0
9365 // .. .. ==> 0XF8006124[5:5] = 0x00000000U
9366 // .. .. ==> MASK : 0x00000020U VAL : 0x00000000U
9367 // .. .. reg_phy_bist_shift_dq = 0x0
9368 // .. .. ==> 0XF8006124[14:6] = 0x00000000U
9369 // .. .. ==> MASK : 0x00007FC0U VAL : 0x00000000U
9370 // .. .. reg_phy_bist_err_clr = 0x0
9371 // .. .. ==> 0XF8006124[23:15] = 0x00000000U
9372 // .. .. ==> MASK : 0x00FF8000U VAL : 0x00000000U
9373 // .. .. reg_phy_dq_offset = 0x40
9374 // .. .. ==> 0XF8006124[30:24] = 0x00000040U
9375 // .. .. ==> MASK : 0x7F000000U VAL : 0x40000000U
9377 EMIT_MASKWRITE(0XF8006124, 0x7FFFFFFFU ,0x40000001U),
9378 // .. .. reg_phy_wrlvl_init_ratio = 0x3
9379 // .. .. ==> 0XF800612C[9:0] = 0x00000003U
9380 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000003U
9381 // .. .. reg_phy_gatelvl_init_ratio = 0xcf
9382 // .. .. ==> 0XF800612C[19:10] = 0x000000CFU
9383 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00033C00U
9385 EMIT_MASKWRITE(0XF800612C, 0x000FFFFFU ,0x00033C03U),
9386 // .. .. reg_phy_wrlvl_init_ratio = 0x3
9387 // .. .. ==> 0XF8006130[9:0] = 0x00000003U
9388 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000003U
9389 // .. .. reg_phy_gatelvl_init_ratio = 0xd0
9390 // .. .. ==> 0XF8006130[19:10] = 0x000000D0U
9391 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00034000U
9393 EMIT_MASKWRITE(0XF8006130, 0x000FFFFFU ,0x00034003U),
9394 // .. .. reg_phy_wrlvl_init_ratio = 0x0
9395 // .. .. ==> 0XF8006134[9:0] = 0x00000000U
9396 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000000U
9397 // .. .. reg_phy_gatelvl_init_ratio = 0xbd
9398 // .. .. ==> 0XF8006134[19:10] = 0x000000BDU
9399 // .. .. ==> MASK : 0x000FFC00U VAL : 0x0002F400U
9401 EMIT_MASKWRITE(0XF8006134, 0x000FFFFFU ,0x0002F400U),
9402 // .. .. reg_phy_wrlvl_init_ratio = 0x0
9403 // .. .. ==> 0XF8006138[9:0] = 0x00000000U
9404 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000000U
9405 // .. .. reg_phy_gatelvl_init_ratio = 0xc1
9406 // .. .. ==> 0XF8006138[19:10] = 0x000000C1U
9407 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00030400U
9409 EMIT_MASKWRITE(0XF8006138, 0x000FFFFFU ,0x00030400U),
9410 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
9411 // .. .. ==> 0XF8006140[9:0] = 0x00000035U
9412 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
9413 // .. .. reg_phy_rd_dqs_slave_force = 0x0
9414 // .. .. ==> 0XF8006140[10:10] = 0x00000000U
9415 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9416 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
9417 // .. .. ==> 0XF8006140[19:11] = 0x00000000U
9418 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9420 EMIT_MASKWRITE(0XF8006140, 0x000FFFFFU ,0x00000035U),
9421 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
9422 // .. .. ==> 0XF8006144[9:0] = 0x00000035U
9423 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
9424 // .. .. reg_phy_rd_dqs_slave_force = 0x0
9425 // .. .. ==> 0XF8006144[10:10] = 0x00000000U
9426 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9427 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
9428 // .. .. ==> 0XF8006144[19:11] = 0x00000000U
9429 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9431 EMIT_MASKWRITE(0XF8006144, 0x000FFFFFU ,0x00000035U),
9432 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
9433 // .. .. ==> 0XF8006148[9:0] = 0x00000035U
9434 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
9435 // .. .. reg_phy_rd_dqs_slave_force = 0x0
9436 // .. .. ==> 0XF8006148[10:10] = 0x00000000U
9437 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9438 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
9439 // .. .. ==> 0XF8006148[19:11] = 0x00000000U
9440 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9442 EMIT_MASKWRITE(0XF8006148, 0x000FFFFFU ,0x00000035U),
9443 // .. .. reg_phy_rd_dqs_slave_ratio = 0x35
9444 // .. .. ==> 0XF800614C[9:0] = 0x00000035U
9445 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000035U
9446 // .. .. reg_phy_rd_dqs_slave_force = 0x0
9447 // .. .. ==> 0XF800614C[10:10] = 0x00000000U
9448 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9449 // .. .. reg_phy_rd_dqs_slave_delay = 0x0
9450 // .. .. ==> 0XF800614C[19:11] = 0x00000000U
9451 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9453 EMIT_MASKWRITE(0XF800614C, 0x000FFFFFU ,0x00000035U),
9454 // .. .. reg_phy_wr_dqs_slave_ratio = 0x83
9455 // .. .. ==> 0XF8006154[9:0] = 0x00000083U
9456 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000083U
9457 // .. .. reg_phy_wr_dqs_slave_force = 0x0
9458 // .. .. ==> 0XF8006154[10:10] = 0x00000000U
9459 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9460 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
9461 // .. .. ==> 0XF8006154[19:11] = 0x00000000U
9462 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9464 EMIT_MASKWRITE(0XF8006154, 0x000FFFFFU ,0x00000083U),
9465 // .. .. reg_phy_wr_dqs_slave_ratio = 0x83
9466 // .. .. ==> 0XF8006158[9:0] = 0x00000083U
9467 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000083U
9468 // .. .. reg_phy_wr_dqs_slave_force = 0x0
9469 // .. .. ==> 0XF8006158[10:10] = 0x00000000U
9470 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9471 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
9472 // .. .. ==> 0XF8006158[19:11] = 0x00000000U
9473 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9475 EMIT_MASKWRITE(0XF8006158, 0x000FFFFFU ,0x00000083U),
9476 // .. .. reg_phy_wr_dqs_slave_ratio = 0x7f
9477 // .. .. ==> 0XF800615C[9:0] = 0x0000007FU
9478 // .. .. ==> MASK : 0x000003FFU VAL : 0x0000007FU
9479 // .. .. reg_phy_wr_dqs_slave_force = 0x0
9480 // .. .. ==> 0XF800615C[10:10] = 0x00000000U
9481 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9482 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
9483 // .. .. ==> 0XF800615C[19:11] = 0x00000000U
9484 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9486 EMIT_MASKWRITE(0XF800615C, 0x000FFFFFU ,0x0000007FU),
9487 // .. .. reg_phy_wr_dqs_slave_ratio = 0x78
9488 // .. .. ==> 0XF8006160[9:0] = 0x00000078U
9489 // .. .. ==> MASK : 0x000003FFU VAL : 0x00000078U
9490 // .. .. reg_phy_wr_dqs_slave_force = 0x0
9491 // .. .. ==> 0XF8006160[10:10] = 0x00000000U
9492 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9493 // .. .. reg_phy_wr_dqs_slave_delay = 0x0
9494 // .. .. ==> 0XF8006160[19:11] = 0x00000000U
9495 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9497 EMIT_MASKWRITE(0XF8006160, 0x000FFFFFU ,0x00000078U),
9498 // .. .. reg_phy_fifo_we_slave_ratio = 0x124
9499 // .. .. ==> 0XF8006168[10:0] = 0x00000124U
9500 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000124U
9501 // .. .. reg_phy_fifo_we_in_force = 0x0
9502 // .. .. ==> 0XF8006168[11:11] = 0x00000000U
9503 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
9504 // .. .. reg_phy_fifo_we_in_delay = 0x0
9505 // .. .. ==> 0XF8006168[20:12] = 0x00000000U
9506 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
9508 EMIT_MASKWRITE(0XF8006168, 0x001FFFFFU ,0x00000124U),
9509 // .. .. reg_phy_fifo_we_slave_ratio = 0x125
9510 // .. .. ==> 0XF800616C[10:0] = 0x00000125U
9511 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000125U
9512 // .. .. reg_phy_fifo_we_in_force = 0x0
9513 // .. .. ==> 0XF800616C[11:11] = 0x00000000U
9514 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
9515 // .. .. reg_phy_fifo_we_in_delay = 0x0
9516 // .. .. ==> 0XF800616C[20:12] = 0x00000000U
9517 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
9519 EMIT_MASKWRITE(0XF800616C, 0x001FFFFFU ,0x00000125U),
9520 // .. .. reg_phy_fifo_we_slave_ratio = 0x112
9521 // .. .. ==> 0XF8006170[10:0] = 0x00000112U
9522 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000112U
9523 // .. .. reg_phy_fifo_we_in_force = 0x0
9524 // .. .. ==> 0XF8006170[11:11] = 0x00000000U
9525 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
9526 // .. .. reg_phy_fifo_we_in_delay = 0x0
9527 // .. .. ==> 0XF8006170[20:12] = 0x00000000U
9528 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
9530 EMIT_MASKWRITE(0XF8006170, 0x001FFFFFU ,0x00000112U),
9531 // .. .. reg_phy_fifo_we_slave_ratio = 0x116
9532 // .. .. ==> 0XF8006174[10:0] = 0x00000116U
9533 // .. .. ==> MASK : 0x000007FFU VAL : 0x00000116U
9534 // .. .. reg_phy_fifo_we_in_force = 0x0
9535 // .. .. ==> 0XF8006174[11:11] = 0x00000000U
9536 // .. .. ==> MASK : 0x00000800U VAL : 0x00000000U
9537 // .. .. reg_phy_fifo_we_in_delay = 0x0
9538 // .. .. ==> 0XF8006174[20:12] = 0x00000000U
9539 // .. .. ==> MASK : 0x001FF000U VAL : 0x00000000U
9541 EMIT_MASKWRITE(0XF8006174, 0x001FFFFFU ,0x00000116U),
9542 // .. .. reg_phy_wr_data_slave_ratio = 0xc3
9543 // .. .. ==> 0XF800617C[9:0] = 0x000000C3U
9544 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000C3U
9545 // .. .. reg_phy_wr_data_slave_force = 0x0
9546 // .. .. ==> 0XF800617C[10:10] = 0x00000000U
9547 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9548 // .. .. reg_phy_wr_data_slave_delay = 0x0
9549 // .. .. ==> 0XF800617C[19:11] = 0x00000000U
9550 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9552 EMIT_MASKWRITE(0XF800617C, 0x000FFFFFU ,0x000000C3U),
9553 // .. .. reg_phy_wr_data_slave_ratio = 0xc3
9554 // .. .. ==> 0XF8006180[9:0] = 0x000000C3U
9555 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000C3U
9556 // .. .. reg_phy_wr_data_slave_force = 0x0
9557 // .. .. ==> 0XF8006180[10:10] = 0x00000000U
9558 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9559 // .. .. reg_phy_wr_data_slave_delay = 0x0
9560 // .. .. ==> 0XF8006180[19:11] = 0x00000000U
9561 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9563 EMIT_MASKWRITE(0XF8006180, 0x000FFFFFU ,0x000000C3U),
9564 // .. .. reg_phy_wr_data_slave_ratio = 0xbf
9565 // .. .. ==> 0XF8006184[9:0] = 0x000000BFU
9566 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000BFU
9567 // .. .. reg_phy_wr_data_slave_force = 0x0
9568 // .. .. ==> 0XF8006184[10:10] = 0x00000000U
9569 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9570 // .. .. reg_phy_wr_data_slave_delay = 0x0
9571 // .. .. ==> 0XF8006184[19:11] = 0x00000000U
9572 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9574 EMIT_MASKWRITE(0XF8006184, 0x000FFFFFU ,0x000000BFU),
9575 // .. .. reg_phy_wr_data_slave_ratio = 0xb8
9576 // .. .. ==> 0XF8006188[9:0] = 0x000000B8U
9577 // .. .. ==> MASK : 0x000003FFU VAL : 0x000000B8U
9578 // .. .. reg_phy_wr_data_slave_force = 0x0
9579 // .. .. ==> 0XF8006188[10:10] = 0x00000000U
9580 // .. .. ==> MASK : 0x00000400U VAL : 0x00000000U
9581 // .. .. reg_phy_wr_data_slave_delay = 0x0
9582 // .. .. ==> 0XF8006188[19:11] = 0x00000000U
9583 // .. .. ==> MASK : 0x000FF800U VAL : 0x00000000U
9585 EMIT_MASKWRITE(0XF8006188, 0x000FFFFFU ,0x000000B8U),
9586 // .. .. reg_phy_loopback = 0x0
9587 // .. .. ==> 0XF8006190[0:0] = 0x00000000U
9588 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
9589 // .. .. reg_phy_bl2 = 0x0
9590 // .. .. ==> 0XF8006190[1:1] = 0x00000000U
9591 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
9592 // .. .. reg_phy_at_spd_atpg = 0x0
9593 // .. .. ==> 0XF8006190[2:2] = 0x00000000U
9594 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
9595 // .. .. reg_phy_bist_enable = 0x0
9596 // .. .. ==> 0XF8006190[3:3] = 0x00000000U
9597 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
9598 // .. .. reg_phy_bist_force_err = 0x0
9599 // .. .. ==> 0XF8006190[4:4] = 0x00000000U
9600 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
9601 // .. .. reg_phy_bist_mode = 0x0
9602 // .. .. ==> 0XF8006190[6:5] = 0x00000000U
9603 // .. .. ==> MASK : 0x00000060U VAL : 0x00000000U
9604 // .. .. reg_phy_invert_clkout = 0x1
9605 // .. .. ==> 0XF8006190[7:7] = 0x00000001U
9606 // .. .. ==> MASK : 0x00000080U VAL : 0x00000080U
9607 // .. .. reg_phy_all_dq_mpr_rd_resp = 0x0
9608 // .. .. ==> 0XF8006190[8:8] = 0x00000000U
9609 // .. .. ==> MASK : 0x00000100U VAL : 0x00000000U
9610 // .. .. reg_phy_sel_logic = 0x0
9611 // .. .. ==> 0XF8006190[9:9] = 0x00000000U
9612 // .. .. ==> MASK : 0x00000200U VAL : 0x00000000U
9613 // .. .. reg_phy_ctrl_slave_ratio = 0x100
9614 // .. .. ==> 0XF8006190[19:10] = 0x00000100U
9615 // .. .. ==> MASK : 0x000FFC00U VAL : 0x00040000U
9616 // .. .. reg_phy_ctrl_slave_force = 0x0
9617 // .. .. ==> 0XF8006190[20:20] = 0x00000000U
9618 // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
9619 // .. .. reg_phy_ctrl_slave_delay = 0x0
9620 // .. .. ==> 0XF8006190[27:21] = 0x00000000U
9621 // .. .. ==> MASK : 0x0FE00000U VAL : 0x00000000U
9622 // .. .. reg_phy_use_rank0_delays = 0x1
9623 // .. .. ==> 0XF8006190[28:28] = 0x00000001U
9624 // .. .. ==> MASK : 0x10000000U VAL : 0x10000000U
9625 // .. .. reg_phy_lpddr = 0x0
9626 // .. .. ==> 0XF8006190[29:29] = 0x00000000U
9627 // .. .. ==> MASK : 0x20000000U VAL : 0x00000000U
9628 // .. .. reg_phy_cmd_latency = 0x0
9629 // .. .. ==> 0XF8006190[30:30] = 0x00000000U
9630 // .. .. ==> MASK : 0x40000000U VAL : 0x00000000U
9631 // .. .. reg_phy_int_lpbk = 0x0
9632 // .. .. ==> 0XF8006190[31:31] = 0x00000000U
9633 // .. .. ==> MASK : 0x80000000U VAL : 0x00000000U
9635 EMIT_MASKWRITE(0XF8006190, 0xFFFFFFFFU ,0x10040080U),
9636 // .. .. reg_phy_wr_rl_delay = 0x2
9637 // .. .. ==> 0XF8006194[4:0] = 0x00000002U
9638 // .. .. ==> MASK : 0x0000001FU VAL : 0x00000002U
9639 // .. .. reg_phy_rd_rl_delay = 0x4
9640 // .. .. ==> 0XF8006194[9:5] = 0x00000004U
9641 // .. .. ==> MASK : 0x000003E0U VAL : 0x00000080U
9642 // .. .. reg_phy_dll_lock_diff = 0xf
9643 // .. .. ==> 0XF8006194[13:10] = 0x0000000FU
9644 // .. .. ==> MASK : 0x00003C00U VAL : 0x00003C00U
9645 // .. .. reg_phy_use_wr_level = 0x1
9646 // .. .. ==> 0XF8006194[14:14] = 0x00000001U
9647 // .. .. ==> MASK : 0x00004000U VAL : 0x00004000U
9648 // .. .. reg_phy_use_rd_dqs_gate_level = 0x1
9649 // .. .. ==> 0XF8006194[15:15] = 0x00000001U
9650 // .. .. ==> MASK : 0x00008000U VAL : 0x00008000U
9651 // .. .. reg_phy_use_rd_data_eye_level = 0x1
9652 // .. .. ==> 0XF8006194[16:16] = 0x00000001U
9653 // .. .. ==> MASK : 0x00010000U VAL : 0x00010000U
9654 // .. .. reg_phy_dis_calib_rst = 0x0
9655 // .. .. ==> 0XF8006194[17:17] = 0x00000000U
9656 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9657 // .. .. reg_phy_ctrl_slave_delay = 0x0
9658 // .. .. ==> 0XF8006194[19:18] = 0x00000000U
9659 // .. .. ==> MASK : 0x000C0000U VAL : 0x00000000U
9661 EMIT_MASKWRITE(0XF8006194, 0x000FFFFFU ,0x0001FC82U),
9662 // .. .. reg_arb_page_addr_mask = 0x0
9663 // .. .. ==> 0XF8006204[31:0] = 0x00000000U
9664 // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
9666 EMIT_MASKWRITE(0XF8006204, 0xFFFFFFFFU ,0x00000000U),
9667 // .. .. reg_arb_pri_wr_portn = 0x3ff
9668 // .. .. ==> 0XF8006208[9:0] = 0x000003FFU
9669 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
9670 // .. .. reg_arb_disable_aging_wr_portn = 0x0
9671 // .. .. ==> 0XF8006208[16:16] = 0x00000000U
9672 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9673 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
9674 // .. .. ==> 0XF8006208[17:17] = 0x00000000U
9675 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9676 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
9677 // .. .. ==> 0XF8006208[18:18] = 0x00000000U
9678 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9679 // .. .. reg_arb_dis_rmw_portn = 0x1
9680 // .. .. ==> 0XF8006208[19:19] = 0x00000001U
9681 // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
9683 EMIT_MASKWRITE(0XF8006208, 0x000F03FFU ,0x000803FFU),
9684 // .. .. reg_arb_pri_wr_portn = 0x3ff
9685 // .. .. ==> 0XF800620C[9:0] = 0x000003FFU
9686 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
9687 // .. .. reg_arb_disable_aging_wr_portn = 0x0
9688 // .. .. ==> 0XF800620C[16:16] = 0x00000000U
9689 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9690 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
9691 // .. .. ==> 0XF800620C[17:17] = 0x00000000U
9692 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9693 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
9694 // .. .. ==> 0XF800620C[18:18] = 0x00000000U
9695 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9696 // .. .. reg_arb_dis_rmw_portn = 0x1
9697 // .. .. ==> 0XF800620C[19:19] = 0x00000001U
9698 // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
9700 EMIT_MASKWRITE(0XF800620C, 0x000F03FFU ,0x000803FFU),
9701 // .. .. reg_arb_pri_wr_portn = 0x3ff
9702 // .. .. ==> 0XF8006210[9:0] = 0x000003FFU
9703 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
9704 // .. .. reg_arb_disable_aging_wr_portn = 0x0
9705 // .. .. ==> 0XF8006210[16:16] = 0x00000000U
9706 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9707 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
9708 // .. .. ==> 0XF8006210[17:17] = 0x00000000U
9709 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9710 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
9711 // .. .. ==> 0XF8006210[18:18] = 0x00000000U
9712 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9713 // .. .. reg_arb_dis_rmw_portn = 0x1
9714 // .. .. ==> 0XF8006210[19:19] = 0x00000001U
9715 // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
9717 EMIT_MASKWRITE(0XF8006210, 0x000F03FFU ,0x000803FFU),
9718 // .. .. reg_arb_pri_wr_portn = 0x3ff
9719 // .. .. ==> 0XF8006214[9:0] = 0x000003FFU
9720 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
9721 // .. .. reg_arb_disable_aging_wr_portn = 0x0
9722 // .. .. ==> 0XF8006214[16:16] = 0x00000000U
9723 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9724 // .. .. reg_arb_disable_urgent_wr_portn = 0x0
9725 // .. .. ==> 0XF8006214[17:17] = 0x00000000U
9726 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9727 // .. .. reg_arb_dis_page_match_wr_portn = 0x0
9728 // .. .. ==> 0XF8006214[18:18] = 0x00000000U
9729 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9730 // .. .. reg_arb_dis_rmw_portn = 0x1
9731 // .. .. ==> 0XF8006214[19:19] = 0x00000001U
9732 // .. .. ==> MASK : 0x00080000U VAL : 0x00080000U
9734 EMIT_MASKWRITE(0XF8006214, 0x000F03FFU ,0x000803FFU),
9735 // .. .. reg_arb_pri_rd_portn = 0x3ff
9736 // .. .. ==> 0XF8006218[9:0] = 0x000003FFU
9737 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
9738 // .. .. reg_arb_disable_aging_rd_portn = 0x0
9739 // .. .. ==> 0XF8006218[16:16] = 0x00000000U
9740 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9741 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
9742 // .. .. ==> 0XF8006218[17:17] = 0x00000000U
9743 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9744 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
9745 // .. .. ==> 0XF8006218[18:18] = 0x00000000U
9746 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9747 // .. .. reg_arb_set_hpr_rd_portn = 0x0
9748 // .. .. ==> 0XF8006218[19:19] = 0x00000000U
9749 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
9751 EMIT_MASKWRITE(0XF8006218, 0x000F03FFU ,0x000003FFU),
9752 // .. .. reg_arb_pri_rd_portn = 0x3ff
9753 // .. .. ==> 0XF800621C[9:0] = 0x000003FFU
9754 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
9755 // .. .. reg_arb_disable_aging_rd_portn = 0x0
9756 // .. .. ==> 0XF800621C[16:16] = 0x00000000U
9757 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9758 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
9759 // .. .. ==> 0XF800621C[17:17] = 0x00000000U
9760 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9761 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
9762 // .. .. ==> 0XF800621C[18:18] = 0x00000000U
9763 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9764 // .. .. reg_arb_set_hpr_rd_portn = 0x0
9765 // .. .. ==> 0XF800621C[19:19] = 0x00000000U
9766 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
9768 EMIT_MASKWRITE(0XF800621C, 0x000F03FFU ,0x000003FFU),
9769 // .. .. reg_arb_pri_rd_portn = 0x3ff
9770 // .. .. ==> 0XF8006220[9:0] = 0x000003FFU
9771 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
9772 // .. .. reg_arb_disable_aging_rd_portn = 0x0
9773 // .. .. ==> 0XF8006220[16:16] = 0x00000000U
9774 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9775 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
9776 // .. .. ==> 0XF8006220[17:17] = 0x00000000U
9777 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9778 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
9779 // .. .. ==> 0XF8006220[18:18] = 0x00000000U
9780 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9781 // .. .. reg_arb_set_hpr_rd_portn = 0x0
9782 // .. .. ==> 0XF8006220[19:19] = 0x00000000U
9783 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
9785 EMIT_MASKWRITE(0XF8006220, 0x000F03FFU ,0x000003FFU),
9786 // .. .. reg_arb_pri_rd_portn = 0x3ff
9787 // .. .. ==> 0XF8006224[9:0] = 0x000003FFU
9788 // .. .. ==> MASK : 0x000003FFU VAL : 0x000003FFU
9789 // .. .. reg_arb_disable_aging_rd_portn = 0x0
9790 // .. .. ==> 0XF8006224[16:16] = 0x00000000U
9791 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9792 // .. .. reg_arb_disable_urgent_rd_portn = 0x0
9793 // .. .. ==> 0XF8006224[17:17] = 0x00000000U
9794 // .. .. ==> MASK : 0x00020000U VAL : 0x00000000U
9795 // .. .. reg_arb_dis_page_match_rd_portn = 0x0
9796 // .. .. ==> 0XF8006224[18:18] = 0x00000000U
9797 // .. .. ==> MASK : 0x00040000U VAL : 0x00000000U
9798 // .. .. reg_arb_set_hpr_rd_portn = 0x0
9799 // .. .. ==> 0XF8006224[19:19] = 0x00000000U
9800 // .. .. ==> MASK : 0x00080000U VAL : 0x00000000U
9802 EMIT_MASKWRITE(0XF8006224, 0x000F03FFU ,0x000003FFU),
9803 // .. .. reg_ddrc_lpddr2 = 0x0
9804 // .. .. ==> 0XF80062A8[0:0] = 0x00000000U
9805 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
9806 // .. .. reg_ddrc_per_bank_refresh = 0x0
9807 // .. .. ==> 0XF80062A8[1:1] = 0x00000000U
9808 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
9809 // .. .. reg_ddrc_derate_enable = 0x0
9810 // .. .. ==> 0XF80062A8[2:2] = 0x00000000U
9811 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
9812 // .. .. reg_ddrc_mr4_margin = 0x0
9813 // .. .. ==> 0XF80062A8[11:4] = 0x00000000U
9814 // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000000U
9816 EMIT_MASKWRITE(0XF80062A8, 0x00000FF7U ,0x00000000U),
9817 // .. .. reg_ddrc_mr4_read_interval = 0x0
9818 // .. .. ==> 0XF80062AC[31:0] = 0x00000000U
9819 // .. .. ==> MASK : 0xFFFFFFFFU VAL : 0x00000000U
9821 EMIT_MASKWRITE(0XF80062AC, 0xFFFFFFFFU ,0x00000000U),
9822 // .. .. reg_ddrc_min_stable_clock_x1 = 0x5
9823 // .. .. ==> 0XF80062B0[3:0] = 0x00000005U
9824 // .. .. ==> MASK : 0x0000000FU VAL : 0x00000005U
9825 // .. .. reg_ddrc_idle_after_reset_x32 = 0x12
9826 // .. .. ==> 0XF80062B0[11:4] = 0x00000012U
9827 // .. .. ==> MASK : 0x00000FF0U VAL : 0x00000120U
9828 // .. .. reg_ddrc_t_mrw = 0x5
9829 // .. .. ==> 0XF80062B0[21:12] = 0x00000005U
9830 // .. .. ==> MASK : 0x003FF000U VAL : 0x00005000U
9832 EMIT_MASKWRITE(0XF80062B0, 0x003FFFFFU ,0x00005125U),
9833 // .. .. reg_ddrc_max_auto_init_x1024 = 0xa8
9834 // .. .. ==> 0XF80062B4[7:0] = 0x000000A8U
9835 // .. .. ==> MASK : 0x000000FFU VAL : 0x000000A8U
9836 // .. .. reg_ddrc_dev_zqinit_x32 = 0x12
9837 // .. .. ==> 0XF80062B4[17:8] = 0x00000012U
9838 // .. .. ==> MASK : 0x0003FF00U VAL : 0x00001200U
9840 EMIT_MASKWRITE(0XF80062B4, 0x0003FFFFU ,0x000012A8U),
9841 // .. .. START: POLL ON DCI STATUS
9843 // .. .. ==> 0XF8000B74[13:13] = 0x00000001U
9844 // .. .. ==> MASK : 0x00002000U VAL : 0x00002000U
9846 EMIT_MASKPOLL(0XF8000B74, 0x00002000U),
9847 // .. .. FINISH: POLL ON DCI STATUS
9848 // .. .. START: UNLOCK DDR
9849 // .. .. reg_ddrc_soft_rstb = 0x1
9850 // .. .. ==> 0XF8006000[0:0] = 0x00000001U
9851 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
9852 // .. .. reg_ddrc_powerdown_en = 0x0
9853 // .. .. ==> 0XF8006000[1:1] = 0x00000000U
9854 // .. .. ==> MASK : 0x00000002U VAL : 0x00000000U
9855 // .. .. reg_ddrc_data_bus_width = 0x0
9856 // .. .. ==> 0XF8006000[3:2] = 0x00000000U
9857 // .. .. ==> MASK : 0x0000000CU VAL : 0x00000000U
9858 // .. .. reg_ddrc_burst8_refresh = 0x0
9859 // .. .. ==> 0XF8006000[6:4] = 0x00000000U
9860 // .. .. ==> MASK : 0x00000070U VAL : 0x00000000U
9861 // .. .. reg_ddrc_rdwr_idle_gap = 1
9862 // .. .. ==> 0XF8006000[13:7] = 0x00000001U
9863 // .. .. ==> MASK : 0x00003F80U VAL : 0x00000080U
9864 // .. .. reg_ddrc_dis_rd_bypass = 0x0
9865 // .. .. ==> 0XF8006000[14:14] = 0x00000000U
9866 // .. .. ==> MASK : 0x00004000U VAL : 0x00000000U
9867 // .. .. reg_ddrc_dis_act_bypass = 0x0
9868 // .. .. ==> 0XF8006000[15:15] = 0x00000000U
9869 // .. .. ==> MASK : 0x00008000U VAL : 0x00000000U
9870 // .. .. reg_ddrc_dis_auto_refresh = 0x0
9871 // .. .. ==> 0XF8006000[16:16] = 0x00000000U
9872 // .. .. ==> MASK : 0x00010000U VAL : 0x00000000U
9874 EMIT_MASKWRITE(0XF8006000, 0x0001FFFFU ,0x00000081U),
9875 // .. .. FINISH: UNLOCK DDR
9876 // .. .. START: CHECK DDR STATUS
9877 // .. .. ddrc_reg_operating_mode = 1
9878 // .. .. ==> 0XF8006054[2:0] = 0x00000001U
9879 // .. .. ==> MASK : 0x00000007U VAL : 0x00000001U
9881 EMIT_MASKPOLL(0XF8006054, 0x00000007U),
9882 // .. .. FINISH: CHECK DDR STATUS
9883 // .. FINISH: DDR INITIALIZATION
9891 unsigned long ps7_mio_init_data_1_0[] = {
9893 // .. START: SLCR SETTINGS
9894 // .. UNLOCK_KEY = 0XDF0D
9895 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
9896 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
9898 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
9899 // .. FINISH: SLCR SETTINGS
9900 // .. START: OCM REMAPPING
9901 // .. FINISH: OCM REMAPPING
9902 // .. START: DDRIOB SETTINGS
9903 // .. INP_POWER = 0x0
9904 // .. ==> 0XF8000B40[0:0] = 0x00000000U
9905 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
9906 // .. INP_TYPE = 0x0
9907 // .. ==> 0XF8000B40[2:1] = 0x00000000U
9908 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
9909 // .. DCI_UPDATE = 0x0
9910 // .. ==> 0XF8000B40[3:3] = 0x00000000U
9911 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
9913 // .. ==> 0XF8000B40[4:4] = 0x00000000U
9914 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
9915 // .. DCR_TYPE = 0x0
9916 // .. ==> 0XF8000B40[6:5] = 0x00000000U
9917 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
9918 // .. IBUF_DISABLE_MODE = 0x0
9919 // .. ==> 0XF8000B40[7:7] = 0x00000000U
9920 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
9921 // .. TERM_DISABLE_MODE = 0x0
9922 // .. ==> 0XF8000B40[8:8] = 0x00000000U
9923 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
9924 // .. OUTPUT_EN = 0x3
9925 // .. ==> 0XF8000B40[10:9] = 0x00000003U
9926 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
9927 // .. PULLUP_EN = 0x0
9928 // .. ==> 0XF8000B40[11:11] = 0x00000000U
9929 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
9931 EMIT_MASKWRITE(0XF8000B40, 0x00000FFFU ,0x00000600U),
9932 // .. INP_POWER = 0x0
9933 // .. ==> 0XF8000B44[0:0] = 0x00000000U
9934 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
9935 // .. INP_TYPE = 0x0
9936 // .. ==> 0XF8000B44[2:1] = 0x00000000U
9937 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
9938 // .. DCI_UPDATE = 0x0
9939 // .. ==> 0XF8000B44[3:3] = 0x00000000U
9940 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
9942 // .. ==> 0XF8000B44[4:4] = 0x00000000U
9943 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
9944 // .. DCR_TYPE = 0x0
9945 // .. ==> 0XF8000B44[6:5] = 0x00000000U
9946 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
9947 // .. IBUF_DISABLE_MODE = 0x0
9948 // .. ==> 0XF8000B44[7:7] = 0x00000000U
9949 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
9950 // .. TERM_DISABLE_MODE = 0x0
9951 // .. ==> 0XF8000B44[8:8] = 0x00000000U
9952 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
9953 // .. OUTPUT_EN = 0x3
9954 // .. ==> 0XF8000B44[10:9] = 0x00000003U
9955 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
9956 // .. PULLUP_EN = 0x0
9957 // .. ==> 0XF8000B44[11:11] = 0x00000000U
9958 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
9960 EMIT_MASKWRITE(0XF8000B44, 0x00000FFFU ,0x00000600U),
9961 // .. INP_POWER = 0x0
9962 // .. ==> 0XF8000B48[0:0] = 0x00000000U
9963 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
9964 // .. INP_TYPE = 0x1
9965 // .. ==> 0XF8000B48[2:1] = 0x00000001U
9966 // .. ==> MASK : 0x00000006U VAL : 0x00000002U
9967 // .. DCI_UPDATE = 0x0
9968 // .. ==> 0XF8000B48[3:3] = 0x00000000U
9969 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
9971 // .. ==> 0XF8000B48[4:4] = 0x00000001U
9972 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
9973 // .. DCR_TYPE = 0x3
9974 // .. ==> 0XF8000B48[6:5] = 0x00000003U
9975 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
9976 // .. IBUF_DISABLE_MODE = 0
9977 // .. ==> 0XF8000B48[7:7] = 0x00000000U
9978 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
9979 // .. TERM_DISABLE_MODE = 0
9980 // .. ==> 0XF8000B48[8:8] = 0x00000000U
9981 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
9982 // .. OUTPUT_EN = 0x3
9983 // .. ==> 0XF8000B48[10:9] = 0x00000003U
9984 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
9985 // .. PULLUP_EN = 0x0
9986 // .. ==> 0XF8000B48[11:11] = 0x00000000U
9987 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
9989 EMIT_MASKWRITE(0XF8000B48, 0x00000FFFU ,0x00000672U),
9990 // .. INP_POWER = 0x0
9991 // .. ==> 0XF8000B4C[0:0] = 0x00000000U
9992 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
9993 // .. INP_TYPE = 0x1
9994 // .. ==> 0XF8000B4C[2:1] = 0x00000001U
9995 // .. ==> MASK : 0x00000006U VAL : 0x00000002U
9996 // .. DCI_UPDATE = 0x0
9997 // .. ==> 0XF8000B4C[3:3] = 0x00000000U
9998 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
10000 // .. ==> 0XF8000B4C[4:4] = 0x00000001U
10001 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
10002 // .. DCR_TYPE = 0x3
10003 // .. ==> 0XF8000B4C[6:5] = 0x00000003U
10004 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
10005 // .. IBUF_DISABLE_MODE = 0
10006 // .. ==> 0XF8000B4C[7:7] = 0x00000000U
10007 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
10008 // .. TERM_DISABLE_MODE = 0
10009 // .. ==> 0XF8000B4C[8:8] = 0x00000000U
10010 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10011 // .. OUTPUT_EN = 0x3
10012 // .. ==> 0XF8000B4C[10:9] = 0x00000003U
10013 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
10014 // .. PULLUP_EN = 0x0
10015 // .. ==> 0XF8000B4C[11:11] = 0x00000000U
10016 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
10018 EMIT_MASKWRITE(0XF8000B4C, 0x00000FFFU ,0x00000672U),
10019 // .. INP_POWER = 0x0
10020 // .. ==> 0XF8000B50[0:0] = 0x00000000U
10021 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10022 // .. INP_TYPE = 0x2
10023 // .. ==> 0XF8000B50[2:1] = 0x00000002U
10024 // .. ==> MASK : 0x00000006U VAL : 0x00000004U
10025 // .. DCI_UPDATE = 0x0
10026 // .. ==> 0XF8000B50[3:3] = 0x00000000U
10027 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
10028 // .. TERM_EN = 0x1
10029 // .. ==> 0XF8000B50[4:4] = 0x00000001U
10030 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
10031 // .. DCR_TYPE = 0x3
10032 // .. ==> 0XF8000B50[6:5] = 0x00000003U
10033 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
10034 // .. IBUF_DISABLE_MODE = 0
10035 // .. ==> 0XF8000B50[7:7] = 0x00000000U
10036 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
10037 // .. TERM_DISABLE_MODE = 0
10038 // .. ==> 0XF8000B50[8:8] = 0x00000000U
10039 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10040 // .. OUTPUT_EN = 0x3
10041 // .. ==> 0XF8000B50[10:9] = 0x00000003U
10042 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
10043 // .. PULLUP_EN = 0x0
10044 // .. ==> 0XF8000B50[11:11] = 0x00000000U
10045 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
10047 EMIT_MASKWRITE(0XF8000B50, 0x00000FFFU ,0x00000674U),
10048 // .. INP_POWER = 0x0
10049 // .. ==> 0XF8000B54[0:0] = 0x00000000U
10050 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10051 // .. INP_TYPE = 0x2
10052 // .. ==> 0XF8000B54[2:1] = 0x00000002U
10053 // .. ==> MASK : 0x00000006U VAL : 0x00000004U
10054 // .. DCI_UPDATE = 0x0
10055 // .. ==> 0XF8000B54[3:3] = 0x00000000U
10056 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
10057 // .. TERM_EN = 0x1
10058 // .. ==> 0XF8000B54[4:4] = 0x00000001U
10059 // .. ==> MASK : 0x00000010U VAL : 0x00000010U
10060 // .. DCR_TYPE = 0x3
10061 // .. ==> 0XF8000B54[6:5] = 0x00000003U
10062 // .. ==> MASK : 0x00000060U VAL : 0x00000060U
10063 // .. IBUF_DISABLE_MODE = 0
10064 // .. ==> 0XF8000B54[7:7] = 0x00000000U
10065 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
10066 // .. TERM_DISABLE_MODE = 0
10067 // .. ==> 0XF8000B54[8:8] = 0x00000000U
10068 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10069 // .. OUTPUT_EN = 0x3
10070 // .. ==> 0XF8000B54[10:9] = 0x00000003U
10071 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
10072 // .. PULLUP_EN = 0x0
10073 // .. ==> 0XF8000B54[11:11] = 0x00000000U
10074 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
10076 EMIT_MASKWRITE(0XF8000B54, 0x00000FFFU ,0x00000674U),
10077 // .. INP_POWER = 0x0
10078 // .. ==> 0XF8000B58[0:0] = 0x00000000U
10079 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10080 // .. INP_TYPE = 0x0
10081 // .. ==> 0XF8000B58[2:1] = 0x00000000U
10082 // .. ==> MASK : 0x00000006U VAL : 0x00000000U
10083 // .. DCI_UPDATE = 0x0
10084 // .. ==> 0XF8000B58[3:3] = 0x00000000U
10085 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
10086 // .. TERM_EN = 0x0
10087 // .. ==> 0XF8000B58[4:4] = 0x00000000U
10088 // .. ==> MASK : 0x00000010U VAL : 0x00000000U
10089 // .. DCR_TYPE = 0x0
10090 // .. ==> 0XF8000B58[6:5] = 0x00000000U
10091 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
10092 // .. IBUF_DISABLE_MODE = 0x0
10093 // .. ==> 0XF8000B58[7:7] = 0x00000000U
10094 // .. ==> MASK : 0x00000080U VAL : 0x00000000U
10095 // .. TERM_DISABLE_MODE = 0x0
10096 // .. ==> 0XF8000B58[8:8] = 0x00000000U
10097 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10098 // .. OUTPUT_EN = 0x3
10099 // .. ==> 0XF8000B58[10:9] = 0x00000003U
10100 // .. ==> MASK : 0x00000600U VAL : 0x00000600U
10101 // .. PULLUP_EN = 0x0
10102 // .. ==> 0XF8000B58[11:11] = 0x00000000U
10103 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
10105 EMIT_MASKWRITE(0XF8000B58, 0x00000FFFU ,0x00000600U),
10106 // .. DRIVE_P = 0x1c
10107 // .. ==> 0XF8000B5C[6:0] = 0x0000001CU
10108 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
10109 // .. DRIVE_N = 0xc
10110 // .. ==> 0XF8000B5C[13:7] = 0x0000000CU
10111 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
10113 // .. ==> 0XF8000B5C[18:14] = 0x00000003U
10114 // .. ==> MASK : 0x0007C000U VAL : 0x0000C000U
10116 // .. ==> 0XF8000B5C[23:19] = 0x00000003U
10117 // .. ==> MASK : 0x00F80000U VAL : 0x00180000U
10119 // .. ==> 0XF8000B5C[26:24] = 0x00000000U
10120 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
10122 // .. ==> 0XF8000B5C[31:27] = 0x00000000U
10123 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
10125 EMIT_MASKWRITE(0XF8000B5C, 0xFFFFFFFFU ,0x0018C61CU),
10126 // .. DRIVE_P = 0x1c
10127 // .. ==> 0XF8000B60[6:0] = 0x0000001CU
10128 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
10129 // .. DRIVE_N = 0xc
10130 // .. ==> 0XF8000B60[13:7] = 0x0000000CU
10131 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
10133 // .. ==> 0XF8000B60[18:14] = 0x00000006U
10134 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
10135 // .. SLEW_N = 0x1f
10136 // .. ==> 0XF8000B60[23:19] = 0x0000001FU
10137 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
10139 // .. ==> 0XF8000B60[26:24] = 0x00000000U
10140 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
10142 // .. ==> 0XF8000B60[31:27] = 0x00000000U
10143 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
10145 EMIT_MASKWRITE(0XF8000B60, 0xFFFFFFFFU ,0x00F9861CU),
10146 // .. DRIVE_P = 0x1c
10147 // .. ==> 0XF8000B64[6:0] = 0x0000001CU
10148 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
10149 // .. DRIVE_N = 0xc
10150 // .. ==> 0XF8000B64[13:7] = 0x0000000CU
10151 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
10153 // .. ==> 0XF8000B64[18:14] = 0x00000006U
10154 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
10155 // .. SLEW_N = 0x1f
10156 // .. ==> 0XF8000B64[23:19] = 0x0000001FU
10157 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
10159 // .. ==> 0XF8000B64[26:24] = 0x00000000U
10160 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
10162 // .. ==> 0XF8000B64[31:27] = 0x00000000U
10163 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
10165 EMIT_MASKWRITE(0XF8000B64, 0xFFFFFFFFU ,0x00F9861CU),
10166 // .. DRIVE_P = 0x1c
10167 // .. ==> 0XF8000B68[6:0] = 0x0000001CU
10168 // .. ==> MASK : 0x0000007FU VAL : 0x0000001CU
10169 // .. DRIVE_N = 0xc
10170 // .. ==> 0XF8000B68[13:7] = 0x0000000CU
10171 // .. ==> MASK : 0x00003F80U VAL : 0x00000600U
10173 // .. ==> 0XF8000B68[18:14] = 0x00000006U
10174 // .. ==> MASK : 0x0007C000U VAL : 0x00018000U
10175 // .. SLEW_N = 0x1f
10176 // .. ==> 0XF8000B68[23:19] = 0x0000001FU
10177 // .. ==> MASK : 0x00F80000U VAL : 0x00F80000U
10179 // .. ==> 0XF8000B68[26:24] = 0x00000000U
10180 // .. ==> MASK : 0x07000000U VAL : 0x00000000U
10182 // .. ==> 0XF8000B68[31:27] = 0x00000000U
10183 // .. ==> MASK : 0xF8000000U VAL : 0x00000000U
10185 EMIT_MASKWRITE(0XF8000B68, 0xFFFFFFFFU ,0x00F9861CU),
10186 // .. VREF_INT_EN = 0x1
10187 // .. ==> 0XF8000B6C[0:0] = 0x00000001U
10188 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
10189 // .. VREF_SEL = 0x4
10190 // .. ==> 0XF8000B6C[4:1] = 0x00000004U
10191 // .. ==> MASK : 0x0000001EU VAL : 0x00000008U
10192 // .. VREF_EXT_EN = 0x0
10193 // .. ==> 0XF8000B6C[6:5] = 0x00000000U
10194 // .. ==> MASK : 0x00000060U VAL : 0x00000000U
10195 // .. VREF_PULLUP_EN = 0x0
10196 // .. ==> 0XF8000B6C[8:7] = 0x00000000U
10197 // .. ==> MASK : 0x00000180U VAL : 0x00000000U
10198 // .. REFIO_EN = 0x1
10199 // .. ==> 0XF8000B6C[9:9] = 0x00000001U
10200 // .. ==> MASK : 0x00000200U VAL : 0x00000200U
10201 // .. REFIO_PULLUP_EN = 0x0
10202 // .. ==> 0XF8000B6C[12:12] = 0x00000000U
10203 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10204 // .. DRST_B_PULLUP_EN = 0x0
10205 // .. ==> 0XF8000B6C[13:13] = 0x00000000U
10206 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10207 // .. CKE_PULLUP_EN = 0x0
10208 // .. ==> 0XF8000B6C[14:14] = 0x00000000U
10209 // .. ==> MASK : 0x00004000U VAL : 0x00000000U
10211 EMIT_MASKWRITE(0XF8000B6C, 0x000073FFU ,0x00000209U),
10212 // .. .. START: ASSERT RESET
10214 // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
10215 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
10216 // .. .. VRN_OUT = 0x1
10217 // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
10218 // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
10220 EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000021U),
10221 // .. .. FINISH: ASSERT RESET
10222 // .. .. START: DEASSERT RESET
10224 // .. .. ==> 0XF8000B70[0:0] = 0x00000000U
10225 // .. .. ==> MASK : 0x00000001U VAL : 0x00000000U
10226 // .. .. VRN_OUT = 0x1
10227 // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
10228 // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
10230 EMIT_MASKWRITE(0XF8000B70, 0x00000021U ,0x00000020U),
10231 // .. .. FINISH: DEASSERT RESET
10232 // .. .. RESET = 0x1
10233 // .. .. ==> 0XF8000B70[0:0] = 0x00000001U
10234 // .. .. ==> MASK : 0x00000001U VAL : 0x00000001U
10235 // .. .. ENABLE = 0x1
10236 // .. .. ==> 0XF8000B70[1:1] = 0x00000001U
10237 // .. .. ==> MASK : 0x00000002U VAL : 0x00000002U
10238 // .. .. VRP_TRI = 0x0
10239 // .. .. ==> 0XF8000B70[2:2] = 0x00000000U
10240 // .. .. ==> MASK : 0x00000004U VAL : 0x00000000U
10241 // .. .. VRN_TRI = 0x0
10242 // .. .. ==> 0XF8000B70[3:3] = 0x00000000U
10243 // .. .. ==> MASK : 0x00000008U VAL : 0x00000000U
10244 // .. .. VRP_OUT = 0x0
10245 // .. .. ==> 0XF8000B70[4:4] = 0x00000000U
10246 // .. .. ==> MASK : 0x00000010U VAL : 0x00000000U
10247 // .. .. VRN_OUT = 0x1
10248 // .. .. ==> 0XF8000B70[5:5] = 0x00000001U
10249 // .. .. ==> MASK : 0x00000020U VAL : 0x00000020U
10250 // .. .. NREF_OPT1 = 0x0
10251 // .. .. ==> 0XF8000B70[7:6] = 0x00000000U
10252 // .. .. ==> MASK : 0x000000C0U VAL : 0x00000000U
10253 // .. .. NREF_OPT2 = 0x0
10254 // .. .. ==> 0XF8000B70[10:8] = 0x00000000U
10255 // .. .. ==> MASK : 0x00000700U VAL : 0x00000000U
10256 // .. .. NREF_OPT4 = 0x1
10257 // .. .. ==> 0XF8000B70[13:11] = 0x00000001U
10258 // .. .. ==> MASK : 0x00003800U VAL : 0x00000800U
10259 // .. .. PREF_OPT1 = 0x0
10260 // .. .. ==> 0XF8000B70[16:14] = 0x00000000U
10261 // .. .. ==> MASK : 0x0001C000U VAL : 0x00000000U
10262 // .. .. PREF_OPT2 = 0x0
10263 // .. .. ==> 0XF8000B70[19:17] = 0x00000000U
10264 // .. .. ==> MASK : 0x000E0000U VAL : 0x00000000U
10265 // .. .. UPDATE_CONTROL = 0x0
10266 // .. .. ==> 0XF8000B70[20:20] = 0x00000000U
10267 // .. .. ==> MASK : 0x00100000U VAL : 0x00000000U
10268 // .. .. INIT_COMPLETE = 0x0
10269 // .. .. ==> 0XF8000B70[21:21] = 0x00000000U
10270 // .. .. ==> MASK : 0x00200000U VAL : 0x00000000U
10271 // .. .. TST_CLK = 0x0
10272 // .. .. ==> 0XF8000B70[22:22] = 0x00000000U
10273 // .. .. ==> MASK : 0x00400000U VAL : 0x00000000U
10274 // .. .. TST_HLN = 0x0
10275 // .. .. ==> 0XF8000B70[23:23] = 0x00000000U
10276 // .. .. ==> MASK : 0x00800000U VAL : 0x00000000U
10277 // .. .. TST_HLP = 0x0
10278 // .. .. ==> 0XF8000B70[24:24] = 0x00000000U
10279 // .. .. ==> MASK : 0x01000000U VAL : 0x00000000U
10280 // .. .. TST_RST = 0x0
10281 // .. .. ==> 0XF8000B70[25:25] = 0x00000000U
10282 // .. .. ==> MASK : 0x02000000U VAL : 0x00000000U
10283 // .. .. INT_DCI_EN = 0x0
10284 // .. .. ==> 0XF8000B70[26:26] = 0x00000000U
10285 // .. .. ==> MASK : 0x04000000U VAL : 0x00000000U
10287 EMIT_MASKWRITE(0XF8000B70, 0x07FFFFFFU ,0x00000823U),
10288 // .. FINISH: DDRIOB SETTINGS
10289 // .. START: MIO PROGRAMMING
10290 // .. TRI_ENABLE = 0
10291 // .. ==> 0XF8000700[0:0] = 0x00000000U
10292 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10294 // .. ==> 0XF8000700[1:1] = 0x00000000U
10295 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10297 // .. ==> 0XF8000700[2:2] = 0x00000000U
10298 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10300 // .. ==> 0XF8000700[4:3] = 0x00000000U
10301 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10303 // .. ==> 0XF8000700[7:5] = 0x00000000U
10304 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10306 // .. ==> 0XF8000700[8:8] = 0x00000000U
10307 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10309 // .. ==> 0XF8000700[11:9] = 0x00000003U
10310 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10312 // .. ==> 0XF8000700[12:12] = 0x00000000U
10313 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10314 // .. DisableRcvr = 0
10315 // .. ==> 0XF8000700[13:13] = 0x00000000U
10316 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10318 EMIT_MASKWRITE(0XF8000700, 0x00003FFFU ,0x00000600U),
10319 // .. TRI_ENABLE = 0
10320 // .. ==> 0XF8000704[0:0] = 0x00000000U
10321 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10323 // .. ==> 0XF8000704[1:1] = 0x00000001U
10324 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10326 // .. ==> 0XF8000704[2:2] = 0x00000000U
10327 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10329 // .. ==> 0XF8000704[4:3] = 0x00000000U
10330 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10332 // .. ==> 0XF8000704[7:5] = 0x00000000U
10333 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10335 // .. ==> 0XF8000704[8:8] = 0x00000001U
10336 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10338 // .. ==> 0XF8000704[11:9] = 0x00000003U
10339 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10341 // .. ==> 0XF8000704[12:12] = 0x00000000U
10342 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10343 // .. DisableRcvr = 0
10344 // .. ==> 0XF8000704[13:13] = 0x00000000U
10345 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10347 EMIT_MASKWRITE(0XF8000704, 0x00003FFFU ,0x00000702U),
10348 // .. TRI_ENABLE = 0
10349 // .. ==> 0XF8000708[0:0] = 0x00000000U
10350 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10352 // .. ==> 0XF8000708[1:1] = 0x00000001U
10353 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10355 // .. ==> 0XF8000708[2:2] = 0x00000000U
10356 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10358 // .. ==> 0XF8000708[4:3] = 0x00000000U
10359 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10361 // .. ==> 0XF8000708[7:5] = 0x00000000U
10362 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10364 // .. ==> 0XF8000708[8:8] = 0x00000001U
10365 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10367 // .. ==> 0XF8000708[11:9] = 0x00000003U
10368 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10370 // .. ==> 0XF8000708[12:12] = 0x00000000U
10371 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10372 // .. DisableRcvr = 0
10373 // .. ==> 0XF8000708[13:13] = 0x00000000U
10374 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10376 EMIT_MASKWRITE(0XF8000708, 0x00003FFFU ,0x00000702U),
10377 // .. TRI_ENABLE = 0
10378 // .. ==> 0XF800070C[0:0] = 0x00000000U
10379 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10381 // .. ==> 0XF800070C[1:1] = 0x00000001U
10382 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10384 // .. ==> 0XF800070C[2:2] = 0x00000000U
10385 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10387 // .. ==> 0XF800070C[4:3] = 0x00000000U
10388 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10390 // .. ==> 0XF800070C[7:5] = 0x00000000U
10391 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10393 // .. ==> 0XF800070C[8:8] = 0x00000001U
10394 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10396 // .. ==> 0XF800070C[11:9] = 0x00000003U
10397 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10399 // .. ==> 0XF800070C[12:12] = 0x00000000U
10400 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10401 // .. DisableRcvr = 0
10402 // .. ==> 0XF800070C[13:13] = 0x00000000U
10403 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10405 EMIT_MASKWRITE(0XF800070C, 0x00003FFFU ,0x00000702U),
10406 // .. TRI_ENABLE = 0
10407 // .. ==> 0XF8000710[0:0] = 0x00000000U
10408 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10410 // .. ==> 0XF8000710[1:1] = 0x00000001U
10411 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10413 // .. ==> 0XF8000710[2:2] = 0x00000000U
10414 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10416 // .. ==> 0XF8000710[4:3] = 0x00000000U
10417 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10419 // .. ==> 0XF8000710[7:5] = 0x00000000U
10420 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10422 // .. ==> 0XF8000710[8:8] = 0x00000001U
10423 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10425 // .. ==> 0XF8000710[11:9] = 0x00000003U
10426 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10428 // .. ==> 0XF8000710[12:12] = 0x00000000U
10429 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10430 // .. DisableRcvr = 0
10431 // .. ==> 0XF8000710[13:13] = 0x00000000U
10432 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10434 EMIT_MASKWRITE(0XF8000710, 0x00003FFFU ,0x00000702U),
10435 // .. TRI_ENABLE = 0
10436 // .. ==> 0XF8000714[0:0] = 0x00000000U
10437 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10439 // .. ==> 0XF8000714[1:1] = 0x00000001U
10440 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10442 // .. ==> 0XF8000714[2:2] = 0x00000000U
10443 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10445 // .. ==> 0XF8000714[4:3] = 0x00000000U
10446 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10448 // .. ==> 0XF8000714[7:5] = 0x00000000U
10449 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10451 // .. ==> 0XF8000714[8:8] = 0x00000001U
10452 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10454 // .. ==> 0XF8000714[11:9] = 0x00000003U
10455 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10457 // .. ==> 0XF8000714[12:12] = 0x00000000U
10458 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10459 // .. DisableRcvr = 0
10460 // .. ==> 0XF8000714[13:13] = 0x00000000U
10461 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10463 EMIT_MASKWRITE(0XF8000714, 0x00003FFFU ,0x00000702U),
10464 // .. TRI_ENABLE = 0
10465 // .. ==> 0XF8000718[0:0] = 0x00000000U
10466 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10468 // .. ==> 0XF8000718[1:1] = 0x00000001U
10469 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10471 // .. ==> 0XF8000718[2:2] = 0x00000000U
10472 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10474 // .. ==> 0XF8000718[4:3] = 0x00000000U
10475 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10477 // .. ==> 0XF8000718[7:5] = 0x00000000U
10478 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10480 // .. ==> 0XF8000718[8:8] = 0x00000001U
10481 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10483 // .. ==> 0XF8000718[11:9] = 0x00000003U
10484 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10486 // .. ==> 0XF8000718[12:12] = 0x00000000U
10487 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10488 // .. DisableRcvr = 0
10489 // .. ==> 0XF8000718[13:13] = 0x00000000U
10490 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10492 EMIT_MASKWRITE(0XF8000718, 0x00003FFFU ,0x00000702U),
10493 // .. TRI_ENABLE = 0
10494 // .. ==> 0XF800071C[0:0] = 0x00000000U
10495 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10497 // .. ==> 0XF800071C[1:1] = 0x00000000U
10498 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10500 // .. ==> 0XF800071C[2:2] = 0x00000000U
10501 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10503 // .. ==> 0XF800071C[4:3] = 0x00000000U
10504 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10506 // .. ==> 0XF800071C[7:5] = 0x00000000U
10507 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10509 // .. ==> 0XF800071C[8:8] = 0x00000000U
10510 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10512 // .. ==> 0XF800071C[11:9] = 0x00000003U
10513 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10515 // .. ==> 0XF800071C[12:12] = 0x00000000U
10516 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10517 // .. DisableRcvr = 0
10518 // .. ==> 0XF800071C[13:13] = 0x00000000U
10519 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10521 EMIT_MASKWRITE(0XF800071C, 0x00003FFFU ,0x00000600U),
10522 // .. TRI_ENABLE = 0
10523 // .. ==> 0XF8000720[0:0] = 0x00000000U
10524 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10526 // .. ==> 0XF8000720[1:1] = 0x00000000U
10527 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10529 // .. ==> 0XF8000720[2:2] = 0x00000000U
10530 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10532 // .. ==> 0XF8000720[4:3] = 0x00000000U
10533 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10535 // .. ==> 0XF8000720[7:5] = 0x00000000U
10536 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10538 // .. ==> 0XF8000720[8:8] = 0x00000001U
10539 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10541 // .. ==> 0XF8000720[11:9] = 0x00000003U
10542 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10544 // .. ==> 0XF8000720[12:12] = 0x00000000U
10545 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10546 // .. DisableRcvr = 0
10547 // .. ==> 0XF8000720[13:13] = 0x00000000U
10548 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10550 EMIT_MASKWRITE(0XF8000720, 0x00003FFFU ,0x00000700U),
10551 // .. TRI_ENABLE = 0
10552 // .. ==> 0XF8000724[0:0] = 0x00000000U
10553 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10555 // .. ==> 0XF8000724[1:1] = 0x00000000U
10556 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10558 // .. ==> 0XF8000724[2:2] = 0x00000000U
10559 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10561 // .. ==> 0XF8000724[4:3] = 0x00000000U
10562 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10564 // .. ==> 0XF8000724[7:5] = 0x00000000U
10565 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10567 // .. ==> 0XF8000724[8:8] = 0x00000000U
10568 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10570 // .. ==> 0XF8000724[11:9] = 0x00000003U
10571 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10573 // .. ==> 0XF8000724[12:12] = 0x00000000U
10574 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10575 // .. DisableRcvr = 0
10576 // .. ==> 0XF8000724[13:13] = 0x00000000U
10577 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10579 EMIT_MASKWRITE(0XF8000724, 0x00003FFFU ,0x00000600U),
10580 // .. TRI_ENABLE = 0
10581 // .. ==> 0XF8000728[0:0] = 0x00000000U
10582 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10584 // .. ==> 0XF8000728[1:1] = 0x00000000U
10585 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10587 // .. ==> 0XF8000728[2:2] = 0x00000000U
10588 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10590 // .. ==> 0XF8000728[4:3] = 0x00000000U
10591 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10593 // .. ==> 0XF8000728[7:5] = 0x00000000U
10594 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10596 // .. ==> 0XF8000728[8:8] = 0x00000000U
10597 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10599 // .. ==> 0XF8000728[11:9] = 0x00000003U
10600 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10602 // .. ==> 0XF8000728[12:12] = 0x00000000U
10603 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10604 // .. DisableRcvr = 0
10605 // .. ==> 0XF8000728[13:13] = 0x00000000U
10606 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10608 EMIT_MASKWRITE(0XF8000728, 0x00003FFFU ,0x00000600U),
10609 // .. TRI_ENABLE = 0
10610 // .. ==> 0XF800072C[0:0] = 0x00000000U
10611 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10613 // .. ==> 0XF800072C[1:1] = 0x00000000U
10614 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10616 // .. ==> 0XF800072C[2:2] = 0x00000000U
10617 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10619 // .. ==> 0XF800072C[4:3] = 0x00000000U
10620 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10622 // .. ==> 0XF800072C[7:5] = 0x00000000U
10623 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10625 // .. ==> 0XF800072C[8:8] = 0x00000000U
10626 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10628 // .. ==> 0XF800072C[11:9] = 0x00000003U
10629 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10631 // .. ==> 0XF800072C[12:12] = 0x00000000U
10632 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10633 // .. DisableRcvr = 0
10634 // .. ==> 0XF800072C[13:13] = 0x00000000U
10635 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10637 EMIT_MASKWRITE(0XF800072C, 0x00003FFFU ,0x00000600U),
10638 // .. TRI_ENABLE = 0
10639 // .. ==> 0XF8000730[0:0] = 0x00000000U
10640 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10642 // .. ==> 0XF8000730[1:1] = 0x00000000U
10643 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10645 // .. ==> 0XF8000730[2:2] = 0x00000000U
10646 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10648 // .. ==> 0XF8000730[4:3] = 0x00000000U
10649 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10651 // .. ==> 0XF8000730[7:5] = 0x00000000U
10652 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10654 // .. ==> 0XF8000730[8:8] = 0x00000000U
10655 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10657 // .. ==> 0XF8000730[11:9] = 0x00000003U
10658 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10660 // .. ==> 0XF8000730[12:12] = 0x00000000U
10661 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10662 // .. DisableRcvr = 0
10663 // .. ==> 0XF8000730[13:13] = 0x00000000U
10664 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10666 EMIT_MASKWRITE(0XF8000730, 0x00003FFFU ,0x00000600U),
10667 // .. TRI_ENABLE = 0
10668 // .. ==> 0XF8000734[0:0] = 0x00000000U
10669 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10671 // .. ==> 0XF8000734[1:1] = 0x00000000U
10672 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10674 // .. ==> 0XF8000734[2:2] = 0x00000000U
10675 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10677 // .. ==> 0XF8000734[4:3] = 0x00000000U
10678 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10680 // .. ==> 0XF8000734[7:5] = 0x00000000U
10681 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10683 // .. ==> 0XF8000734[8:8] = 0x00000000U
10684 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10686 // .. ==> 0XF8000734[11:9] = 0x00000003U
10687 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10689 // .. ==> 0XF8000734[12:12] = 0x00000000U
10690 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10691 // .. DisableRcvr = 0
10692 // .. ==> 0XF8000734[13:13] = 0x00000000U
10693 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10695 EMIT_MASKWRITE(0XF8000734, 0x00003FFFU ,0x00000600U),
10696 // .. TRI_ENABLE = 0
10697 // .. ==> 0XF8000738[0:0] = 0x00000000U
10698 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10700 // .. ==> 0XF8000738[1:1] = 0x00000000U
10701 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10703 // .. ==> 0XF8000738[2:2] = 0x00000000U
10704 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10706 // .. ==> 0XF8000738[4:3] = 0x00000000U
10707 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10709 // .. ==> 0XF8000738[7:5] = 0x00000000U
10710 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10712 // .. ==> 0XF8000738[8:8] = 0x00000000U
10713 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10715 // .. ==> 0XF8000738[11:9] = 0x00000003U
10716 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10718 // .. ==> 0XF8000738[12:12] = 0x00000000U
10719 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10720 // .. DisableRcvr = 0
10721 // .. ==> 0XF8000738[13:13] = 0x00000000U
10722 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10724 EMIT_MASKWRITE(0XF8000738, 0x00003FFFU ,0x00000600U),
10725 // .. TRI_ENABLE = 0
10726 // .. ==> 0XF800073C[0:0] = 0x00000000U
10727 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10729 // .. ==> 0XF800073C[1:1] = 0x00000000U
10730 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
10732 // .. ==> 0XF800073C[2:2] = 0x00000000U
10733 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10735 // .. ==> 0XF800073C[4:3] = 0x00000000U
10736 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10738 // .. ==> 0XF800073C[7:5] = 0x00000000U
10739 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10741 // .. ==> 0XF800073C[8:8] = 0x00000000U
10742 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
10744 // .. ==> 0XF800073C[11:9] = 0x00000003U
10745 // .. ==> MASK : 0x00000E00U VAL : 0x00000600U
10747 // .. ==> 0XF800073C[12:12] = 0x00000000U
10748 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10749 // .. DisableRcvr = 0
10750 // .. ==> 0XF800073C[13:13] = 0x00000000U
10751 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10753 EMIT_MASKWRITE(0XF800073C, 0x00003FFFU ,0x00000600U),
10754 // .. TRI_ENABLE = 0
10755 // .. ==> 0XF8000740[0:0] = 0x00000000U
10756 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10758 // .. ==> 0XF8000740[1:1] = 0x00000001U
10759 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10761 // .. ==> 0XF8000740[2:2] = 0x00000000U
10762 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10764 // .. ==> 0XF8000740[4:3] = 0x00000000U
10765 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10767 // .. ==> 0XF8000740[7:5] = 0x00000000U
10768 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10770 // .. ==> 0XF8000740[8:8] = 0x00000001U
10771 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10773 // .. ==> 0XF8000740[11:9] = 0x00000001U
10774 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
10776 // .. ==> 0XF8000740[12:12] = 0x00000000U
10777 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10778 // .. DisableRcvr = 0
10779 // .. ==> 0XF8000740[13:13] = 0x00000000U
10780 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10782 EMIT_MASKWRITE(0XF8000740, 0x00003FFFU ,0x00000302U),
10783 // .. TRI_ENABLE = 0
10784 // .. ==> 0XF8000744[0:0] = 0x00000000U
10785 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10787 // .. ==> 0XF8000744[1:1] = 0x00000001U
10788 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10790 // .. ==> 0XF8000744[2:2] = 0x00000000U
10791 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10793 // .. ==> 0XF8000744[4:3] = 0x00000000U
10794 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10796 // .. ==> 0XF8000744[7:5] = 0x00000000U
10797 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10799 // .. ==> 0XF8000744[8:8] = 0x00000001U
10800 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10802 // .. ==> 0XF8000744[11:9] = 0x00000001U
10803 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
10805 // .. ==> 0XF8000744[12:12] = 0x00000000U
10806 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10807 // .. DisableRcvr = 0
10808 // .. ==> 0XF8000744[13:13] = 0x00000000U
10809 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10811 EMIT_MASKWRITE(0XF8000744, 0x00003FFFU ,0x00000302U),
10812 // .. TRI_ENABLE = 0
10813 // .. ==> 0XF8000748[0:0] = 0x00000000U
10814 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10816 // .. ==> 0XF8000748[1:1] = 0x00000001U
10817 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10819 // .. ==> 0XF8000748[2:2] = 0x00000000U
10820 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10822 // .. ==> 0XF8000748[4:3] = 0x00000000U
10823 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10825 // .. ==> 0XF8000748[7:5] = 0x00000000U
10826 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10828 // .. ==> 0XF8000748[8:8] = 0x00000001U
10829 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10831 // .. ==> 0XF8000748[11:9] = 0x00000001U
10832 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
10834 // .. ==> 0XF8000748[12:12] = 0x00000000U
10835 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10836 // .. DisableRcvr = 0
10837 // .. ==> 0XF8000748[13:13] = 0x00000000U
10838 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10840 EMIT_MASKWRITE(0XF8000748, 0x00003FFFU ,0x00000302U),
10841 // .. TRI_ENABLE = 0
10842 // .. ==> 0XF800074C[0:0] = 0x00000000U
10843 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10845 // .. ==> 0XF800074C[1:1] = 0x00000001U
10846 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10848 // .. ==> 0XF800074C[2:2] = 0x00000000U
10849 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10851 // .. ==> 0XF800074C[4:3] = 0x00000000U
10852 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10854 // .. ==> 0XF800074C[7:5] = 0x00000000U
10855 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10857 // .. ==> 0XF800074C[8:8] = 0x00000001U
10858 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10860 // .. ==> 0XF800074C[11:9] = 0x00000001U
10861 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
10863 // .. ==> 0XF800074C[12:12] = 0x00000000U
10864 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10865 // .. DisableRcvr = 0
10866 // .. ==> 0XF800074C[13:13] = 0x00000000U
10867 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10869 EMIT_MASKWRITE(0XF800074C, 0x00003FFFU ,0x00000302U),
10870 // .. TRI_ENABLE = 0
10871 // .. ==> 0XF8000750[0:0] = 0x00000000U
10872 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10874 // .. ==> 0XF8000750[1:1] = 0x00000001U
10875 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10877 // .. ==> 0XF8000750[2:2] = 0x00000000U
10878 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10880 // .. ==> 0XF8000750[4:3] = 0x00000000U
10881 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10883 // .. ==> 0XF8000750[7:5] = 0x00000000U
10884 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10886 // .. ==> 0XF8000750[8:8] = 0x00000001U
10887 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10889 // .. ==> 0XF8000750[11:9] = 0x00000001U
10890 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
10892 // .. ==> 0XF8000750[12:12] = 0x00000000U
10893 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10894 // .. DisableRcvr = 0
10895 // .. ==> 0XF8000750[13:13] = 0x00000000U
10896 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10898 EMIT_MASKWRITE(0XF8000750, 0x00003FFFU ,0x00000302U),
10899 // .. TRI_ENABLE = 0
10900 // .. ==> 0XF8000754[0:0] = 0x00000000U
10901 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
10903 // .. ==> 0XF8000754[1:1] = 0x00000001U
10904 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10906 // .. ==> 0XF8000754[2:2] = 0x00000000U
10907 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10909 // .. ==> 0XF8000754[4:3] = 0x00000000U
10910 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10912 // .. ==> 0XF8000754[7:5] = 0x00000000U
10913 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10915 // .. ==> 0XF8000754[8:8] = 0x00000001U
10916 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10918 // .. ==> 0XF8000754[11:9] = 0x00000001U
10919 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
10921 // .. ==> 0XF8000754[12:12] = 0x00000000U
10922 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10923 // .. DisableRcvr = 0
10924 // .. ==> 0XF8000754[13:13] = 0x00000000U
10925 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10927 EMIT_MASKWRITE(0XF8000754, 0x00003FFFU ,0x00000302U),
10928 // .. TRI_ENABLE = 1
10929 // .. ==> 0XF8000758[0:0] = 0x00000001U
10930 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
10932 // .. ==> 0XF8000758[1:1] = 0x00000001U
10933 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10935 // .. ==> 0XF8000758[2:2] = 0x00000000U
10936 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10938 // .. ==> 0XF8000758[4:3] = 0x00000000U
10939 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10941 // .. ==> 0XF8000758[7:5] = 0x00000000U
10942 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10944 // .. ==> 0XF8000758[8:8] = 0x00000001U
10945 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10947 // .. ==> 0XF8000758[11:9] = 0x00000001U
10948 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
10950 // .. ==> 0XF8000758[12:12] = 0x00000000U
10951 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10952 // .. DisableRcvr = 0
10953 // .. ==> 0XF8000758[13:13] = 0x00000000U
10954 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10956 EMIT_MASKWRITE(0XF8000758, 0x00003FFFU ,0x00000303U),
10957 // .. TRI_ENABLE = 1
10958 // .. ==> 0XF800075C[0:0] = 0x00000001U
10959 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
10961 // .. ==> 0XF800075C[1:1] = 0x00000001U
10962 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10964 // .. ==> 0XF800075C[2:2] = 0x00000000U
10965 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10967 // .. ==> 0XF800075C[4:3] = 0x00000000U
10968 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10970 // .. ==> 0XF800075C[7:5] = 0x00000000U
10971 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
10973 // .. ==> 0XF800075C[8:8] = 0x00000001U
10974 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
10976 // .. ==> 0XF800075C[11:9] = 0x00000001U
10977 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
10979 // .. ==> 0XF800075C[12:12] = 0x00000000U
10980 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
10981 // .. DisableRcvr = 0
10982 // .. ==> 0XF800075C[13:13] = 0x00000000U
10983 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
10985 EMIT_MASKWRITE(0XF800075C, 0x00003FFFU ,0x00000303U),
10986 // .. TRI_ENABLE = 1
10987 // .. ==> 0XF8000760[0:0] = 0x00000001U
10988 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
10990 // .. ==> 0XF8000760[1:1] = 0x00000001U
10991 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
10993 // .. ==> 0XF8000760[2:2] = 0x00000000U
10994 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
10996 // .. ==> 0XF8000760[4:3] = 0x00000000U
10997 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
10999 // .. ==> 0XF8000760[7:5] = 0x00000000U
11000 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11002 // .. ==> 0XF8000760[8:8] = 0x00000001U
11003 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11005 // .. ==> 0XF8000760[11:9] = 0x00000001U
11006 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11008 // .. ==> 0XF8000760[12:12] = 0x00000000U
11009 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11010 // .. DisableRcvr = 0
11011 // .. ==> 0XF8000760[13:13] = 0x00000000U
11012 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11014 EMIT_MASKWRITE(0XF8000760, 0x00003FFFU ,0x00000303U),
11015 // .. TRI_ENABLE = 1
11016 // .. ==> 0XF8000764[0:0] = 0x00000001U
11017 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11019 // .. ==> 0XF8000764[1:1] = 0x00000001U
11020 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
11022 // .. ==> 0XF8000764[2:2] = 0x00000000U
11023 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11025 // .. ==> 0XF8000764[4:3] = 0x00000000U
11026 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11028 // .. ==> 0XF8000764[7:5] = 0x00000000U
11029 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11031 // .. ==> 0XF8000764[8:8] = 0x00000001U
11032 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11034 // .. ==> 0XF8000764[11:9] = 0x00000001U
11035 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11037 // .. ==> 0XF8000764[12:12] = 0x00000000U
11038 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11039 // .. DisableRcvr = 0
11040 // .. ==> 0XF8000764[13:13] = 0x00000000U
11041 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11043 EMIT_MASKWRITE(0XF8000764, 0x00003FFFU ,0x00000303U),
11044 // .. TRI_ENABLE = 1
11045 // .. ==> 0XF8000768[0:0] = 0x00000001U
11046 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11048 // .. ==> 0XF8000768[1:1] = 0x00000001U
11049 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
11051 // .. ==> 0XF8000768[2:2] = 0x00000000U
11052 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11054 // .. ==> 0XF8000768[4:3] = 0x00000000U
11055 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11057 // .. ==> 0XF8000768[7:5] = 0x00000000U
11058 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11060 // .. ==> 0XF8000768[8:8] = 0x00000001U
11061 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11063 // .. ==> 0XF8000768[11:9] = 0x00000001U
11064 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11066 // .. ==> 0XF8000768[12:12] = 0x00000000U
11067 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11068 // .. DisableRcvr = 0
11069 // .. ==> 0XF8000768[13:13] = 0x00000000U
11070 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11072 EMIT_MASKWRITE(0XF8000768, 0x00003FFFU ,0x00000303U),
11073 // .. TRI_ENABLE = 1
11074 // .. ==> 0XF800076C[0:0] = 0x00000001U
11075 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11077 // .. ==> 0XF800076C[1:1] = 0x00000001U
11078 // .. ==> MASK : 0x00000002U VAL : 0x00000002U
11080 // .. ==> 0XF800076C[2:2] = 0x00000000U
11081 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11083 // .. ==> 0XF800076C[4:3] = 0x00000000U
11084 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11086 // .. ==> 0XF800076C[7:5] = 0x00000000U
11087 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11089 // .. ==> 0XF800076C[8:8] = 0x00000001U
11090 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11092 // .. ==> 0XF800076C[11:9] = 0x00000001U
11093 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11095 // .. ==> 0XF800076C[12:12] = 0x00000000U
11096 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11097 // .. DisableRcvr = 0
11098 // .. ==> 0XF800076C[13:13] = 0x00000000U
11099 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11101 EMIT_MASKWRITE(0XF800076C, 0x00003FFFU ,0x00000303U),
11102 // .. TRI_ENABLE = 0
11103 // .. ==> 0XF8000770[0:0] = 0x00000000U
11104 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11106 // .. ==> 0XF8000770[1:1] = 0x00000000U
11107 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11109 // .. ==> 0XF8000770[2:2] = 0x00000001U
11110 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11112 // .. ==> 0XF8000770[4:3] = 0x00000000U
11113 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11115 // .. ==> 0XF8000770[7:5] = 0x00000000U
11116 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11118 // .. ==> 0XF8000770[8:8] = 0x00000001U
11119 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11121 // .. ==> 0XF8000770[11:9] = 0x00000001U
11122 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11124 // .. ==> 0XF8000770[12:12] = 0x00000000U
11125 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11126 // .. DisableRcvr = 0
11127 // .. ==> 0XF8000770[13:13] = 0x00000000U
11128 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11130 EMIT_MASKWRITE(0XF8000770, 0x00003FFFU ,0x00000304U),
11131 // .. TRI_ENABLE = 1
11132 // .. ==> 0XF8000774[0:0] = 0x00000001U
11133 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11135 // .. ==> 0XF8000774[1:1] = 0x00000000U
11136 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11138 // .. ==> 0XF8000774[2:2] = 0x00000001U
11139 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11141 // .. ==> 0XF8000774[4:3] = 0x00000000U
11142 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11144 // .. ==> 0XF8000774[7:5] = 0x00000000U
11145 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11147 // .. ==> 0XF8000774[8:8] = 0x00000001U
11148 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11150 // .. ==> 0XF8000774[11:9] = 0x00000001U
11151 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11153 // .. ==> 0XF8000774[12:12] = 0x00000000U
11154 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11155 // .. DisableRcvr = 0
11156 // .. ==> 0XF8000774[13:13] = 0x00000000U
11157 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11159 EMIT_MASKWRITE(0XF8000774, 0x00003FFFU ,0x00000305U),
11160 // .. TRI_ENABLE = 0
11161 // .. ==> 0XF8000778[0:0] = 0x00000000U
11162 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11164 // .. ==> 0XF8000778[1:1] = 0x00000000U
11165 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11167 // .. ==> 0XF8000778[2:2] = 0x00000001U
11168 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11170 // .. ==> 0XF8000778[4:3] = 0x00000000U
11171 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11173 // .. ==> 0XF8000778[7:5] = 0x00000000U
11174 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11176 // .. ==> 0XF8000778[8:8] = 0x00000001U
11177 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11179 // .. ==> 0XF8000778[11:9] = 0x00000001U
11180 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11182 // .. ==> 0XF8000778[12:12] = 0x00000000U
11183 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11184 // .. DisableRcvr = 0
11185 // .. ==> 0XF8000778[13:13] = 0x00000000U
11186 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11188 EMIT_MASKWRITE(0XF8000778, 0x00003FFFU ,0x00000304U),
11189 // .. TRI_ENABLE = 1
11190 // .. ==> 0XF800077C[0:0] = 0x00000001U
11191 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11193 // .. ==> 0XF800077C[1:1] = 0x00000000U
11194 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11196 // .. ==> 0XF800077C[2:2] = 0x00000001U
11197 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11199 // .. ==> 0XF800077C[4:3] = 0x00000000U
11200 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11202 // .. ==> 0XF800077C[7:5] = 0x00000000U
11203 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11205 // .. ==> 0XF800077C[8:8] = 0x00000001U
11206 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11208 // .. ==> 0XF800077C[11:9] = 0x00000001U
11209 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11211 // .. ==> 0XF800077C[12:12] = 0x00000000U
11212 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11213 // .. DisableRcvr = 0
11214 // .. ==> 0XF800077C[13:13] = 0x00000000U
11215 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11217 EMIT_MASKWRITE(0XF800077C, 0x00003FFFU ,0x00000305U),
11218 // .. TRI_ENABLE = 0
11219 // .. ==> 0XF8000780[0:0] = 0x00000000U
11220 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11222 // .. ==> 0XF8000780[1:1] = 0x00000000U
11223 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11225 // .. ==> 0XF8000780[2:2] = 0x00000001U
11226 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11228 // .. ==> 0XF8000780[4:3] = 0x00000000U
11229 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11231 // .. ==> 0XF8000780[7:5] = 0x00000000U
11232 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11234 // .. ==> 0XF8000780[8:8] = 0x00000001U
11235 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11237 // .. ==> 0XF8000780[11:9] = 0x00000001U
11238 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11240 // .. ==> 0XF8000780[12:12] = 0x00000000U
11241 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11242 // .. DisableRcvr = 0
11243 // .. ==> 0XF8000780[13:13] = 0x00000000U
11244 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11246 EMIT_MASKWRITE(0XF8000780, 0x00003FFFU ,0x00000304U),
11247 // .. TRI_ENABLE = 0
11248 // .. ==> 0XF8000784[0:0] = 0x00000000U
11249 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11251 // .. ==> 0XF8000784[1:1] = 0x00000000U
11252 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11254 // .. ==> 0XF8000784[2:2] = 0x00000001U
11255 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11257 // .. ==> 0XF8000784[4:3] = 0x00000000U
11258 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11260 // .. ==> 0XF8000784[7:5] = 0x00000000U
11261 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11263 // .. ==> 0XF8000784[8:8] = 0x00000001U
11264 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11266 // .. ==> 0XF8000784[11:9] = 0x00000001U
11267 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11269 // .. ==> 0XF8000784[12:12] = 0x00000000U
11270 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11271 // .. DisableRcvr = 0
11272 // .. ==> 0XF8000784[13:13] = 0x00000000U
11273 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11275 EMIT_MASKWRITE(0XF8000784, 0x00003FFFU ,0x00000304U),
11276 // .. TRI_ENABLE = 0
11277 // .. ==> 0XF8000788[0:0] = 0x00000000U
11278 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11280 // .. ==> 0XF8000788[1:1] = 0x00000000U
11281 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11283 // .. ==> 0XF8000788[2:2] = 0x00000001U
11284 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11286 // .. ==> 0XF8000788[4:3] = 0x00000000U
11287 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11289 // .. ==> 0XF8000788[7:5] = 0x00000000U
11290 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11292 // .. ==> 0XF8000788[8:8] = 0x00000001U
11293 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11295 // .. ==> 0XF8000788[11:9] = 0x00000001U
11296 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11298 // .. ==> 0XF8000788[12:12] = 0x00000000U
11299 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11300 // .. DisableRcvr = 0
11301 // .. ==> 0XF8000788[13:13] = 0x00000000U
11302 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11304 EMIT_MASKWRITE(0XF8000788, 0x00003FFFU ,0x00000304U),
11305 // .. TRI_ENABLE = 0
11306 // .. ==> 0XF800078C[0:0] = 0x00000000U
11307 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11309 // .. ==> 0XF800078C[1:1] = 0x00000000U
11310 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11312 // .. ==> 0XF800078C[2:2] = 0x00000001U
11313 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11315 // .. ==> 0XF800078C[4:3] = 0x00000000U
11316 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11318 // .. ==> 0XF800078C[7:5] = 0x00000000U
11319 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11321 // .. ==> 0XF800078C[8:8] = 0x00000001U
11322 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11324 // .. ==> 0XF800078C[11:9] = 0x00000001U
11325 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11327 // .. ==> 0XF800078C[12:12] = 0x00000000U
11328 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11329 // .. DisableRcvr = 0
11330 // .. ==> 0XF800078C[13:13] = 0x00000000U
11331 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11333 EMIT_MASKWRITE(0XF800078C, 0x00003FFFU ,0x00000304U),
11334 // .. TRI_ENABLE = 1
11335 // .. ==> 0XF8000790[0:0] = 0x00000001U
11336 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11338 // .. ==> 0XF8000790[1:1] = 0x00000000U
11339 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11341 // .. ==> 0XF8000790[2:2] = 0x00000001U
11342 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11344 // .. ==> 0XF8000790[4:3] = 0x00000000U
11345 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11347 // .. ==> 0XF8000790[7:5] = 0x00000000U
11348 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11350 // .. ==> 0XF8000790[8:8] = 0x00000001U
11351 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11353 // .. ==> 0XF8000790[11:9] = 0x00000001U
11354 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11356 // .. ==> 0XF8000790[12:12] = 0x00000000U
11357 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11358 // .. DisableRcvr = 0
11359 // .. ==> 0XF8000790[13:13] = 0x00000000U
11360 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11362 EMIT_MASKWRITE(0XF8000790, 0x00003FFFU ,0x00000305U),
11363 // .. TRI_ENABLE = 0
11364 // .. ==> 0XF8000794[0:0] = 0x00000000U
11365 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11367 // .. ==> 0XF8000794[1:1] = 0x00000000U
11368 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11370 // .. ==> 0XF8000794[2:2] = 0x00000001U
11371 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11373 // .. ==> 0XF8000794[4:3] = 0x00000000U
11374 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11376 // .. ==> 0XF8000794[7:5] = 0x00000000U
11377 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11379 // .. ==> 0XF8000794[8:8] = 0x00000001U
11380 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11382 // .. ==> 0XF8000794[11:9] = 0x00000001U
11383 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11385 // .. ==> 0XF8000794[12:12] = 0x00000000U
11386 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11387 // .. DisableRcvr = 0
11388 // .. ==> 0XF8000794[13:13] = 0x00000000U
11389 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11391 EMIT_MASKWRITE(0XF8000794, 0x00003FFFU ,0x00000304U),
11392 // .. TRI_ENABLE = 0
11393 // .. ==> 0XF8000798[0:0] = 0x00000000U
11394 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11396 // .. ==> 0XF8000798[1:1] = 0x00000000U
11397 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11399 // .. ==> 0XF8000798[2:2] = 0x00000001U
11400 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11402 // .. ==> 0XF8000798[4:3] = 0x00000000U
11403 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11405 // .. ==> 0XF8000798[7:5] = 0x00000000U
11406 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11408 // .. ==> 0XF8000798[8:8] = 0x00000001U
11409 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11411 // .. ==> 0XF8000798[11:9] = 0x00000001U
11412 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11414 // .. ==> 0XF8000798[12:12] = 0x00000000U
11415 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11416 // .. DisableRcvr = 0
11417 // .. ==> 0XF8000798[13:13] = 0x00000000U
11418 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11420 EMIT_MASKWRITE(0XF8000798, 0x00003FFFU ,0x00000304U),
11421 // .. TRI_ENABLE = 0
11422 // .. ==> 0XF800079C[0:0] = 0x00000000U
11423 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11425 // .. ==> 0XF800079C[1:1] = 0x00000000U
11426 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11428 // .. ==> 0XF800079C[2:2] = 0x00000001U
11429 // .. ==> MASK : 0x00000004U VAL : 0x00000004U
11431 // .. ==> 0XF800079C[4:3] = 0x00000000U
11432 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11434 // .. ==> 0XF800079C[7:5] = 0x00000000U
11435 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11437 // .. ==> 0XF800079C[8:8] = 0x00000001U
11438 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11440 // .. ==> 0XF800079C[11:9] = 0x00000001U
11441 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11443 // .. ==> 0XF800079C[12:12] = 0x00000000U
11444 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11445 // .. DisableRcvr = 0
11446 // .. ==> 0XF800079C[13:13] = 0x00000000U
11447 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11449 EMIT_MASKWRITE(0XF800079C, 0x00003FFFU ,0x00000304U),
11450 // .. TRI_ENABLE = 0
11451 // .. ==> 0XF80007A0[0:0] = 0x00000000U
11452 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11454 // .. ==> 0XF80007A0[1:1] = 0x00000000U
11455 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11457 // .. ==> 0XF80007A0[2:2] = 0x00000000U
11458 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11460 // .. ==> 0XF80007A0[4:3] = 0x00000000U
11461 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11463 // .. ==> 0XF80007A0[7:5] = 0x00000004U
11464 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
11466 // .. ==> 0XF80007A0[8:8] = 0x00000001U
11467 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11469 // .. ==> 0XF80007A0[11:9] = 0x00000001U
11470 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11472 // .. ==> 0XF80007A0[12:12] = 0x00000000U
11473 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11474 // .. DisableRcvr = 0
11475 // .. ==> 0XF80007A0[13:13] = 0x00000000U
11476 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11478 EMIT_MASKWRITE(0XF80007A0, 0x00003FFFU ,0x00000380U),
11479 // .. TRI_ENABLE = 0
11480 // .. ==> 0XF80007A4[0:0] = 0x00000000U
11481 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11483 // .. ==> 0XF80007A4[1:1] = 0x00000000U
11484 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11486 // .. ==> 0XF80007A4[2:2] = 0x00000000U
11487 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11489 // .. ==> 0XF80007A4[4:3] = 0x00000000U
11490 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11492 // .. ==> 0XF80007A4[7:5] = 0x00000004U
11493 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
11495 // .. ==> 0XF80007A4[8:8] = 0x00000001U
11496 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11498 // .. ==> 0XF80007A4[11:9] = 0x00000001U
11499 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11501 // .. ==> 0XF80007A4[12:12] = 0x00000000U
11502 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11503 // .. DisableRcvr = 0
11504 // .. ==> 0XF80007A4[13:13] = 0x00000000U
11505 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11507 EMIT_MASKWRITE(0XF80007A4, 0x00003FFFU ,0x00000380U),
11508 // .. TRI_ENABLE = 0
11509 // .. ==> 0XF80007A8[0:0] = 0x00000000U
11510 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11512 // .. ==> 0XF80007A8[1:1] = 0x00000000U
11513 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11515 // .. ==> 0XF80007A8[2:2] = 0x00000000U
11516 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11518 // .. ==> 0XF80007A8[4:3] = 0x00000000U
11519 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11521 // .. ==> 0XF80007A8[7:5] = 0x00000004U
11522 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
11524 // .. ==> 0XF80007A8[8:8] = 0x00000001U
11525 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11527 // .. ==> 0XF80007A8[11:9] = 0x00000001U
11528 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11530 // .. ==> 0XF80007A8[12:12] = 0x00000000U
11531 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11532 // .. DisableRcvr = 0
11533 // .. ==> 0XF80007A8[13:13] = 0x00000000U
11534 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11536 EMIT_MASKWRITE(0XF80007A8, 0x00003FFFU ,0x00000380U),
11537 // .. TRI_ENABLE = 0
11538 // .. ==> 0XF80007AC[0:0] = 0x00000000U
11539 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11541 // .. ==> 0XF80007AC[1:1] = 0x00000000U
11542 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11544 // .. ==> 0XF80007AC[2:2] = 0x00000000U
11545 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11547 // .. ==> 0XF80007AC[4:3] = 0x00000000U
11548 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11550 // .. ==> 0XF80007AC[7:5] = 0x00000004U
11551 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
11553 // .. ==> 0XF80007AC[8:8] = 0x00000001U
11554 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11556 // .. ==> 0XF80007AC[11:9] = 0x00000001U
11557 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11559 // .. ==> 0XF80007AC[12:12] = 0x00000000U
11560 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11561 // .. DisableRcvr = 0
11562 // .. ==> 0XF80007AC[13:13] = 0x00000000U
11563 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11565 EMIT_MASKWRITE(0XF80007AC, 0x00003FFFU ,0x00000380U),
11566 // .. TRI_ENABLE = 0
11567 // .. ==> 0XF80007B0[0:0] = 0x00000000U
11568 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11570 // .. ==> 0XF80007B0[1:1] = 0x00000000U
11571 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11573 // .. ==> 0XF80007B0[2:2] = 0x00000000U
11574 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11576 // .. ==> 0XF80007B0[4:3] = 0x00000000U
11577 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11579 // .. ==> 0XF80007B0[7:5] = 0x00000004U
11580 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
11582 // .. ==> 0XF80007B0[8:8] = 0x00000001U
11583 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11585 // .. ==> 0XF80007B0[11:9] = 0x00000001U
11586 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11588 // .. ==> 0XF80007B0[12:12] = 0x00000000U
11589 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11590 // .. DisableRcvr = 0
11591 // .. ==> 0XF80007B0[13:13] = 0x00000000U
11592 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11594 EMIT_MASKWRITE(0XF80007B0, 0x00003FFFU ,0x00000380U),
11595 // .. TRI_ENABLE = 0
11596 // .. ==> 0XF80007B4[0:0] = 0x00000000U
11597 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11599 // .. ==> 0XF80007B4[1:1] = 0x00000000U
11600 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11602 // .. ==> 0XF80007B4[2:2] = 0x00000000U
11603 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11605 // .. ==> 0XF80007B4[4:3] = 0x00000000U
11606 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11608 // .. ==> 0XF80007B4[7:5] = 0x00000004U
11609 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
11611 // .. ==> 0XF80007B4[8:8] = 0x00000001U
11612 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11614 // .. ==> 0XF80007B4[11:9] = 0x00000001U
11615 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11617 // .. ==> 0XF80007B4[12:12] = 0x00000000U
11618 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11619 // .. DisableRcvr = 0
11620 // .. ==> 0XF80007B4[13:13] = 0x00000000U
11621 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11623 EMIT_MASKWRITE(0XF80007B4, 0x00003FFFU ,0x00000380U),
11624 // .. TRI_ENABLE = 1
11625 // .. ==> 0XF80007B8[0:0] = 0x00000001U
11626 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11628 // .. ==> 0XF80007B8[8:8] = 0x00000000U
11629 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
11631 // .. ==> 0XF80007B8[11:9] = 0x00000001U
11632 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11634 // .. ==> 0XF80007B8[12:12] = 0x00000000U
11635 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11636 // .. DisableRcvr = 0
11637 // .. ==> 0XF80007B8[13:13] = 0x00000000U
11638 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11640 EMIT_MASKWRITE(0XF80007B8, 0x00003F01U ,0x00000201U),
11641 // .. TRI_ENABLE = 1
11642 // .. ==> 0XF80007BC[0:0] = 0x00000001U
11643 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11645 // .. ==> 0XF80007BC[8:8] = 0x00000000U
11646 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
11648 // .. ==> 0XF80007BC[11:9] = 0x00000001U
11649 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11651 // .. ==> 0XF80007BC[12:12] = 0x00000000U
11652 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11653 // .. DisableRcvr = 0
11654 // .. ==> 0XF80007BC[13:13] = 0x00000000U
11655 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11657 EMIT_MASKWRITE(0XF80007BC, 0x00003F01U ,0x00000201U),
11658 // .. TRI_ENABLE = 0
11659 // .. ==> 0XF80007C0[0:0] = 0x00000000U
11660 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11662 // .. ==> 0XF80007C0[1:1] = 0x00000000U
11663 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11665 // .. ==> 0XF80007C0[2:2] = 0x00000000U
11666 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11668 // .. ==> 0XF80007C0[4:3] = 0x00000000U
11669 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11671 // .. ==> 0XF80007C0[7:5] = 0x00000007U
11672 // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
11674 // .. ==> 0XF80007C0[8:8] = 0x00000000U
11675 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
11677 // .. ==> 0XF80007C0[11:9] = 0x00000001U
11678 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11680 // .. ==> 0XF80007C0[12:12] = 0x00000000U
11681 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11682 // .. DisableRcvr = 0
11683 // .. ==> 0XF80007C0[13:13] = 0x00000000U
11684 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11686 EMIT_MASKWRITE(0XF80007C0, 0x00003FFFU ,0x000002E0U),
11687 // .. TRI_ENABLE = 1
11688 // .. ==> 0XF80007C4[0:0] = 0x00000001U
11689 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11691 // .. ==> 0XF80007C4[1:1] = 0x00000000U
11692 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11694 // .. ==> 0XF80007C4[2:2] = 0x00000000U
11695 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11697 // .. ==> 0XF80007C4[4:3] = 0x00000000U
11698 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11700 // .. ==> 0XF80007C4[7:5] = 0x00000007U
11701 // .. ==> MASK : 0x000000E0U VAL : 0x000000E0U
11703 // .. ==> 0XF80007C4[8:8] = 0x00000000U
11704 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
11706 // .. ==> 0XF80007C4[11:9] = 0x00000001U
11707 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11709 // .. ==> 0XF80007C4[12:12] = 0x00000000U
11710 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11711 // .. DisableRcvr = 0
11712 // .. ==> 0XF80007C4[13:13] = 0x00000000U
11713 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11715 EMIT_MASKWRITE(0XF80007C4, 0x00003FFFU ,0x000002E1U),
11716 // .. TRI_ENABLE = 1
11717 // .. ==> 0XF80007C8[0:0] = 0x00000001U
11718 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11720 // .. ==> 0XF80007C8[1:1] = 0x00000000U
11721 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11723 // .. ==> 0XF80007C8[2:2] = 0x00000000U
11724 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11726 // .. ==> 0XF80007C8[4:3] = 0x00000000U
11727 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11729 // .. ==> 0XF80007C8[7:5] = 0x00000000U
11730 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11732 // .. ==> 0XF80007C8[8:8] = 0x00000000U
11733 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
11735 // .. ==> 0XF80007C8[11:9] = 0x00000001U
11736 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11738 // .. ==> 0XF80007C8[12:12] = 0x00000000U
11739 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11740 // .. DisableRcvr = 0
11741 // .. ==> 0XF80007C8[13:13] = 0x00000000U
11742 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11744 EMIT_MASKWRITE(0XF80007C8, 0x00003FFFU ,0x00000201U),
11745 // .. TRI_ENABLE = 1
11746 // .. ==> 0XF80007CC[0:0] = 0x00000001U
11747 // .. ==> MASK : 0x00000001U VAL : 0x00000001U
11749 // .. ==> 0XF80007CC[1:1] = 0x00000000U
11750 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11752 // .. ==> 0XF80007CC[2:2] = 0x00000000U
11753 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11755 // .. ==> 0XF80007CC[4:3] = 0x00000000U
11756 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11758 // .. ==> 0XF80007CC[7:5] = 0x00000000U
11759 // .. ==> MASK : 0x000000E0U VAL : 0x00000000U
11761 // .. ==> 0XF80007CC[8:8] = 0x00000000U
11762 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
11764 // .. ==> 0XF80007CC[11:9] = 0x00000001U
11765 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11767 // .. ==> 0XF80007CC[12:12] = 0x00000000U
11768 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11769 // .. DisableRcvr = 0
11770 // .. ==> 0XF80007CC[13:13] = 0x00000000U
11771 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11773 EMIT_MASKWRITE(0XF80007CC, 0x00003FFFU ,0x00000201U),
11774 // .. TRI_ENABLE = 0
11775 // .. ==> 0XF80007D0[0:0] = 0x00000000U
11776 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11778 // .. ==> 0XF80007D0[1:1] = 0x00000000U
11779 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11781 // .. ==> 0XF80007D0[2:2] = 0x00000000U
11782 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11784 // .. ==> 0XF80007D0[4:3] = 0x00000000U
11785 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11787 // .. ==> 0XF80007D0[7:5] = 0x00000004U
11788 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
11790 // .. ==> 0XF80007D0[8:8] = 0x00000000U
11791 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
11793 // .. ==> 0XF80007D0[11:9] = 0x00000001U
11794 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11796 // .. ==> 0XF80007D0[12:12] = 0x00000000U
11797 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11798 // .. DisableRcvr = 0
11799 // .. ==> 0XF80007D0[13:13] = 0x00000000U
11800 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11802 EMIT_MASKWRITE(0XF80007D0, 0x00003FFFU ,0x00000280U),
11803 // .. TRI_ENABLE = 0
11804 // .. ==> 0XF80007D4[0:0] = 0x00000000U
11805 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
11807 // .. ==> 0XF80007D4[1:1] = 0x00000000U
11808 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
11810 // .. ==> 0XF80007D4[2:2] = 0x00000000U
11811 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
11813 // .. ==> 0XF80007D4[4:3] = 0x00000000U
11814 // .. ==> MASK : 0x00000018U VAL : 0x00000000U
11816 // .. ==> 0XF80007D4[7:5] = 0x00000004U
11817 // .. ==> MASK : 0x000000E0U VAL : 0x00000080U
11819 // .. ==> 0XF80007D4[8:8] = 0x00000000U
11820 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
11822 // .. ==> 0XF80007D4[11:9] = 0x00000001U
11823 // .. ==> MASK : 0x00000E00U VAL : 0x00000200U
11825 // .. ==> 0XF80007D4[12:12] = 0x00000000U
11826 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
11827 // .. DisableRcvr = 0
11828 // .. ==> 0XF80007D4[13:13] = 0x00000000U
11829 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
11831 EMIT_MASKWRITE(0XF80007D4, 0x00003FFFU ,0x00000280U),
11832 // .. SDIO0_WP_SEL = 46
11833 // .. ==> 0XF8000830[5:0] = 0x0000002EU
11834 // .. ==> MASK : 0x0000003FU VAL : 0x0000002EU
11835 // .. SDIO0_CD_SEL = 47
11836 // .. ==> 0XF8000830[21:16] = 0x0000002FU
11837 // .. ==> MASK : 0x003F0000U VAL : 0x002F0000U
11839 EMIT_MASKWRITE(0XF8000830, 0x003F003FU ,0x002F002EU),
11840 // .. FINISH: MIO PROGRAMMING
11841 // .. START: LOCK IT BACK
11842 // .. LOCK_KEY = 0X767B
11843 // .. ==> 0XF8000004[15:0] = 0x0000767BU
11844 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
11846 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
11847 // .. FINISH: LOCK IT BACK
11855 unsigned long ps7_peripherals_init_data_1_0[] = {
11857 // .. START: SLCR SETTINGS
11858 // .. UNLOCK_KEY = 0XDF0D
11859 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
11860 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
11862 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
11863 // .. FINISH: SLCR SETTINGS
11864 // .. START: DDR TERM/IBUF_DISABLE_MODE SETTINGS
11865 // .. IBUF_DISABLE_MODE = 0x1
11866 // .. ==> 0XF8000B48[7:7] = 0x00000001U
11867 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
11868 // .. TERM_DISABLE_MODE = 0x1
11869 // .. ==> 0XF8000B48[8:8] = 0x00000001U
11870 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11872 EMIT_MASKWRITE(0XF8000B48, 0x00000180U ,0x00000180U),
11873 // .. IBUF_DISABLE_MODE = 0x1
11874 // .. ==> 0XF8000B4C[7:7] = 0x00000001U
11875 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
11876 // .. TERM_DISABLE_MODE = 0x1
11877 // .. ==> 0XF8000B4C[8:8] = 0x00000001U
11878 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11880 EMIT_MASKWRITE(0XF8000B4C, 0x00000180U ,0x00000180U),
11881 // .. IBUF_DISABLE_MODE = 0x1
11882 // .. ==> 0XF8000B50[7:7] = 0x00000001U
11883 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
11884 // .. TERM_DISABLE_MODE = 0x1
11885 // .. ==> 0XF8000B50[8:8] = 0x00000001U
11886 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11888 EMIT_MASKWRITE(0XF8000B50, 0x00000180U ,0x00000180U),
11889 // .. IBUF_DISABLE_MODE = 0x1
11890 // .. ==> 0XF8000B54[7:7] = 0x00000001U
11891 // .. ==> MASK : 0x00000080U VAL : 0x00000080U
11892 // .. TERM_DISABLE_MODE = 0x1
11893 // .. ==> 0XF8000B54[8:8] = 0x00000001U
11894 // .. ==> MASK : 0x00000100U VAL : 0x00000100U
11896 EMIT_MASKWRITE(0XF8000B54, 0x00000180U ,0x00000180U),
11897 // .. FINISH: DDR TERM/IBUF_DISABLE_MODE SETTINGS
11898 // .. START: LOCK IT BACK
11899 // .. LOCK_KEY = 0X767B
11900 // .. ==> 0XF8000004[15:0] = 0x0000767BU
11901 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
11903 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
11904 // .. FINISH: LOCK IT BACK
11905 // .. START: SRAM/NOR SET OPMODE
11906 // .. FINISH: SRAM/NOR SET OPMODE
11907 // .. START: QSPI REGISTERS
11909 // .. ==> 0XE000D000[19:19] = 0x00000001U
11910 // .. ==> MASK : 0x00080000U VAL : 0x00080000U
11912 EMIT_MASKWRITE(0XE000D000, 0x00080000U ,0x00080000U),
11913 // .. FINISH: QSPI REGISTERS
11914 // .. START: PL POWER ON RESET REGISTERS
11915 // .. PCFG_POR_CNT_4K = 0
11916 // .. ==> 0XF8007000[29:29] = 0x00000000U
11917 // .. ==> MASK : 0x20000000U VAL : 0x00000000U
11919 EMIT_MASKWRITE(0XF8007000, 0x20000000U ,0x00000000U),
11920 // .. FINISH: PL POWER ON RESET REGISTERS
11921 // .. START: SMC TIMING CALCULATION REGISTER UPDATE
11922 // .. .. START: NAND SET CYCLE
11923 // .. .. FINISH: NAND SET CYCLE
11924 // .. .. START: OPMODE
11925 // .. .. FINISH: OPMODE
11926 // .. .. START: DIRECT COMMAND
11927 // .. .. FINISH: DIRECT COMMAND
11928 // .. .. START: SRAM/NOR CS0 SET CYCLE
11929 // .. .. FINISH: SRAM/NOR CS0 SET CYCLE
11930 // .. .. START: DIRECT COMMAND
11931 // .. .. FINISH: DIRECT COMMAND
11932 // .. .. START: NOR CS0 BASE ADDRESS
11933 // .. .. FINISH: NOR CS0 BASE ADDRESS
11934 // .. .. START: SRAM/NOR CS1 SET CYCLE
11935 // .. .. FINISH: SRAM/NOR CS1 SET CYCLE
11936 // .. .. START: DIRECT COMMAND
11937 // .. .. FINISH: DIRECT COMMAND
11938 // .. .. START: NOR CS1 BASE ADDRESS
11939 // .. .. FINISH: NOR CS1 BASE ADDRESS
11940 // .. .. START: USB RESET
11941 // .. .. .. START: USB0 RESET
11942 // .. .. .. .. START: DIR MODE BANK 0
11943 // .. .. .. .. FINISH: DIR MODE BANK 0
11944 // .. .. .. .. START: DIR MODE BANK 1
11945 // .. .. .. .. FINISH: DIR MODE BANK 1
11946 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
11947 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
11948 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
11949 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
11950 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
11951 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
11952 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
11953 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
11954 // .. .. .. .. START: OUTPUT ENABLE BANK 0
11955 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
11956 // .. .. .. .. START: OUTPUT ENABLE BANK 1
11957 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
11958 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
11959 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
11960 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
11961 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
11962 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
11963 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
11964 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
11965 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
11966 // .. .. .. .. START: ADD 1 MS DELAY
11968 EMIT_MASKDELAY(0XF8F00200, 1),
11969 // .. .. .. .. FINISH: ADD 1 MS DELAY
11970 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
11971 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
11972 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
11973 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
11974 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
11975 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
11976 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
11977 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
11978 // .. .. .. FINISH: USB0 RESET
11979 // .. .. .. START: USB1 RESET
11980 // .. .. .. .. START: DIR MODE BANK 0
11981 // .. .. .. .. FINISH: DIR MODE BANK 0
11982 // .. .. .. .. START: DIR MODE BANK 1
11983 // .. .. .. .. FINISH: DIR MODE BANK 1
11984 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
11985 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
11986 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
11987 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
11988 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
11989 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
11990 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
11991 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
11992 // .. .. .. .. START: OUTPUT ENABLE BANK 0
11993 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
11994 // .. .. .. .. START: OUTPUT ENABLE BANK 1
11995 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
11996 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
11997 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
11998 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
11999 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
12000 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
12001 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
12002 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
12003 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
12004 // .. .. .. .. START: ADD 1 MS DELAY
12006 EMIT_MASKDELAY(0XF8F00200, 1),
12007 // .. .. .. .. FINISH: ADD 1 MS DELAY
12008 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12009 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12010 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12011 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12012 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12013 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12014 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12015 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12016 // .. .. .. FINISH: USB1 RESET
12017 // .. .. FINISH: USB RESET
12018 // .. .. START: ENET RESET
12019 // .. .. .. START: ENET0 RESET
12020 // .. .. .. .. START: DIR MODE BANK 0
12021 // .. .. .. .. FINISH: DIR MODE BANK 0
12022 // .. .. .. .. START: DIR MODE BANK 1
12023 // .. .. .. .. FINISH: DIR MODE BANK 1
12024 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12025 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12026 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12027 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12028 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12029 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12030 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12031 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12032 // .. .. .. .. START: OUTPUT ENABLE BANK 0
12033 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
12034 // .. .. .. .. START: OUTPUT ENABLE BANK 1
12035 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
12036 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
12037 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
12038 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
12039 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
12040 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
12041 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
12042 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
12043 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
12044 // .. .. .. .. START: ADD 1 MS DELAY
12046 EMIT_MASKDELAY(0XF8F00200, 1),
12047 // .. .. .. .. FINISH: ADD 1 MS DELAY
12048 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12049 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12050 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12051 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12052 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12053 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12054 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12055 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12056 // .. .. .. FINISH: ENET0 RESET
12057 // .. .. .. START: ENET1 RESET
12058 // .. .. .. .. START: DIR MODE BANK 0
12059 // .. .. .. .. FINISH: DIR MODE BANK 0
12060 // .. .. .. .. START: DIR MODE BANK 1
12061 // .. .. .. .. FINISH: DIR MODE BANK 1
12062 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12063 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12064 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12065 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12066 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12067 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12068 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12069 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12070 // .. .. .. .. START: OUTPUT ENABLE BANK 0
12071 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 0
12072 // .. .. .. .. START: OUTPUT ENABLE BANK 1
12073 // .. .. .. .. FINISH: OUTPUT ENABLE BANK 1
12074 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
12075 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
12076 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
12077 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
12078 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
12079 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
12080 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
12081 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
12082 // .. .. .. .. START: ADD 1 MS DELAY
12084 EMIT_MASKDELAY(0XF8F00200, 1),
12085 // .. .. .. .. FINISH: ADD 1 MS DELAY
12086 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12087 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12088 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12089 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12090 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12091 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12092 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12093 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12094 // .. .. .. FINISH: ENET1 RESET
12095 // .. .. FINISH: ENET RESET
12096 // .. .. START: I2C RESET
12097 // .. .. .. START: I2C0 RESET
12098 // .. .. .. .. START: DIR MODE GPIO BANK0
12099 // .. .. .. .. FINISH: DIR MODE GPIO BANK0
12100 // .. .. .. .. START: DIR MODE GPIO BANK1
12101 // .. .. .. .. FINISH: DIR MODE GPIO BANK1
12102 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12103 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12104 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12105 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12106 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12107 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12108 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12109 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12110 // .. .. .. .. START: OUTPUT ENABLE
12111 // .. .. .. .. FINISH: OUTPUT ENABLE
12112 // .. .. .. .. START: OUTPUT ENABLE
12113 // .. .. .. .. FINISH: OUTPUT ENABLE
12114 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
12115 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
12116 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
12117 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
12118 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
12119 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
12120 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
12121 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
12122 // .. .. .. .. START: ADD 1 MS DELAY
12124 EMIT_MASKDELAY(0XF8F00200, 1),
12125 // .. .. .. .. FINISH: ADD 1 MS DELAY
12126 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12127 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12128 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12129 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12130 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12131 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12132 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12133 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12134 // .. .. .. FINISH: I2C0 RESET
12135 // .. .. .. START: I2C1 RESET
12136 // .. .. .. .. START: DIR MODE GPIO BANK0
12137 // .. .. .. .. FINISH: DIR MODE GPIO BANK0
12138 // .. .. .. .. START: DIR MODE GPIO BANK1
12139 // .. .. .. .. FINISH: DIR MODE GPIO BANK1
12140 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12141 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12142 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12143 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12144 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12145 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12146 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12147 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12148 // .. .. .. .. START: OUTPUT ENABLE
12149 // .. .. .. .. FINISH: OUTPUT ENABLE
12150 // .. .. .. .. START: OUTPUT ENABLE
12151 // .. .. .. .. FINISH: OUTPUT ENABLE
12152 // .. .. .. .. START: MASK_DATA_0_LSW LOW BANK [15:0]
12153 // .. .. .. .. FINISH: MASK_DATA_0_LSW LOW BANK [15:0]
12154 // .. .. .. .. START: MASK_DATA_0_MSW LOW BANK [31:16]
12155 // .. .. .. .. FINISH: MASK_DATA_0_MSW LOW BANK [31:16]
12156 // .. .. .. .. START: MASK_DATA_1_LSW LOW BANK [47:32]
12157 // .. .. .. .. FINISH: MASK_DATA_1_LSW LOW BANK [47:32]
12158 // .. .. .. .. START: MASK_DATA_1_MSW LOW BANK [53:48]
12159 // .. .. .. .. FINISH: MASK_DATA_1_MSW LOW BANK [53:48]
12160 // .. .. .. .. START: ADD 1 MS DELAY
12162 EMIT_MASKDELAY(0XF8F00200, 1),
12163 // .. .. .. .. FINISH: ADD 1 MS DELAY
12164 // .. .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12165 // .. .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12166 // .. .. .. .. START: MASK_DATA_0_MSW HIGH BANK [31:16]
12167 // .. .. .. .. FINISH: MASK_DATA_0_MSW HIGH BANK [31:16]
12168 // .. .. .. .. START: MASK_DATA_1_LSW HIGH BANK [47:32]
12169 // .. .. .. .. FINISH: MASK_DATA_1_LSW HIGH BANK [47:32]
12170 // .. .. .. .. START: MASK_DATA_1_MSW HIGH BANK [53:48]
12171 // .. .. .. .. FINISH: MASK_DATA_1_MSW HIGH BANK [53:48]
12172 // .. .. .. FINISH: I2C1 RESET
12173 // .. .. FINISH: I2C RESET
12174 // .. .. START: NOR CHIP SELECT
12175 // .. .. .. START: DIR MODE BANK 0
12176 // .. .. .. FINISH: DIR MODE BANK 0
12177 // .. .. .. START: MASK_DATA_0_LSW HIGH BANK [15:0]
12178 // .. .. .. FINISH: MASK_DATA_0_LSW HIGH BANK [15:0]
12179 // .. .. .. START: OUTPUT ENABLE BANK 0
12180 // .. .. .. FINISH: OUTPUT ENABLE BANK 0
12181 // .. .. FINISH: NOR CHIP SELECT
12182 // .. FINISH: SMC TIMING CALCULATION REGISTER UPDATE
12190 unsigned long ps7_post_config_1_0[] = {
12192 // .. START: SLCR SETTINGS
12193 // .. UNLOCK_KEY = 0XDF0D
12194 // .. ==> 0XF8000008[15:0] = 0x0000DF0DU
12195 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000DF0DU
12197 EMIT_MASKWRITE(0XF8000008, 0x0000FFFFU ,0x0000DF0DU),
12198 // .. FINISH: SLCR SETTINGS
12199 // .. START: ENABLING LEVEL SHIFTER
12200 // .. USER_INP_ICT_EN_0 = 3
12201 // .. ==> 0XF8000900[1:0] = 0x00000003U
12202 // .. ==> MASK : 0x00000003U VAL : 0x00000003U
12203 // .. USER_INP_ICT_EN_1 = 3
12204 // .. ==> 0XF8000900[3:2] = 0x00000003U
12205 // .. ==> MASK : 0x0000000CU VAL : 0x0000000CU
12207 EMIT_MASKWRITE(0XF8000900, 0x0000000FU ,0x0000000FU),
12208 // .. FINISH: ENABLING LEVEL SHIFTER
12209 // .. START: FPGA RESETS TO 0
12210 // .. reserved_3 = 0
12211 // .. ==> 0XF8000240[31:25] = 0x00000000U
12212 // .. ==> MASK : 0xFE000000U VAL : 0x00000000U
12213 // .. FPGA_ACP_RST = 0
12214 // .. ==> 0XF8000240[24:24] = 0x00000000U
12215 // .. ==> MASK : 0x01000000U VAL : 0x00000000U
12216 // .. FPGA_AXDS3_RST = 0
12217 // .. ==> 0XF8000240[23:23] = 0x00000000U
12218 // .. ==> MASK : 0x00800000U VAL : 0x00000000U
12219 // .. FPGA_AXDS2_RST = 0
12220 // .. ==> 0XF8000240[22:22] = 0x00000000U
12221 // .. ==> MASK : 0x00400000U VAL : 0x00000000U
12222 // .. FPGA_AXDS1_RST = 0
12223 // .. ==> 0XF8000240[21:21] = 0x00000000U
12224 // .. ==> MASK : 0x00200000U VAL : 0x00000000U
12225 // .. FPGA_AXDS0_RST = 0
12226 // .. ==> 0XF8000240[20:20] = 0x00000000U
12227 // .. ==> MASK : 0x00100000U VAL : 0x00000000U
12228 // .. reserved_2 = 0
12229 // .. ==> 0XF8000240[19:18] = 0x00000000U
12230 // .. ==> MASK : 0x000C0000U VAL : 0x00000000U
12231 // .. FSSW1_FPGA_RST = 0
12232 // .. ==> 0XF8000240[17:17] = 0x00000000U
12233 // .. ==> MASK : 0x00020000U VAL : 0x00000000U
12234 // .. FSSW0_FPGA_RST = 0
12235 // .. ==> 0XF8000240[16:16] = 0x00000000U
12236 // .. ==> MASK : 0x00010000U VAL : 0x00000000U
12237 // .. reserved_1 = 0
12238 // .. ==> 0XF8000240[15:14] = 0x00000000U
12239 // .. ==> MASK : 0x0000C000U VAL : 0x00000000U
12240 // .. FPGA_FMSW1_RST = 0
12241 // .. ==> 0XF8000240[13:13] = 0x00000000U
12242 // .. ==> MASK : 0x00002000U VAL : 0x00000000U
12243 // .. FPGA_FMSW0_RST = 0
12244 // .. ==> 0XF8000240[12:12] = 0x00000000U
12245 // .. ==> MASK : 0x00001000U VAL : 0x00000000U
12246 // .. FPGA_DMA3_RST = 0
12247 // .. ==> 0XF8000240[11:11] = 0x00000000U
12248 // .. ==> MASK : 0x00000800U VAL : 0x00000000U
12249 // .. FPGA_DMA2_RST = 0
12250 // .. ==> 0XF8000240[10:10] = 0x00000000U
12251 // .. ==> MASK : 0x00000400U VAL : 0x00000000U
12252 // .. FPGA_DMA1_RST = 0
12253 // .. ==> 0XF8000240[9:9] = 0x00000000U
12254 // .. ==> MASK : 0x00000200U VAL : 0x00000000U
12255 // .. FPGA_DMA0_RST = 0
12256 // .. ==> 0XF8000240[8:8] = 0x00000000U
12257 // .. ==> MASK : 0x00000100U VAL : 0x00000000U
12259 // .. ==> 0XF8000240[7:4] = 0x00000000U
12260 // .. ==> MASK : 0x000000F0U VAL : 0x00000000U
12261 // .. FPGA3_OUT_RST = 0
12262 // .. ==> 0XF8000240[3:3] = 0x00000000U
12263 // .. ==> MASK : 0x00000008U VAL : 0x00000000U
12264 // .. FPGA2_OUT_RST = 0
12265 // .. ==> 0XF8000240[2:2] = 0x00000000U
12266 // .. ==> MASK : 0x00000004U VAL : 0x00000000U
12267 // .. FPGA1_OUT_RST = 0
12268 // .. ==> 0XF8000240[1:1] = 0x00000000U
12269 // .. ==> MASK : 0x00000002U VAL : 0x00000000U
12270 // .. FPGA0_OUT_RST = 0
12271 // .. ==> 0XF8000240[0:0] = 0x00000000U
12272 // .. ==> MASK : 0x00000001U VAL : 0x00000000U
12274 EMIT_MASKWRITE(0XF8000240, 0xFFFFFFFFU ,0x00000000U),
12275 // .. FINISH: FPGA RESETS TO 0
12276 // .. START: AFI REGISTERS
12277 // .. .. START: AFI0 REGISTERS
12278 // .. .. FINISH: AFI0 REGISTERS
12279 // .. .. START: AFI1 REGISTERS
12280 // .. .. FINISH: AFI1 REGISTERS
12281 // .. .. START: AFI2 REGISTERS
12282 // .. .. FINISH: AFI2 REGISTERS
12283 // .. .. START: AFI3 REGISTERS
12284 // .. .. FINISH: AFI3 REGISTERS
12285 // .. FINISH: AFI REGISTERS
12286 // .. START: LOCK IT BACK
12287 // .. LOCK_KEY = 0X767B
12288 // .. ==> 0XF8000004[15:0] = 0x0000767BU
12289 // .. ==> MASK : 0x0000FFFFU VAL : 0x0000767BU
12291 EMIT_MASKWRITE(0XF8000004, 0x0000FFFFU ,0x0000767BU),
12292 // .. FINISH: LOCK IT BACK
12302 #include "xil_io.h"
12304 unsigned long *ps7_mio_init_data = ps7_mio_init_data_3_0;
12305 unsigned long *ps7_pll_init_data = ps7_pll_init_data_3_0;
12306 unsigned long *ps7_clock_init_data = ps7_clock_init_data_3_0;
12307 unsigned long *ps7_ddr_init_data = ps7_ddr_init_data_3_0;
12308 unsigned long *ps7_peripherals_init_data = ps7_peripherals_init_data_3_0;
12313 // Get the PS_VERSION on run time
12314 unsigned long si_ver = ps7GetSiliconVersion ();
12316 if (si_ver == PCW_SILICON_VERSION_1) {
12317 ret = ps7_config (ps7_post_config_1_0);
12318 if (ret != PS7_INIT_SUCCESS) return ret;
12319 } else if (si_ver == PCW_SILICON_VERSION_2) {
12320 ret = ps7_config (ps7_post_config_2_0);
12321 if (ret != PS7_INIT_SUCCESS) return ret;
12323 ret = ps7_config (ps7_post_config_3_0);
12324 if (ret != PS7_INIT_SUCCESS) return ret;
12326 return PS7_INIT_SUCCESS;
12332 // Get the PS_VERSION on run time
12333 unsigned long si_ver = ps7GetSiliconVersion ();
12337 if (si_ver == PCW_SILICON_VERSION_1) {
12338 ps7_mio_init_data = ps7_mio_init_data_1_0;
12339 ps7_pll_init_data = ps7_pll_init_data_1_0;
12340 ps7_clock_init_data = ps7_clock_init_data_1_0;
12341 ps7_ddr_init_data = ps7_ddr_init_data_1_0;
12342 ps7_peripherals_init_data = ps7_peripherals_init_data_1_0;
12345 } else if (si_ver == PCW_SILICON_VERSION_2) {
12346 ps7_mio_init_data = ps7_mio_init_data_2_0;
12347 ps7_pll_init_data = ps7_pll_init_data_2_0;
12348 ps7_clock_init_data = ps7_clock_init_data_2_0;
12349 ps7_ddr_init_data = ps7_ddr_init_data_2_0;
12350 ps7_peripherals_init_data = ps7_peripherals_init_data_2_0;
12354 ps7_mio_init_data = ps7_mio_init_data_3_0;
12355 ps7_pll_init_data = ps7_pll_init_data_3_0;
12356 ps7_clock_init_data = ps7_clock_init_data_3_0;
12357 ps7_ddr_init_data = ps7_ddr_init_data_3_0;
12358 ps7_peripherals_init_data = ps7_peripherals_init_data_3_0;
12363 ret = ps7_config (ps7_mio_init_data);
12364 if (ret != PS7_INIT_SUCCESS) return ret;
12367 ret = ps7_config (ps7_pll_init_data);
12368 if (ret != PS7_INIT_SUCCESS) return ret;
12371 ret = ps7_config (ps7_clock_init_data);
12372 if (ret != PS7_INIT_SUCCESS) return ret;
12375 ret = ps7_config (ps7_ddr_init_data);
12376 if (ret != PS7_INIT_SUCCESS) return ret;
12380 // Peripherals init
12381 ret = ps7_config (ps7_peripherals_init_data);
12382 if (ret != PS7_INIT_SUCCESS) return ret;
12383 //xil_printf ("\n PCW Silicon Version : %d.0", pcw_ver);
12384 return PS7_INIT_SUCCESS;