board/timll/devkit3250/devkit3250.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Embest/Timll DevKit3250 board support
   4  *
   5  * Copyright (C) 2011-2015 Vladimir Zapolskiy <vz@mleia.com>
   6  */
   7
   8 #include <common.h>
   9 #include <init.h>
  10 #include <asm/arch/sys_proto.h>
  11 #include <asm/arch/clk.h>
  12 #include <asm/arch/cpu.h>
  13 #include <asm/arch/emc.h>
  14 #include <asm/arch/wdt.h>
  15 #include <asm/io.h>
  16 #include <linux/delay.h>
  17
  18 DECLARE_GLOBAL_DATA_PTR;
  19
  20 static struct emc_regs *emc = (struct emc_regs *)EMC_BASE;
  21 static struct clk_pm_regs *clk = (struct clk_pm_regs *)CLK_PM_BASE;
  22 static struct wdt_regs *wdt = (struct wdt_regs *)WDT_BASE;
  23
  24 void reset_periph(void)
  25 {
  26         /* This function resets peripherals by triggering RESOUT_N */
  27         setbits_le32(&clk->timclk_ctrl, CLK_TIMCLK_WATCHDOG);
  28         writel(WDTIM_MCTRL_RESFRC1, &wdt->mctrl);
  29         udelay(300);
  30
  31         writel(0, &wdt->mctrl);
  32         clrbits_le32(&clk->timclk_ctrl, CLK_TIMCLK_WATCHDOG);
  33
  34         /* Such a long delay is needed to initialize SMSC phy */
  35         udelay(10000);
  36 }
  37
  38 int board_early_init_f(void)
  39 {
  40         lpc32xx_uart_init(CONFIG_SYS_LPC32XX_UART);
  41         lpc32xx_i2c_init(1);
  42         lpc32xx_i2c_init(2);
  43         lpc32xx_ssp_init();
  44         lpc32xx_mac_init();
  45
  46         /*
  47          * nWP may be controlled by GPO19, but unpopulated by default R23
  48          * makes no sense to configure this GPIO level, nWP is always high
  49          */
  50         lpc32xx_slc_nand_init();
  51
  52         return 0;
  53 }
  54
  55 int board_init(void)
  56 {
  57         /* adress of boot parameters */
  58         gd->bd->bi_boot_params  = CONFIG_SYS_SDRAM_BASE + 0x100;
  59
  60 #ifdef CONFIG_SYS_FLASH_CFI
  61         /* Use 16-bit memory interface for NOR Flash */
  62         emc->stat[0].config     = EMC_STAT_CONFIG_PB | EMC_STAT_CONFIG_16BIT;
  63
  64         /* Change the NOR timings to optimum value to get maximum bandwidth */
  65         emc->stat[0].waitwen    = EMC_STAT_WAITWEN(1);
  66         emc->stat[0].waitoen    = EMC_STAT_WAITOEN(0);
  67         emc->stat[0].waitrd     = EMC_STAT_WAITRD(12);
  68         emc->stat[0].waitpage   = EMC_STAT_WAITPAGE(12);
  69         emc->stat[0].waitwr     = EMC_STAT_WAITWR(5);
  70         emc->stat[0].waitturn   = EMC_STAT_WAITTURN(2);
  71 #endif
  72
  73         return 0;
  74 }
  75
  76 int dram_init(void)
  77 {
  78         gd->ram_size = get_ram_size((void *)CONFIG_SYS_SDRAM_BASE,
  79                                     CONFIG_SYS_SDRAM_SIZE);
  80
  81         return 0;
  82 }