board/technexion/pico-imx6ul/pico-imx6ul.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2015 Technexion Ltd.
   4  *
   5  * Author: Richard Hu <richard.hu@technexion.com>
   6  */
   7
   8 #include <init.h>
   9 #include <net.h>
  10 #include <asm/arch/clock.h>
  11 #include <asm/arch/iomux.h>
  12 #include <asm/arch/imx-regs.h>
  13 #include <asm/arch/crm_regs.h>
  14 #include <asm/arch/mx6-pins.h>
  15 #include <asm/arch/sys_proto.h>
  16 #include <asm/gpio.h>
  17 #include <asm/mach-imx/iomux-v3.h>
  18 #include <asm/io.h>
  19 #include <common.h>
  20 #include <miiphy.h>
  21 #include <netdev.h>
  22 #include <linux/sizes.h>
  23 #include <usb.h>
  24 #include <power/pmic.h>
  25 #include <power/pfuze3000_pmic.h>
  26 #include "../../freescale/common/pfuze.h"
  27
  28 DECLARE_GLOBAL_DATA_PTR;
  29
  30 #define UART_PAD_CTRL  (PAD_CTL_PKE | PAD_CTL_PUE |             \
  31         PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED |               \
  32         PAD_CTL_DSE_40ohm   | PAD_CTL_SRE_FAST  | PAD_CTL_HYS)
  33
  34 #define OTG_ID_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE |            \
  35         PAD_CTL_PUS_47K_UP  | PAD_CTL_SPEED_LOW |               \
  36         PAD_CTL_DSE_80ohm   | PAD_CTL_SRE_FAST  | PAD_CTL_HYS)
  37
  38 #define MDIO_PAD_CTRL  (PAD_CTL_PUS_100K_UP | PAD_CTL_PUE |     \
  39         PAD_CTL_DSE_48ohm   | PAD_CTL_SRE_FAST | PAD_CTL_ODE)
  40
  41 #define ENET_PAD_CTRL  (PAD_CTL_PUS_100K_UP | PAD_CTL_PUE |     \
  42         PAD_CTL_SPEED_HIGH   |                                   \
  43         PAD_CTL_DSE_48ohm   | PAD_CTL_SRE_FAST)
  44
  45 #define ENET_CLK_PAD_CTRL  (PAD_CTL_DSE_40ohm   | PAD_CTL_SRE_FAST)
  46
  47 #define LCD_PAD_CTRL    (PAD_CTL_HYS | PAD_CTL_PUS_100K_UP | PAD_CTL_PUE | \
  48         PAD_CTL_PKE | PAD_CTL_SPEED_MED | PAD_CTL_DSE_40ohm)
  49
  50 #define RMII_PHY_RESET IMX_GPIO_NR(1, 28)
  51
  52 static iomux_v3_cfg_t const fec_pads[] = {
  53         MX6_PAD_ENET1_TX_EN__ENET2_MDC          | MUX_PAD_CTRL(MDIO_PAD_CTRL),
  54         MX6_PAD_ENET1_TX_DATA1__ENET2_MDIO      | MUX_PAD_CTRL(MDIO_PAD_CTRL),
  55         MX6_PAD_ENET2_TX_DATA0__ENET2_TDATA00   | MUX_PAD_CTRL(ENET_PAD_CTRL),
  56         MX6_PAD_ENET2_TX_DATA1__ENET2_TDATA01   | MUX_PAD_CTRL(ENET_PAD_CTRL),
  57         MX6_PAD_ENET2_TX_CLK__ENET2_REF_CLK2    | MUX_PAD_CTRL(ENET_CLK_PAD_CTRL),
  58         MX6_PAD_ENET2_TX_EN__ENET2_TX_EN        | MUX_PAD_CTRL(ENET_PAD_CTRL),
  59         MX6_PAD_ENET2_RX_DATA0__ENET2_RDATA00   | MUX_PAD_CTRL(ENET_PAD_CTRL),
  60         MX6_PAD_ENET2_RX_DATA1__ENET2_RDATA01   | MUX_PAD_CTRL(ENET_PAD_CTRL),
  61         MX6_PAD_ENET2_RX_EN__ENET2_RX_EN        | MUX_PAD_CTRL(ENET_PAD_CTRL),
  62         MX6_PAD_ENET2_RX_ER__ENET2_RX_ER        | MUX_PAD_CTRL(ENET_PAD_CTRL),
  63         MX6_PAD_UART4_TX_DATA__GPIO1_IO28       | MUX_PAD_CTRL(NO_PAD_CTRL),
  64 };
  65
  66 static void setup_iomux_fec(void)
  67 {
  68         imx_iomux_v3_setup_multiple_pads(fec_pads, ARRAY_SIZE(fec_pads));
  69 }
  70
  71 int board_eth_init(bd_t *bis)
  72 {
  73         setup_iomux_fec();
  74
  75         gpio_request(RMII_PHY_RESET, "enet_phy_reset");
  76         gpio_direction_output(RMII_PHY_RESET, 0);
  77         /*
  78          * According to KSZ8081MNX-RNB manual:
  79          * For warm reset, the reset (RST#) pin should be asserted low for a
  80          * minimum of 500μs.  The strap-in pin values are read and updated
  81          * at the de-assertion of reset.
  82          */
  83         udelay(500);
  84
  85         gpio_direction_output(RMII_PHY_RESET, 1);
  86         /*
  87          * According to KSZ8081MNX-RNB manual:
  88          * After the de-assertion of reset, wait a minimum of 100μs before
  89          * starting programming on the MIIM (MDC/MDIO) interface.
  90          */
  91         udelay(100);
  92
  93         return fecmxc_initialize(bis);
  94 }
  95
  96 static int setup_fec(void)
  97 {
  98         struct iomuxc *const iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
  99         int ret;
 100
 101         clrsetbits_le32(&iomuxc_regs->gpr[1], IOMUX_GPR1_FEC2_MASK,
 102                         IOMUX_GPR1_FEC2_CLOCK_MUX1_SEL_MASK);
 103
 104         ret = enable_fec_anatop_clock(1, ENET_50MHZ);
 105         if (ret)
 106                 return ret;
 107
 108         enable_enet_clk(1);
 109
 110         return 0;
 111 }
 112
 113 #ifdef CONFIG_VIDEO_MXS
 114 static iomux_v3_cfg_t const lcd_pads[] = {
 115         MX6_PAD_LCD_CLK__LCDIF_CLK | MUX_PAD_CTRL(LCD_PAD_CTRL),
 116         MX6_PAD_LCD_ENABLE__LCDIF_ENABLE | MUX_PAD_CTRL(LCD_PAD_CTRL),
 117         MX6_PAD_LCD_HSYNC__LCDIF_HSYNC | MUX_PAD_CTRL(LCD_PAD_CTRL),
 118         MX6_PAD_LCD_VSYNC__LCDIF_VSYNC | MUX_PAD_CTRL(LCD_PAD_CTRL),
 119         MX6_PAD_LCD_DATA00__LCDIF_DATA00 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 120         MX6_PAD_LCD_DATA01__LCDIF_DATA01 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 121         MX6_PAD_LCD_DATA02__LCDIF_DATA02 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 122         MX6_PAD_LCD_DATA03__LCDIF_DATA03 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 123         MX6_PAD_LCD_DATA04__LCDIF_DATA04 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 124         MX6_PAD_LCD_DATA05__LCDIF_DATA05 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 125         MX6_PAD_LCD_DATA06__LCDIF_DATA06 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 126         MX6_PAD_LCD_DATA07__LCDIF_DATA07 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 127         MX6_PAD_LCD_DATA08__LCDIF_DATA08 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 128         MX6_PAD_LCD_DATA09__LCDIF_DATA09 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 129         MX6_PAD_LCD_DATA10__LCDIF_DATA10 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 130         MX6_PAD_LCD_DATA11__LCDIF_DATA11 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 131         MX6_PAD_LCD_DATA12__LCDIF_DATA12 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 132         MX6_PAD_LCD_DATA13__LCDIF_DATA13 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 133         MX6_PAD_LCD_DATA14__LCDIF_DATA14 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 134         MX6_PAD_LCD_DATA15__LCDIF_DATA15 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 135         MX6_PAD_LCD_DATA16__LCDIF_DATA16 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 136         MX6_PAD_LCD_DATA17__LCDIF_DATA17 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 137         MX6_PAD_LCD_DATA18__LCDIF_DATA18 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 138         MX6_PAD_LCD_DATA19__LCDIF_DATA19 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 139         MX6_PAD_LCD_DATA20__LCDIF_DATA20 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 140         MX6_PAD_LCD_DATA21__LCDIF_DATA21 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 141         MX6_PAD_LCD_DATA22__LCDIF_DATA22 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 142         MX6_PAD_LCD_DATA23__LCDIF_DATA23 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 143         /* LCD_BLT_CTRL: GPIO for Brightness adjustment  */
 144         MX6_PAD_NAND_ALE__GPIO4_IO10 | MUX_PAD_CTRL(NO_PAD_CTRL),
 145         /* LCD_VDD_EN: LCD enabled */
 146         MX6_PAD_JTAG_TMS__GPIO1_IO11 | MUX_PAD_CTRL(NO_PAD_CTRL),
 147 };
 148
 149 void setup_lcd(void)
 150 {
 151         imx_iomux_v3_setup_multiple_pads(lcd_pads, ARRAY_SIZE(lcd_pads));
 152         gpio_request(IMX_GPIO_NR(4, 10), "lcd_brightness");
 153         gpio_request(IMX_GPIO_NR(1, 11), "lcd_enable");
 154         /* Set Brightness to high */
 155         gpio_direction_output(IMX_GPIO_NR(4, 10) , 1);
 156         /* Set LCD enable to high */
 157         gpio_direction_output(IMX_GPIO_NR(1, 11) , 1);
 158 }
 159 #endif
 160
 161 int board_phy_config(struct phy_device *phydev)
 162 {
 163         phy_write(phydev, MDIO_DEVAD_NONE, 0x1f, 0x8190);
 164
 165         if (phydev->drv->config)
 166                 phydev->drv->config(phydev);
 167
 168         return 0;
 169 }
 170
 171 int dram_init(void)
 172 {
 173         gd->ram_size = imx_ddr_size();
 174
 175         return 0;
 176 }
 177
 178 static iomux_v3_cfg_t const uart6_pads[] = {
 179         MX6_PAD_CSI_MCLK__UART6_DCE_TX | MUX_PAD_CTRL(UART_PAD_CTRL),
 180         MX6_PAD_CSI_PIXCLK__UART6_DCE_RX | MUX_PAD_CTRL(UART_PAD_CTRL),
 181 };
 182
 183 #define USB_OTHERREGS_OFFSET    0x800
 184 #define UCTRL_PWR_POL           (1 << 9)
 185
 186 static iomux_v3_cfg_t const usb_otg_pad[] = {
 187         MX6_PAD_GPIO1_IO00__ANATOP_OTG1_ID | MUX_PAD_CTRL(OTG_ID_PAD_CTRL),
 188 };
 189
 190 static void setup_iomux_uart(void)
 191 {
 192         imx_iomux_v3_setup_multiple_pads(uart6_pads, ARRAY_SIZE(uart6_pads));
 193 }
 194
 195 static void setup_usb(void)
 196 {
 197         imx_iomux_v3_setup_multiple_pads(usb_otg_pad, ARRAY_SIZE(usb_otg_pad));
 198 }
 199
 200 int board_early_init_f(void)
 201 {
 202         setup_iomux_uart();
 203
 204         return 0;
 205 }
 206
 207 #ifdef CONFIG_DM_PMIC
 208 int power_init_board(void)
 209 {
 210         struct udevice *dev;
 211         int ret, dev_id, rev_id;
 212
 213         ret = pmic_get("pfuze3000", &dev);
 214         if (ret == -ENODEV)
 215                 return 0;
 216         if (ret != 0)
 217                 return ret;
 218
 219         dev_id = pmic_reg_read(dev, PFUZE3000_DEVICEID);
 220         rev_id = pmic_reg_read(dev, PFUZE3000_REVID);
 221         printf("PMIC: PFUZE3000 DEV_ID=0x%x REV_ID=0x%x\n", dev_id, rev_id);
 222
 223         /* disable Low Power Mode during standby mode */
 224         pmic_reg_write(dev, PFUZE3000_LDOGCTL, 0x1);
 225
 226         /* SW1B step ramp up time from 2us to 4us/25mV */
 227         pmic_reg_write(dev, PFUZE3000_SW1BCONF, 0x40);
 228
 229         /* SW1B mode to APS/PFM */
 230         pmic_reg_write(dev, PFUZE3000_SW1BMODE, 0xc);
 231
 232         /* SW1B standby voltage set to 0.975V */
 233         pmic_reg_write(dev, PFUZE3000_SW1BSTBY, 0xb);
 234
 235         return 0;
 236 }
 237 #endif
 238
 239 int board_usb_phy_mode(int port)
 240 {
 241         if (port == 1)
 242                 return USB_INIT_HOST;
 243         else
 244                 return USB_INIT_DEVICE;
 245 }
 246
 247 int board_ehci_hcd_init(int port)
 248 {
 249         u32 *usbnc_usb_ctrl;
 250
 251         if (port > 1)
 252                 return -EINVAL;
 253
 254         usbnc_usb_ctrl = (u32 *)(USB_BASE_ADDR + USB_OTHERREGS_OFFSET +
 255                                  port * 4);
 256
 257         /* Set Power polarity */
 258         setbits_le32(usbnc_usb_ctrl, UCTRL_PWR_POL);
 259
 260         return 0;
 261 }
 262
 263 int board_init(void)
 264 {
 265         /* Address of boot parameters */
 266         gd->bd->bi_boot_params = PHYS_SDRAM + 0x100;
 267
 268         setup_fec();
 269         setup_usb();
 270 #ifdef CONFIG_VIDEO_MXS
 271         setup_lcd();
 272 #endif
 273         return 0;
 274 }
 275
 276 int checkboard(void)
 277 {
 278         puts("Board: PICO-IMX6UL-EMMC\n");
 279
 280         return 0;
 281 }