board/sandisk/sansa_fuze_plus/sfp.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * SanDisk Sansa Fuze Plus board
   4  *
   5  * Copyright (C) 2013 Marek Vasut <marex@denx.de>
   6  *
   7  * Hardware investigation done by:
   8  *
   9  * Amaury Pouly <amaury.pouly@gmail.com>
  10  */
  11
  12 #include <common.h>
  13 #include <errno.h>
  14 #include <init.h>
  15 #include <net.h>
  16 #include <asm/gpio.h>
  17 #include <asm/io.h>
  18 #include <asm/arch/iomux-mx23.h>
  19 #include <asm/arch/imx-regs.h>
  20 #include <asm/arch/clock.h>
  21 #include <asm/arch/sys_proto.h>
  22
  23 DECLARE_GLOBAL_DATA_PTR;
  24
  25 /*
  26  * Functions
  27  */
  28 int board_early_init_f(void)
  29 {
  30         /* IO0 clock at 480MHz */
  31         mxs_set_ioclk(MXC_IOCLK0, 480000);
  32
  33         /* SSP0 clock at 96MHz */
  34         mxs_set_sspclk(MXC_SSPCLK0, 96000, 0);
  35
  36         return 0;
  37 }
  38
  39 int dram_init(void)
  40 {
  41         return mxs_dram_init();
  42 }
  43
  44 #ifdef  CONFIG_CMD_MMC
  45 static int xfi3_mmc_cd(int id)
  46 {
  47         switch (id) {
  48         case 0:
  49                 /* The SSP_DETECT is inverted on this board. */
  50                 return gpio_get_value(MX23_PAD_SSP1_DETECT__GPIO_2_1);
  51         case 1:
  52                 /* Internal eMMC always present */
  53                 return 1;
  54         default:
  55                 return 0;
  56         }
  57 }
  58
  59 int board_mmc_init(bd_t *bis)
  60 {
  61         int ret;
  62
  63         /* MicroSD slot */
  64         gpio_direction_input(MX23_PAD_SSP1_DETECT__GPIO_2_1);
  65         gpio_direction_output(MX23_PAD_GPMI_D08__GPIO_0_8, 0);
  66         ret = mxsmmc_initialize(bis, 0, NULL, xfi3_mmc_cd);
  67         if (ret)
  68                 return ret;
  69
  70         /* Internal eMMC */
  71         gpio_direction_output(MX23_PAD_PWM3__GPIO_1_29, 0);
  72         ret = mxsmmc_initialize(bis, 1, NULL, xfi3_mmc_cd);
  73
  74         return ret;
  75 }
  76 #endif
  77
  78 #ifdef CONFIG_VIDEO_MXS
  79 #define MUX_CONFIG_LCD  (MXS_PAD_3V3 | MXS_PAD_4MA | MXS_PAD_NOPULL)
  80 const iomux_cfg_t iomux_lcd_gpio[] = {
  81         MX23_PAD_LCD_D00__GPIO_1_0 | MUX_CONFIG_LCD,
  82         MX23_PAD_LCD_D01__GPIO_1_1 | MUX_CONFIG_LCD,
  83         MX23_PAD_LCD_D02__GPIO_1_2 | MUX_CONFIG_LCD,
  84         MX23_PAD_LCD_D03__GPIO_1_3 | MUX_CONFIG_LCD,
  85         MX23_PAD_LCD_D04__GPIO_1_4 | MUX_CONFIG_LCD,
  86         MX23_PAD_LCD_D05__GPIO_1_5 | MUX_CONFIG_LCD,
  87         MX23_PAD_LCD_D06__GPIO_1_6 | MUX_CONFIG_LCD,
  88         MX23_PAD_LCD_D07__GPIO_1_7 | MUX_CONFIG_LCD,
  89         MX23_PAD_LCD_D08__GPIO_1_8 | MUX_CONFIG_LCD,
  90         MX23_PAD_LCD_D09__GPIO_1_9 | MUX_CONFIG_LCD,
  91         MX23_PAD_LCD_D10__GPIO_1_10 | MUX_CONFIG_LCD,
  92         MX23_PAD_LCD_D11__GPIO_1_11 | MUX_CONFIG_LCD,
  93         MX23_PAD_LCD_D12__GPIO_1_12 | MUX_CONFIG_LCD,
  94         MX23_PAD_LCD_D13__GPIO_1_13 | MUX_CONFIG_LCD,
  95         MX23_PAD_LCD_D14__GPIO_1_14 | MUX_CONFIG_LCD,
  96         MX23_PAD_LCD_D15__GPIO_1_15 | MUX_CONFIG_LCD,
  97         MX23_PAD_LCD_D16__GPIO_1_16 | MUX_CONFIG_LCD,
  98         MX23_PAD_LCD_D17__GPIO_1_17 | MUX_CONFIG_LCD,
  99         MX23_PAD_LCD_RESET__GPIO_1_18 | MUX_CONFIG_LCD,
 100         MX23_PAD_LCD_RS__GPIO_1_19 | MUX_CONFIG_LCD,
 101         MX23_PAD_LCD_WR__GPIO_1_20 | MUX_CONFIG_LCD,
 102         MX23_PAD_LCD_CS__GPIO_1_21 | MUX_CONFIG_LCD,
 103         MX23_PAD_LCD_ENABLE__GPIO_1_23 | MUX_CONFIG_LCD,
 104 };
 105
 106 const iomux_cfg_t iomux_lcd_lcd[] = {
 107         MX23_PAD_LCD_D00__LCD_D00 | MUX_CONFIG_LCD,
 108         MX23_PAD_LCD_D01__LCD_D01 | MUX_CONFIG_LCD,
 109         MX23_PAD_LCD_D02__LCD_D02 | MUX_CONFIG_LCD,
 110         MX23_PAD_LCD_D03__LCD_D03 | MUX_CONFIG_LCD,
 111         MX23_PAD_LCD_D04__LCD_D04 | MUX_CONFIG_LCD,
 112         MX23_PAD_LCD_D05__LCD_D05 | MUX_CONFIG_LCD,
 113         MX23_PAD_LCD_D06__LCD_D06 | MUX_CONFIG_LCD,
 114         MX23_PAD_LCD_D07__LCD_D07 | MUX_CONFIG_LCD,
 115         MX23_PAD_LCD_D08__LCD_D08 | MUX_CONFIG_LCD,
 116         MX23_PAD_LCD_D09__LCD_D09 | MUX_CONFIG_LCD,
 117         MX23_PAD_LCD_D10__LCD_D10 | MUX_CONFIG_LCD,
 118         MX23_PAD_LCD_D11__LCD_D11 | MUX_CONFIG_LCD,
 119         MX23_PAD_LCD_D12__LCD_D12 | MUX_CONFIG_LCD,
 120         MX23_PAD_LCD_D13__LCD_D13 | MUX_CONFIG_LCD,
 121         MX23_PAD_LCD_D14__LCD_D14 | MUX_CONFIG_LCD,
 122         MX23_PAD_LCD_D15__LCD_D15 | MUX_CONFIG_LCD,
 123         MX23_PAD_LCD_D16__LCD_D16 | MUX_CONFIG_LCD,
 124         MX23_PAD_LCD_D17__LCD_D17 | MUX_CONFIG_LCD,
 125         MX23_PAD_LCD_RESET__LCD_RESET | MUX_CONFIG_LCD,
 126         MX23_PAD_LCD_RS__LCD_RS | MUX_CONFIG_LCD,
 127         MX23_PAD_LCD_WR__LCD_WR | MUX_CONFIG_LCD,
 128         MX23_PAD_LCD_CS__LCD_CS | MUX_CONFIG_LCD,
 129         MX23_PAD_LCD_ENABLE__LCD_ENABLE | MUX_CONFIG_LCD,
 130         MX23_PAD_LCD_VSYNC__LCD_VSYNC | MUX_CONFIG_LCD,
 131 };
 132
 133 static int mxsfb_read_register(uint32_t reg, uint32_t *value)
 134 {
 135         iomux_cfg_t mux;
 136         uint32_t val = 0;
 137         int i;
 138
 139         /* Mangle the register offset. */
 140         reg = ((reg & 0xff) << 1) | (((reg >> 8) & 0xff) << 10);
 141
 142         /*
 143          * The SmartLCD interface on MX233 can only do WRITE operation
 144          * via the LCDIF controller. Implement the READ operation by
 145          * fiddling with bits.
 146          */
 147         mxs_iomux_setup_multiple_pads(iomux_lcd_gpio,
 148                 ARRAY_SIZE(iomux_lcd_gpio));
 149
 150         gpio_direction_output(MX23_PAD_LCD_RS__GPIO_1_19, 1);
 151         gpio_direction_output(MX23_PAD_LCD_CS__GPIO_1_21, 1);
 152         gpio_direction_output(MX23_PAD_LCD_WR__GPIO_1_20, 1);
 153         gpio_direction_output(MX23_PAD_LCD_ENABLE__GPIO_1_23, 1);
 154
 155         for (i = 0; i < 18; i++) {
 156                 mux = MXS_IOMUX_PAD_NAKED(1, i, PAD_MUXSEL_GPIO);
 157                 gpio_direction_output(mux, 0);
 158         }
 159
 160         udelay(2);
 161         gpio_direction_output(MX23_PAD_LCD_RS__GPIO_1_19, 0);
 162         udelay(1);
 163         gpio_direction_output(MX23_PAD_LCD_CS__GPIO_1_21, 0);
 164         udelay(1);
 165         gpio_direction_output(MX23_PAD_LCD_WR__GPIO_1_20, 0);
 166         udelay(1);
 167
 168         for (i = 0; i < 18; i++) {
 169                 mux = MXS_IOMUX_PAD_NAKED(1, i, PAD_MUXSEL_GPIO);
 170                 gpio_direction_output(mux, (reg >> i) & 1);
 171         }
 172         udelay(1);
 173
 174         gpio_direction_output(MX23_PAD_LCD_WR__GPIO_1_20, 1);
 175         udelay(3);
 176
 177         for (i = 0; i < 18; i++) {
 178                 mux = MXS_IOMUX_PAD_NAKED(1, i, PAD_MUXSEL_GPIO);
 179                 gpio_direction_input(mux);
 180         }
 181         udelay(2);
 182
 183         gpio_direction_output(MX23_PAD_LCD_ENABLE__GPIO_1_23, 0);
 184         udelay(1);
 185         gpio_direction_output(MX23_PAD_LCD_RS__GPIO_1_19, 1);
 186         udelay(1);
 187         gpio_direction_output(MX23_PAD_LCD_ENABLE__GPIO_1_23, 1);
 188         udelay(3);
 189         gpio_direction_output(MX23_PAD_LCD_ENABLE__GPIO_1_23, 0);
 190         udelay(2);
 191
 192         for (i = 0; i < 18; i++) {
 193                 mux = MXS_IOMUX_PAD_NAKED(1, i, PAD_MUXSEL_GPIO);
 194                 val |= !!gpio_get_value(mux) << i;
 195         }
 196         udelay(1);
 197
 198         gpio_direction_output(MX23_PAD_LCD_ENABLE__GPIO_1_23, 1);
 199         udelay(1);
 200         gpio_direction_output(MX23_PAD_LCD_CS__GPIO_1_21, 1);
 201         udelay(1);
 202
 203         mxs_iomux_setup_multiple_pads(iomux_lcd_lcd,
 204                 ARRAY_SIZE(iomux_lcd_lcd));
 205
 206         /* Demangle the register value. */
 207         *value = ((val >> 1) & 0xff) | ((val >> 2) & 0xff00);
 208
 209         writel(val, 0x2000);
 210         return 0;
 211 }
 212
 213 static int mxsfb_write_byte(uint32_t payload, const unsigned int data)
 214 {
 215         struct mxs_lcdif_regs *regs = (struct mxs_lcdif_regs *)MXS_LCDIF_BASE;
 216         const unsigned int timeout = 0x10000;
 217
 218         /* What is going on here I do not know. FIXME */
 219         payload = ((payload & 0xff) << 1) | (((payload >> 8) & 0xff) << 10);
 220
 221         if (mxs_wait_mask_clr(&regs->hw_lcdif_ctrl_reg, LCDIF_CTRL_RUN,
 222                               timeout))
 223                 return -ETIMEDOUT;
 224
 225         writel((1 << LCDIF_TRANSFER_COUNT_V_COUNT_OFFSET) |
 226                 (1 << LCDIF_TRANSFER_COUNT_H_COUNT_OFFSET),
 227                 &regs->hw_lcdif_transfer_count);
 228
 229         writel(LCDIF_CTRL_DATA_SELECT | LCDIF_CTRL_RUN,
 230                 &regs->hw_lcdif_ctrl_clr);
 231
 232         if (data)
 233                 writel(LCDIF_CTRL_DATA_SELECT, &regs->hw_lcdif_ctrl_set);
 234
 235         writel(LCDIF_CTRL_RUN, &regs->hw_lcdif_ctrl_set);
 236
 237         if (mxs_wait_mask_clr(&regs->hw_lcdif_lcdif_stat_reg, 1 << 29,
 238                               timeout))
 239                 return -ETIMEDOUT;
 240
 241         writel(payload, &regs->hw_lcdif_data);
 242         return mxs_wait_mask_clr(&regs->hw_lcdif_ctrl_reg, LCDIF_CTRL_RUN,
 243                                  timeout);
 244 }
 245
 246 static void mxsfb_write_register(uint32_t reg, uint32_t data)
 247 {
 248         mxsfb_write_byte(reg, 0);
 249         mxsfb_write_byte(data, 1);
 250 }
 251
 252 static const struct {
 253         uint8_t         reg;
 254         uint8_t         delay;
 255         uint16_t        val;
 256 } lcd_regs[] = {
 257         { 0xe5, 0  , 0x78f0 },
 258         { 0xe3, 0  , 0x3008 },
 259         { 0xe7, 0  , 0x0012 },
 260         { 0xef, 0  , 0x1231 },
 261         { 0x00, 0  , 0x0001 },
 262         { 0x01, 0  , 0x0100 },
 263         { 0x02, 0  , 0x0700 },
 264         { 0x03, 0  , 0x1030 },
 265         { 0x04, 0  , 0x0000 },
 266         { 0x08, 0  , 0x0207 },
 267         { 0x09, 0  , 0x0000 },
 268         { 0x0a, 0  , 0x0000 },
 269         { 0x0c, 0  , 0x0000 },
 270         { 0x0d, 0  , 0x0000 },
 271         { 0x0f, 0  , 0x0000 },
 272         { 0x10, 0  , 0x0000 },
 273         { 0x11, 0  , 0x0007 },
 274         { 0x12, 0  , 0x0000 },
 275         { 0x13, 20 , 0x0000 },
 276         /* Wait 20 mS here. */
 277         { 0x10, 0  , 0x1290 },
 278         { 0x11, 50 , 0x0007 },
 279         /* Wait 50 mS here. */
 280         { 0x12, 50 , 0x0019 },
 281         /* Wait 50 mS here. */
 282         { 0x13, 0  , 0x1700 },
 283         { 0x29, 50 , 0x0014 },
 284         /* Wait 50 mS here. */
 285         { 0x20, 0  , 0x0000 },
 286         { 0x21, 0  , 0x0000 },
 287         { 0x30, 0  , 0x0504 },
 288         { 0x31, 0  , 0x0007 },
 289         { 0x32, 0  , 0x0006 },
 290         { 0x35, 0  , 0x0106 },
 291         { 0x36, 0  , 0x0202 },
 292         { 0x37, 0  , 0x0504 },
 293         { 0x38, 0  , 0x0500 },
 294         { 0x39, 0  , 0x0706 },
 295         { 0x3c, 0  , 0x0204 },
 296         { 0x3d, 0  , 0x0202 },
 297         { 0x50, 0  , 0x0000 },
 298         { 0x51, 0  , 0x00ef },
 299         { 0x52, 0  , 0x0000 },
 300         { 0x53, 0  , 0x013f },
 301         { 0x60, 0  , 0xa700 },
 302         { 0x61, 0  , 0x0001 },
 303         { 0x6a, 0  , 0x0000 },
 304         { 0x2b, 50 , 0x000d },
 305         /* Wait 50 mS here. */
 306         { 0x90, 0  , 0x0011 },
 307         { 0x92, 0  , 0x0600 },
 308         { 0x93, 0  , 0x0003 },
 309         { 0x95, 0  , 0x0110 },
 310         { 0x97, 0  , 0x0000 },
 311         { 0x98, 0  , 0x0000 },
 312         { 0x07, 0  , 0x0173 },
 313 };
 314
 315 void board_mxsfb_system_setup(void)
 316 {
 317         struct mxs_lcdif_regs *regs = (struct mxs_lcdif_regs *)MXS_LCDIF_BASE;
 318         uint32_t id;
 319         int i;
 320
 321         /* Switch the LCDIF into System-Mode */
 322         writel(LCDIF_CTRL_LCDIF_MASTER | LCDIF_CTRL_DOTCLK_MODE |
 323                 LCDIF_CTRL_BYPASS_COUNT, &regs->hw_lcdif_ctrl_clr);
 324
 325         /* To program the LCD, switch to 18bit bus + 18bit data. */
 326         clrsetbits_le32(&regs->hw_lcdif_ctrl,
 327                 LCDIF_CTRL_WORD_LENGTH_MASK | LCDIF_CTRL_LCD_DATABUS_WIDTH_MASK,
 328                 LCDIF_CTRL_WORD_LENGTH_18BIT |
 329                 LCDIF_CTRL_LCD_DATABUS_WIDTH_18BIT);
 330
 331         mxsfb_read_register(0, &id);
 332         writel(id, 0x2004);
 333
 334         /* Restart the SmartLCD controller */
 335         mdelay(50);
 336         writel(1, &regs->hw_lcdif_ctrl1_set);
 337         mdelay(50);
 338         writel(1, &regs->hw_lcdif_ctrl1_clr);
 339         mdelay(50);
 340         writel(1, &regs->hw_lcdif_ctrl1_set);
 341         mdelay(50);
 342
 343         /* Program the SmartLCD controller */
 344         writel(LCDIF_CTRL1_RECOVER_ON_UNDERFLOW, &regs->hw_lcdif_ctrl1_set);
 345
 346         writel((0x02 << LCDIF_TIMING_CMD_HOLD_OFFSET) |
 347                (0x02 << LCDIF_TIMING_CMD_SETUP_OFFSET) |
 348                (0x02 << LCDIF_TIMING_DATA_HOLD_OFFSET) |
 349                (0x01 << LCDIF_TIMING_DATA_SETUP_OFFSET),
 350                &regs->hw_lcdif_timing);
 351
 352         /*
 353          * ILI9325 init and configuration sequence.
 354          */
 355         for (i = 0; i < ARRAY_SIZE(lcd_regs); i++) {
 356                 mxsfb_write_register(lcd_regs[i].reg, lcd_regs[i].val);
 357                 if (lcd_regs[i].delay)
 358                         mdelay(lcd_regs[i].delay);
 359         }
 360         /* Turn on Framebuffer Upload Mode */
 361         mxsfb_write_byte(0x22, 0);
 362
 363         writel(LCDIF_CTRL_LCDIF_MASTER | LCDIF_CTRL_DATA_SELECT,
 364                 &regs->hw_lcdif_ctrl_set);
 365
 366         /* Operate the framebuffer in 16bit mode. */
 367         clrsetbits_le32(&regs->hw_lcdif_ctrl,
 368                 LCDIF_CTRL_WORD_LENGTH_MASK | LCDIF_CTRL_LCD_DATABUS_WIDTH_MASK,
 369                 LCDIF_CTRL_WORD_LENGTH_16BIT |
 370                 LCDIF_CTRL_LCD_DATABUS_WIDTH_18BIT);
 371 }
 372 #endif
 373
 374 int board_init(void)
 375 {
 376         /* Adress of boot parameters */
 377         gd->bd->bi_boot_params = PHYS_SDRAM_1 + 0x100;
 378
 379         /* Turn on PWM backlight */
 380         gpio_direction_output(MX23_PAD_PWM2__GPIO_1_28, 1);
 381
 382         return 0;
 383 }
 384
 385 int board_eth_init(bd_t *bis)
 386 {
 387         usb_eth_initialize(bis);
 388         return 0;
 389 }