board/renesas/sh7753evb/sh7753evb.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2012  Renesas Solutions Corp.
   4  */
   5
   6 #include <common.h>
   7 #include <command.h>
   8 #include <env.h>
   9 #include <flash.h>
  10 #include <init.h>
  11 #include <malloc.h>
  12 #include <net.h>
  13 #include <asm/processor.h>
  14 #include <asm/io.h>
  15 #include <asm/mmc.h>
  16 #include <spi.h>
  17 #include <spi_flash.h>
  18
  19 int checkboard(void)
  20 {
  21         puts("BOARD: SH7753 EVB\n");
  22
  23         return 0;
  24 }
  25
  26 static void init_gpio(void)
  27 {
  28         struct gpio_regs *gpio = GPIO_BASE;
  29         struct sermux_regs *sermux = SERMUX_BASE;
  30
  31         /* GPIO */
  32         writew(0x0000, &gpio->pacr);    /* GETHER */
  33         writew(0x0001, &gpio->pbcr);    /* INTC */
  34         writew(0x0000, &gpio->pccr);    /* PWMU, INTC */
  35         writew(0x0000, &gpio->pdcr);    /* SPI0 */
  36         writew(0xeaff, &gpio->pecr);    /* GPIO */
  37         writew(0x0000, &gpio->pfcr);    /* WDT */
  38         writew(0x0004, &gpio->pgcr);    /* SPI0, GETHER MDIO gate(PTG1) */
  39         writew(0x0000, &gpio->phcr);    /* SPI1 */
  40         writew(0x0000, &gpio->picr);    /* SDHI */
  41         writew(0x0000, &gpio->pjcr);    /* SCIF4 */
  42         writew(0x0003, &gpio->pkcr);    /* SerMux */
  43         writew(0x0000, &gpio->plcr);    /* SerMux */
  44         writew(0x0000, &gpio->pmcr);    /* RIIC */
  45         writew(0x0000, &gpio->pncr);    /* USB, SGPIO */
  46         writew(0x0000, &gpio->pocr);    /* SGPIO */
  47         writew(0xd555, &gpio->pqcr);    /* GPIO */
  48         writew(0x0000, &gpio->prcr);    /* RIIC */
  49         writew(0x0000, &gpio->pscr);    /* RIIC */
  50         writew(0x0000, &gpio->ptcr);    /* STATUS */
  51         writeb(0x00, &gpio->pudr);
  52         writew(0x5555, &gpio->pucr);    /* Debug LED */
  53         writew(0x0000, &gpio->pvcr);    /* RSPI */
  54         writew(0x0000, &gpio->pwcr);    /* EVC */
  55         writew(0x0000, &gpio->pxcr);    /* LBSC */
  56         writew(0x0000, &gpio->pycr);    /* LBSC */
  57         writew(0x0000, &gpio->pzcr);    /* eMMC */
  58         writew(0xfe00, &gpio->psel0);
  59         writew(0x0000, &gpio->psel1);
  60         writew(0x3000, &gpio->psel2);
  61         writew(0xff00, &gpio->psel3);
  62         writew(0x771f, &gpio->psel4);
  63         writew(0x0ffc, &gpio->psel5);
  64         writew(0x00ff, &gpio->psel6);
  65         writew(0xfc00, &gpio->psel7);
  66
  67         writeb(0x10, &sermux->smr0);    /* SMR0: SerMux mode 0 */
  68 }
  69
  70 static void init_usb_phy(void)
  71 {
  72         struct usb_common_regs *common0 = USB0_COMMON_BASE;
  73         struct usb_common_regs *common1 = USB1_COMMON_BASE;
  74         struct usb0_phy_regs *phy = USB0_PHY_BASE;
  75         struct usb1_port_regs *port = USB1_PORT_BASE;
  76         struct usb1_alignment_regs *align = USB1_ALIGNMENT_BASE;
  77
  78         writew(0x0100, &phy->reset);            /* set reset */
  79         /* port0 = USB0, port1 = USB1 */
  80         writew(0x0002, &phy->portsel);
  81         writel(0x0001, &port->port1sel);        /* port1 = Host */
  82         writew(0x0111, &phy->reset);            /* clear reset */
  83
  84         writew(0x4000, &common0->suspmode);
  85         writew(0x4000, &common1->suspmode);
  86
  87 #if defined(__LITTLE_ENDIAN)
  88         writel(0x00000000, &align->ehcidatac);
  89         writel(0x00000000, &align->ohcidatac);
  90 #endif
  91 }
  92
  93 static void init_gether_mdio(void)
  94 {
  95         struct gpio_regs *gpio = GPIO_BASE;
  96
  97         writew(readw(&gpio->pgcr) | 0x0004, &gpio->pgcr);
  98         writeb(readb(&gpio->pgdr) | 0x02, &gpio->pgdr); /* Use ET0-MDIO */
  99 }
 100
 101 static void set_mac_to_sh_giga_eth_register(int channel, char *mac_string)
 102 {
 103         struct ether_mac_regs *ether;
 104         unsigned char mac[6];
 105         unsigned long val;
 106
 107         string_to_enetaddr(mac_string, mac);
 108
 109         if (!channel)
 110                 ether = GETHER0_MAC_BASE;
 111         else
 112                 ether = GETHER1_MAC_BASE;
 113
 114         val = (mac[0] << 24) | (mac[1] << 16) | (mac[2] << 8) | mac[3];
 115         writel(val, &ether->mahr);
 116         val = (mac[4] << 8) | mac[5];
 117         writel(val, &ether->malr);
 118 }
 119
 120 #if defined(CONFIG_SH_32BIT)
 121 /*****************************************************************
 122  * This PMB must be set on this timing. The lowlevel_init is run on
 123  * Area 0(phys 0x00000000), so we have to map it.
 124  *
 125  * The new PMB table is following:
 126  * ent  virt            phys            v       sz      c       wt
 127  * 0    0xa0000000      0x40000000      1       128M    0       1
 128  * 1    0xa8000000      0x48000000      1       128M    0       1
 129  * 2    0xb0000000      0x50000000      1       128M    0       1
 130  * 3    0xb8000000      0x58000000      1       128M    0       1
 131  * 4    0x80000000      0x40000000      1       128M    1       1
 132  * 5    0x88000000      0x48000000      1       128M    1       1
 133  * 6    0x90000000      0x50000000      1       128M    1       1
 134  * 7    0x98000000      0x58000000      1       128M    1       1
 135  */
 136 static void set_pmb_on_board_init(void)
 137 {
 138         struct mmu_regs *mmu = MMU_BASE;
 139
 140         /* clear ITLB */
 141         writel(0x00000004, &mmu->mmucr);
 142
 143         /* delete PMB for SPIBOOT */
 144         writel(0, PMB_ADDR_BASE(0));
 145         writel(0, PMB_DATA_BASE(0));
 146
 147         /* add PMB for SDRAM(0x40000000 - 0x47ffffff) */
 148         /*                      ppn  ub v s1 s0  c  wt */
 149         writel(mk_pmb_addr_val(0xa0), PMB_ADDR_BASE(0));
 150         writel(mk_pmb_data_val(0x40, 1, 1, 1, 0, 0, 1), PMB_DATA_BASE(0));
 151         writel(mk_pmb_addr_val(0xb0), PMB_ADDR_BASE(2));
 152         writel(mk_pmb_data_val(0x50, 1, 1, 1, 0, 0, 1), PMB_DATA_BASE(2));
 153         writel(mk_pmb_addr_val(0xb8), PMB_ADDR_BASE(3));
 154         writel(mk_pmb_data_val(0x58, 1, 1, 1, 0, 0, 1), PMB_DATA_BASE(3));
 155         writel(mk_pmb_addr_val(0x80), PMB_ADDR_BASE(4));
 156         writel(mk_pmb_data_val(0x40, 0, 1, 1, 0, 1, 1), PMB_DATA_BASE(4));
 157         writel(mk_pmb_addr_val(0x90), PMB_ADDR_BASE(6));
 158         writel(mk_pmb_data_val(0x50, 0, 1, 1, 0, 1, 1), PMB_DATA_BASE(6));
 159         writel(mk_pmb_addr_val(0x98), PMB_ADDR_BASE(7));
 160         writel(mk_pmb_data_val(0x58, 0, 1, 1, 0, 1, 1), PMB_DATA_BASE(7));
 161 }
 162 #endif
 163
 164 int board_init(void)
 165 {
 166         struct gether_control_regs *gether = GETHER_CONTROL_BASE;
 167
 168         init_gpio();
 169 #if defined(CONFIG_SH_32BIT)
 170         set_pmb_on_board_init();
 171 #endif
 172
 173         /* Sets TXnDLY to B'010 */
 174         writel(0x00000202, &gether->gbecont);
 175
 176         init_usb_phy();
 177         init_gether_mdio();
 178
 179         return 0;
 180 }
 181
 182 int board_mmc_init(bd_t *bis)
 183 {
 184         struct gpio_regs *gpio = GPIO_BASE;
 185
 186         writew(readw(&gpio->pgcr) | 0x0040, &gpio->pgcr);
 187         writeb(readb(&gpio->pgdr) & ~0x08, &gpio->pgdr); /* Reset */
 188         udelay(1);
 189         writeb(readb(&gpio->pgdr) | 0x08, &gpio->pgdr); /* Release reset */
 190         udelay(200);
 191
 192         return mmcif_mmc_init();
 193 }
 194
 195 static int get_sh_eth_mac_raw(unsigned char *buf, int size)
 196 {
 197 #ifdef CONFIG_DEPRECATED
 198         struct spi_flash *spi;
 199         int ret;
 200
 201         spi = spi_flash_probe(0, 0, 1000000, SPI_MODE_3);
 202         if (spi == NULL) {
 203                 printf("%s: spi_flash probe failed.\n", __func__);
 204                 return 1;
 205         }
 206
 207         ret = spi_flash_read(spi, SH7753EVB_ETHERNET_MAC_BASE, size, buf);
 208         if (ret) {
 209                 printf("%s: spi_flash read failed.\n", __func__);
 210                 spi_flash_free(spi);
 211                 return 1;
 212         }
 213         spi_flash_free(spi);
 214 #endif
 215
 216         return 0;
 217 }
 218
 219 static int get_sh_eth_mac(int channel, char *mac_string, unsigned char *buf)
 220 {
 221         memcpy(mac_string, &buf[channel * (SH7753EVB_ETHERNET_MAC_SIZE + 1)],
 222                 SH7753EVB_ETHERNET_MAC_SIZE);
 223         mac_string[SH7753EVB_ETHERNET_MAC_SIZE] = 0x00; /* terminate */
 224
 225         return 0;
 226 }
 227
 228 static void init_ethernet_mac(void)
 229 {
 230         char mac_string[64];
 231         char env_string[64];
 232         int i;
 233         unsigned char *buf;
 234
 235         buf = malloc(256);
 236         if (!buf) {
 237                 printf("%s: malloc failed.\n", __func__);
 238                 return;
 239         }
 240         get_sh_eth_mac_raw(buf, 256);
 241
 242         /* Gigabit Ethernet */
 243         for (i = 0; i < SH7753EVB_ETHERNET_NUM_CH; i++) {
 244                 get_sh_eth_mac(i, mac_string, buf);
 245                 if (i == 0)
 246                         env_set("ethaddr", mac_string);
 247                 else {
 248                         sprintf(env_string, "eth%daddr", i);
 249                         env_set(env_string, mac_string);
 250                 }
 251                 set_mac_to_sh_giga_eth_register(i, mac_string);
 252         }
 253
 254         free(buf);
 255 }
 256
 257 int board_late_init(void)
 258 {
 259         init_ethernet_mac();
 260
 261         return 0;
 262 }
 263
 264 #ifdef CONFIG_DEPRECATED
 265 int do_write_mac(struct cmd_tbl *cmdtp, int flag, int argc, char *const argv[])
 266 {
 267         int i, ret;
 268         char mac_string[256];
 269         struct spi_flash *spi;
 270         unsigned char *buf;
 271
 272         if (argc != 3) {
 273                 buf = malloc(256);
 274                 if (!buf) {
 275                         printf("%s: malloc failed.\n", __func__);
 276                         return 1;
 277                 }
 278
 279                 get_sh_eth_mac_raw(buf, 256);
 280
 281                 /* print current MAC address */
 282                 for (i = 0; i < SH7753EVB_ETHERNET_NUM_CH; i++) {
 283                         get_sh_eth_mac(i, mac_string, buf);
 284                         printf("GETHERC ch%d = %s\n", i, mac_string);
 285                 }
 286                 free(buf);
 287                 return 0;
 288         }
 289
 290         /* new setting */
 291         memset(mac_string, 0xff, sizeof(mac_string));
 292         sprintf(mac_string, "%s\t%s",
 293                 argv[1], argv[2]);
 294
 295         /* write MAC data to SPI rom */
 296         spi = spi_flash_probe(0, 0, 1000000, SPI_MODE_3);
 297         if (!spi) {
 298                 printf("%s: spi_flash probe failed.\n", __func__);
 299                 return 1;
 300         }
 301
 302         ret = spi_flash_erase(spi, SH7753EVB_ETHERNET_MAC_BASE_SPI,
 303                                 SH7753EVB_SPI_SECTOR_SIZE);
 304         if (ret) {
 305                 printf("%s: spi_flash erase failed.\n", __func__);
 306                 return 1;
 307         }
 308
 309         ret = spi_flash_write(spi, SH7753EVB_ETHERNET_MAC_BASE_SPI,
 310                                 sizeof(mac_string), mac_string);
 311         if (ret) {
 312                 printf("%s: spi_flash write failed.\n", __func__);
 313                 spi_flash_free(spi);
 314                 return 1;
 315         }
 316         spi_flash_free(spi);
 317
 318         puts("The writing of the MAC address to SPI ROM was completed.\n");
 319
 320         return 0;
 321 }
 322
 323 U_BOOT_CMD(
 324         write_mac,      3,      1,      do_write_mac,
 325         "write MAC address for GETHERC",
 326         "[GETHERC ch0] [GETHERC ch1]\n"
 327 );
 328 #endif