board/renesas/salvator-x/salvator-x.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * board/renesas/salvator-x/salvator-x.c
   4  *     This file is Salvator-X/Salvator-XS board support.
   5  *
   6  * Copyright (C) 2015-2017 Renesas Electronics Corporation
   7  * Copyright (C) 2015 Nobuhiro Iwamatsu <iwamatsu@nigauri.org>
   8  */
   9
  10 #include <common.h>
  11 #include <malloc.h>
  12 #include <netdev.h>
  13 #include <dm.h>
  14 #include <dm/platform_data/serial_sh.h>
  15 #include <asm/processor.h>
  16 #include <asm/mach-types.h>
  17 #include <asm/io.h>
  18 #include <linux/errno.h>
  19 #include <asm/arch/sys_proto.h>
  20 #include <asm/gpio.h>
  21 #include <asm/arch/gpio.h>
  22 #include <asm/arch/rmobile.h>
  23 #include <asm/arch/rcar-mstp.h>
  24 #include <asm/arch/sh_sdhi.h>
  25 #include <i2c.h>
  26 #include <mmc.h>
  27
  28 DECLARE_GLOBAL_DATA_PTR;
  29
  30 #define CPGWPCR 0xE6150904
  31 #define CPGWPR  0xE6150900
  32
  33 #define CLK2MHZ(clk)    (clk / 1000 / 1000)
  34 void s_init(void)
  35 {
  36         struct rcar_rwdt *rwdt = (struct rcar_rwdt *)RWDT_BASE;
  37         struct rcar_swdt *swdt = (struct rcar_swdt *)SWDT_BASE;
  38
  39         /* Watchdog init */
  40         writel(0xA5A5A500, &rwdt->rwtcsra);
  41         writel(0xA5A5A500, &swdt->swtcsra);
  42
  43         writel(0x5A5AFFFF, CPGWPR);
  44         writel(0xA5A50000, CPGWPCR);
  45 }
  46
  47 #define GSX_MSTP112             BIT(12) /* 3DG */
  48 #define SCIF2_MSTP310           BIT(10) /* SCIF2 */
  49 #define DVFS_MSTP926            BIT(26)
  50 #define HSUSB_MSTP704           BIT(4)  /* HSUSB */
  51
  52 int board_early_init_f(void)
  53 {
  54 #if defined(CONFIG_SYS_I2C) && defined(CONFIG_SYS_I2C_SH)
  55         /* DVFS for reset */
  56         mstp_clrbits_le32(MSTPSR9, SMSTPCR9, DVFS_MSTP926);
  57 #endif
  58         return 0;
  59 }
  60
  61 /* SYSC */
  62 /* R/- 32 Power status register 2(3DG) */
  63 #define SYSC_PWRSR2     0xE6180100
  64 /* -/W 32 Power resume control register 2 (3DG) */
  65 #define SYSC_PWRONCR2   0xE618010C
  66
  67 /* HSUSB block registers */
  68 #define HSUSB_REG_LPSTS                 0xE6590102
  69 #define HSUSB_REG_LPSTS_SUSPM_NORMAL    BIT(14)
  70 #define HSUSB_REG_UGCTRL2               0xE6590184
  71 #define HSUSB_REG_UGCTRL2_USB0SEL       0x30
  72 #define HSUSB_REG_UGCTRL2_USB0SEL_EHCI  0x10
  73
  74 int board_init(void)
  75 {
  76         u32 cpu_type = rmobile_get_cpu_type();
  77
  78         /* adress of boot parameters */
  79         gd->bd->bi_boot_params = CONFIG_SYS_TEXT_BASE + 0x50000;
  80
  81         if (cpu_type == RMOBILE_CPU_TYPE_R8A7795) {
  82                 /* GSX: force power and clock supply */
  83                 writel(0x0000001F, SYSC_PWRONCR2);
  84                 while (readl(SYSC_PWRSR2) != 0x000003E0)
  85                         mdelay(20);
  86
  87                 mstp_clrbits_le32(MSTPSR1, SMSTPCR1, GSX_MSTP112);
  88         }
  89
  90         /* USB1 pull-up */
  91         setbits_le32(PFC_PUEN6, PUEN_USB1_OVC | PUEN_USB1_PWEN);
  92
  93         /* Configure the HSUSB block */
  94         mstp_clrbits_le32(MSTPSR7, SMSTPCR7, HSUSB_MSTP704);
  95         /* Choice USB0SEL */
  96         clrsetbits_le32(HSUSB_REG_UGCTRL2, HSUSB_REG_UGCTRL2_USB0SEL,
  97                         HSUSB_REG_UGCTRL2_USB0SEL_EHCI);
  98         /* low power status */
  99         setbits_le16(HSUSB_REG_LPSTS, HSUSB_REG_LPSTS_SUSPM_NORMAL);
 100
 101         return 0;
 102 }
 103
 104 int dram_init(void)
 105 {
 106         if (fdtdec_setup_mem_size_base() != 0)
 107                 return -EINVAL;
 108
 109         return 0;
 110 }
 111
 112 int dram_init_banksize(void)
 113 {
 114         fdtdec_setup_memory_banksize();
 115
 116         return 0;
 117 }
 118
 119 #define RST_BASE        0xE6160000
 120 #define RST_CA57RESCNT  (RST_BASE + 0x40)
 121 #define RST_CA53RESCNT  (RST_BASE + 0x44)
 122 #define RST_RSTOUTCR    (RST_BASE + 0x58)
 123 #define RST_CODE        0xA5A5000F
 124
 125 void reset_cpu(ulong addr)
 126 {
 127 #if defined(CONFIG_SYS_I2C) && defined(CONFIG_SYS_I2C_SH)
 128         i2c_reg_write(CONFIG_SYS_I2C_POWERIC_ADDR, 0x20, 0x80);
 129 #else
 130         /* only CA57 ? */
 131         writel(RST_CODE, RST_CA57RESCNT);
 132 #endif
 133 }