board/keymile/kmp204x/kmp204x.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2013 Keymile AG
   4  * Valentin Longchamp <valentin.longchamp@keymile.com>
   5  *
   6  * Copyright 2011,2012 Freescale Semiconductor, Inc.
   7  */
   8
   9 #include <common.h>
  10 #include <command.h>
  11 #include <env.h>
  12 #include <netdev.h>
  13 #include <linux/compiler.h>
  14 #include <asm/mmu.h>
  15 #include <asm/processor.h>
  16 #include <asm/cache.h>
  17 #include <asm/immap_85xx.h>
  18 #include <asm/fsl_law.h>
  19 #include <asm/fsl_serdes.h>
  20 #include <asm/fsl_portals.h>
  21 #include <asm/fsl_liodn.h>
  22 #include <fm_eth.h>
  23
  24 #include "../common/common.h"
  25 #include "kmp204x.h"
  26
  27 static uchar ivm_content[CONFIG_SYS_IVM_EEPROM_MAX_LEN];
  28
  29 int checkboard(void)
  30 {
  31         printf("Board: Keymile %s\n", CONFIG_KM_BOARD_NAME);
  32
  33         return 0;
  34 }
  35
  36 /* I2C deblocking uses the algorithm defined in board/keymile/common/common.c
  37  * 2 dedicated QRIO GPIOs externally pull the SCL and SDA lines
  38  * For I2C only the low state is activly driven and high state is pulled-up
  39  * by a resistor. Therefore the deblock GPIOs are used
  40  *  -> as an active output to drive a low state
  41  *  -> as an open-drain input to have a pulled-up high state
  42  */
  43
  44 /* QRIO GPIOs used for deblocking */
  45 #define DEBLOCK_PORT1   GPIO_A
  46 #define DEBLOCK_SCL1    20
  47 #define DEBLOCK_SDA1    21
  48
  49 /* By default deblock GPIOs are floating */
  50 static void i2c_deblock_gpio_cfg(void)
  51 {
  52         /* set I2C bus 1 deblocking GPIOs input, but 0 value for open drain */
  53         qrio_gpio_direction_input(DEBLOCK_PORT1, DEBLOCK_SCL1);
  54         qrio_gpio_direction_input(DEBLOCK_PORT1, DEBLOCK_SDA1);
  55
  56         qrio_set_gpio(DEBLOCK_PORT1, DEBLOCK_SCL1, 0);
  57         qrio_set_gpio(DEBLOCK_PORT1, DEBLOCK_SDA1, 0);
  58 }
  59
  60 void set_sda(int state)
  61 {
  62         qrio_set_opendrain_gpio(DEBLOCK_PORT1, DEBLOCK_SDA1, state);
  63 }
  64
  65 void set_scl(int state)
  66 {
  67         qrio_set_opendrain_gpio(DEBLOCK_PORT1, DEBLOCK_SCL1, state);
  68 }
  69
  70 int get_sda(void)
  71 {
  72         return qrio_get_gpio(DEBLOCK_PORT1, DEBLOCK_SDA1);
  73 }
  74
  75 int get_scl(void)
  76 {
  77         return qrio_get_gpio(DEBLOCK_PORT1, DEBLOCK_SCL1);
  78 }
  79
  80
  81 #define ZL30158_RST     8
  82 #define BFTIC4_RST      0
  83 #define RSTRQSR1_WDT_RR 0x00200000
  84 #define RSTRQSR1_SW_RR  0x00100000
  85
  86 int board_early_init_f(void)
  87 {
  88         ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
  89         bool cpuwd_flag = false;
  90
  91         /* configure mode for uP reset request */
  92         qrio_uprstreq(UPREQ_CORE_RST);
  93
  94         /* board only uses the DDR_MCK0, so disable the DDR_MCK1/2/3 */
  95         setbits_be32(&gur->ddrclkdr, 0x001f000f);
  96
  97         /* set reset reason according CPU register */
  98         if ((gur->rstrqsr1 & (RSTRQSR1_WDT_RR | RSTRQSR1_SW_RR)) ==
  99             RSTRQSR1_WDT_RR)
 100                 cpuwd_flag = true;
 101
 102         qrio_cpuwd_flag(cpuwd_flag);
 103         /* clear CPU bits by writing 1 */
 104         setbits_be32(&gur->rstrqsr1, RSTRQSR1_WDT_RR | RSTRQSR1_SW_RR);
 105
 106         /* set the BFTIC's prstcfg to reset at power-up and unit reset only */
 107         qrio_prstcfg(BFTIC4_RST, PRSTCFG_POWUP_UNIT_RST);
 108         /* and enable WD on it */
 109         qrio_wdmask(BFTIC4_RST, true);
 110
 111         /* set the ZL30138's prstcfg to reset at power-up only */
 112         qrio_prstcfg(ZL30158_RST, PRSTCFG_POWUP_RST);
 113         /* and take it out of reset as soon as possible (needed for Hooper) */
 114         qrio_prst(ZL30158_RST, false, false);
 115
 116         return 0;
 117 }
 118
 119 int board_early_init_r(void)
 120 {
 121         int ret = 0;
 122         /* Flush d-cache and invalidate i-cache of any FLASH data */
 123         flush_dcache();
 124         invalidate_icache();
 125
 126         set_liodns();
 127         setup_qbman_portals();
 128
 129         ret = trigger_fpga_config();
 130         if (ret)
 131                 printf("error triggering PCIe FPGA config\n");
 132
 133         /* enable the Unit LED (red) & Boot LED (on) */
 134         qrio_set_leds();
 135
 136         /* enable Application Buffer */
 137         qrio_enable_app_buffer();
 138
 139         return ret;
 140 }
 141
 142 unsigned long get_board_sys_clk(unsigned long dummy)
 143 {
 144         return 66666666;
 145 }
 146
 147 #define ETH_FRONT_PHY_RST       15
 148 #define QSFP2_RST               11
 149 #define QSFP1_RST               10
 150 #define ZL30343_RST             9
 151
 152 int misc_init_f(void)
 153 {
 154         /* configure QRIO pis for i2c deblocking */
 155         i2c_deblock_gpio_cfg();
 156
 157         /* configure the front phy's prstcfg and take it out of reset */
 158         qrio_prstcfg(ETH_FRONT_PHY_RST, PRSTCFG_POWUP_UNIT_CORE_RST);
 159         qrio_prst(ETH_FRONT_PHY_RST, false, false);
 160
 161         /* set the ZL30343 prstcfg to reset at power-up only */
 162         qrio_prstcfg(ZL30343_RST, PRSTCFG_POWUP_RST);
 163         /* and enable the WD on it */
 164         qrio_wdmask(ZL30343_RST, true);
 165
 166         /* set the QSFPs' prstcfg to reset at power-up and unit rst only */
 167         qrio_prstcfg(QSFP1_RST, PRSTCFG_POWUP_UNIT_RST);
 168         qrio_prstcfg(QSFP2_RST, PRSTCFG_POWUP_UNIT_RST);
 169
 170         /* and enable the WD on them */
 171         qrio_wdmask(QSFP1_RST, true);
 172         qrio_wdmask(QSFP2_RST, true);
 173
 174         return 0;
 175 }
 176
 177 #define NUM_SRDS_BANKS  2
 178
 179 int misc_init_r(void)
 180 {
 181         serdes_corenet_t *regs = (void *)CONFIG_SYS_FSL_CORENET_SERDES_ADDR;
 182         u32 expected[NUM_SRDS_BANKS] = {SRDS_PLLCR0_RFCK_SEL_100,
 183                 SRDS_PLLCR0_RFCK_SEL_125};
 184         unsigned int i;
 185
 186         /* check SERDES reference clocks */
 187         for (i = 0; i < NUM_SRDS_BANKS; i++) {
 188                 u32 actual = in_be32(&regs->bank[i].pllcr0);
 189                 actual &= SRDS_PLLCR0_RFCK_SEL_MASK;
 190                 if (actual != expected[i]) {
 191                         printf("Warning: SERDES bank %u expects reference \
 192                                clock %sMHz, but actual is %sMHz\n", i + 1,
 193                                serdes_clock_to_string(expected[i]),
 194                                serdes_clock_to_string(actual));
 195                 }
 196         }
 197
 198         ivm_read_eeprom(ivm_content, CONFIG_SYS_IVM_EEPROM_MAX_LEN);
 199         return 0;
 200 }
 201
 202 #if defined(CONFIG_HUSH_INIT_VAR)
 203 int hush_init_var(void)
 204 {
 205         ivm_analyze_eeprom(ivm_content, CONFIG_SYS_IVM_EEPROM_MAX_LEN);
 206         return 0;
 207 }
 208 #endif
 209
 210 #if defined(CONFIG_LAST_STAGE_INIT)
 211
 212 int last_stage_init(void)
 213 {
 214 #if defined(CONFIG_KMCOGE4)
 215         /* on KMCOGE4, the BFTIC4 is on the LBAPP2 */
 216         struct bfticu_iomap *bftic4 =
 217                 (struct bfticu_iomap *)CONFIG_SYS_LBAPP2_BASE;
 218         u8 dip_switch = in_8((u8 *)&(bftic4->mswitch)) & BFTICU_DIPSWITCH_MASK;
 219
 220         if (dip_switch != 0) {
 221                 /* start bootloader */
 222                 puts("DIP:   Enabled\n");
 223                 env_set("actual_bank", "0");
 224         }
 225 #endif
 226         set_km_env();
 227
 228         return 0;
 229 }
 230 #endif
 231
 232 #ifdef CONFIG_SYS_DPAA_FMAN
 233 void fdt_fixup_fman_mac_addresses(void *blob)
 234 {
 235         int node, i, ret;
 236         char *tmp, *end;
 237         unsigned char mac_addr[6];
 238
 239         /* get the mac addr from env */
 240         tmp = env_get("ethaddr");
 241         if (!tmp) {
 242                 printf("ethaddr env variable not defined\n");
 243                 return;
 244         }
 245         for (i = 0; i < 6; i++) {
 246                 mac_addr[i] = tmp ? simple_strtoul(tmp, &end, 16) : 0;
 247                 if (tmp)
 248                         tmp = (*end) ? end+1 : end;
 249         }
 250
 251         /* find the correct fdt ethernet path and correct it */
 252         node = fdt_path_offset(blob, "/soc/fman/ethernet@e8000");
 253         if (node < 0) {
 254                 printf("no /soc/fman/ethernet path offset\n");
 255                 return;
 256         }
 257         ret = fdt_setprop(blob, node, "local-mac-address", &mac_addr, 6);
 258         if (ret) {
 259                 printf("error setting local-mac-address property\n");
 260                 return;
 261         }
 262 }
 263 #endif
 264
 265 int ft_board_setup(void *blob, bd_t *bd)
 266 {
 267         phys_addr_t base;
 268         phys_size_t size;
 269
 270         ft_cpu_setup(blob, bd);
 271
 272         base = env_get_bootm_low();
 273         size = env_get_bootm_size();
 274
 275         fdt_fixup_memory(blob, (u64)base, (u64)size);
 276
 277 #if defined(CONFIG_HAS_FSL_DR_USB) || defined(CONFIG_HAS_FSL_MPH_USB)
 278         fsl_fdt_fixup_dr_usb(blob, bd);
 279 #endif
 280
 281 #ifdef CONFIG_PCI
 282         pci_of_setup(blob, bd);
 283 #endif
 284
 285         fdt_fixup_liodn(blob);
 286 #ifdef CONFIG_SYS_DPAA_FMAN
 287         fdt_fixup_fman_ethernet(blob);
 288         fdt_fixup_fman_mac_addresses(blob);
 289 #endif
 290
 291         return 0;
 292 }
 293
 294 #if defined(CONFIG_POST)
 295
 296 /* DIC26_SELFTEST GPIO used to start factory test sw */
 297 #define SELFTEST_PORT   GPIO_A
 298 #define SELFTEST_PIN    31
 299
 300 int post_hotkeys_pressed(void)
 301 {
 302         qrio_gpio_direction_input(SELFTEST_PORT, SELFTEST_PIN);
 303         return qrio_get_gpio(SELFTEST_PORT, SELFTEST_PIN);
 304 }
 305 #endif