board/google/veyron/veyron.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2015 Google, Inc
   4  */
   5
   6 #include <clk.h>
   7 #include <common.h>
   8 #include <dm.h>
   9 #include <init.h>
  10 #include <log.h>
  11 #include <asm/arch-rockchip/clock.h>
  12 #include <dt-bindings/clock/rk3288-cru.h>
  13 #include <linux/delay.h>
  14 #include <linux/err.h>
  15 #include <power/regulator.h>
  16
  17 /*
  18  * We should increase the DDR voltage to 1.2V using the PWM regulator.
  19  * There is a U-Boot driver for this but it may need to add support for the
  20  * 'voltage-table' property.
  21  */
  22 #ifndef CONFIG_SPL_BUILD
  23 #if !CONFIG_IS_ENABLED(ROCKCHIP_BACK_TO_BROM)
  24 static int veyron_init(void)
  25 {
  26         struct udevice *dev;
  27         struct clk clk;
  28         int ret;
  29
  30         ret = regulator_get_by_platname("vdd_arm", &dev);
  31         if (ret) {
  32                 debug("Cannot set regulator name\n");
  33                 return ret;
  34         }
  35
  36         /* Slowly raise to max CPU voltage to prevent overshoot */
  37         ret = regulator_set_value(dev, 1200000);
  38         if (ret)
  39                 return ret;
  40         udelay(175); /* Must wait for voltage to stabilize, 2mV/us */
  41         ret = regulator_set_value(dev, 1400000);
  42         if (ret)
  43                 return ret;
  44         udelay(100); /* Must wait for voltage to stabilize, 2mV/us */
  45
  46         ret = rockchip_get_clk(&clk.dev);
  47         if (ret)
  48                 return ret;
  49         clk.id = PLL_APLL;
  50         ret = clk_set_rate(&clk, 1800000000);
  51         if (IS_ERR_VALUE(ret))
  52                 return ret;
  53
  54         ret = regulator_get_by_platname("vcc33_sd", &dev);
  55         if (ret) {
  56                 debug("Cannot get regulator name\n");
  57                 return ret;
  58         }
  59
  60         ret = regulator_set_value(dev, 3300000);
  61         if (ret)
  62                 return ret;
  63
  64         ret = regulators_enable_boot_on(false);
  65         if (ret) {
  66                 debug("%s: Cannot enable boot on regulators\n", __func__);
  67                 return ret;
  68         }
  69
  70         return 0;
  71 }
  72 #endif
  73
  74 int board_early_init_f(void)
  75 {
  76         struct udevice *dev;
  77         int ret;
  78
  79 #if !CONFIG_IS_ENABLED(ROCKCHIP_BACK_TO_BROM)
  80         if (!fdt_node_check_compatible(gd->fdt_blob, 0, "google,veyron")) {
  81                 ret = veyron_init();
  82                 if (ret)
  83                         return ret;
  84         }
  85 #endif
  86         /*
  87          * This init is done in SPL, but when chain-loading U-Boot SPL will
  88          * have been skipped. Allow the clock driver to check if it needs
  89          * setting up.
  90          */
  91         ret = rockchip_get_clk(&dev);
  92         if (ret) {
  93                 debug("CLK init failed: %d\n", ret);
  94                 return ret;
  95         }
  96
  97         return 0;
  98 }
  99 #endif