1 // SPDX-License-Identifier: GPL-2.0+
3 * Copyright (C) 2013 Gateworks Corporation
5 * Author: Tim Harvey <tharvey@gateworks.com>
10 #include <asm/arch/clock.h>
11 #include <asm/arch/mx6-pins.h>
12 #include <asm/arch/sys_proto.h>
14 #include <asm/mach-imx/mxc_i2c.h>
16 #include <fsl_esdhc_imx.h>
18 #include <linux/delay.h>
19 #include <power/pmic.h>
20 #include <power/ltc3676_pmic.h>
21 #include <power/pfuze100_pmic.h>
25 /* UART2: Serial Console */
26 static iomux_v3_cfg_t const uart2_pads[] = {
27 IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
28 IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
31 void setup_iomux_uart(void)
33 SETUP_IOMUX_PADS(uart2_pads);
37 static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
38 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
39 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
40 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
41 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
42 IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
43 IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
44 IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
45 IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
46 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
47 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
48 IOMUX_PADS(PAD_SD3_RST__SD3_RESET | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
50 /* 4-bit microSD on SD2 */
51 static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
52 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
53 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
54 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
55 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
56 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
57 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
59 IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
61 /* 8-bit eMMC on SD2/NAND */
62 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
63 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
64 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
65 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
66 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
67 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
68 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
69 IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
70 IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
71 IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
72 IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
75 static iomux_v3_cfg_t const usdhc3_pads[] = {
76 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
77 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
78 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
79 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
80 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
81 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
82 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
88 * I2C2: PMIC,PCIe Switch,Clock,Mezz
89 * I2C3: Multimedia/Expansion
91 static struct i2c_pads_info mx6q_i2c_pad_info[] = {
94 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
95 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
96 .gp = IMX_GPIO_NR(3, 21)
99 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
100 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
101 .gp = IMX_GPIO_NR(3, 28)
105 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
106 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
107 .gp = IMX_GPIO_NR(4, 12)
110 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
111 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
112 .gp = IMX_GPIO_NR(4, 13)
116 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
117 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
118 .gp = IMX_GPIO_NR(1, 3)
121 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
122 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
123 .gp = IMX_GPIO_NR(1, 6)
128 static struct i2c_pads_info mx6dl_i2c_pad_info[] = {
131 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
132 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
133 .gp = IMX_GPIO_NR(3, 21)
136 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
137 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
138 .gp = IMX_GPIO_NR(3, 28)
142 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
143 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
144 .gp = IMX_GPIO_NR(4, 12)
147 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
148 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
149 .gp = IMX_GPIO_NR(4, 13)
153 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
154 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
155 .gp = IMX_GPIO_NR(1, 3)
158 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
159 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
160 .gp = IMX_GPIO_NR(1, 6)
165 void setup_ventana_i2c(int i2c)
167 struct i2c_pads_info *p;
169 if (is_cpu_type(MXC_CPU_MX6Q))
170 p = &mx6q_i2c_pad_info[i2c];
172 p = &mx6dl_i2c_pad_info[i2c];
174 setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p);
178 * Baseboard specific GPIO
180 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
182 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
184 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
186 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
188 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
191 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
193 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
195 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
197 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
200 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
202 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
204 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
206 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
208 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
210 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
212 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
214 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
216 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
218 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
220 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
222 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
224 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
226 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
227 /* PCI_RST# (GW522x) */
228 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
230 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
232 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
235 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
237 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
239 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
241 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
243 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
245 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
247 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
249 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
251 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
253 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
255 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
257 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
259 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
261 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
263 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
265 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
267 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
270 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
272 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
274 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
276 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
278 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
280 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
282 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
284 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
286 IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
288 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
290 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
292 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
294 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
296 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
298 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
300 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
302 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
304 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
307 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
309 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
311 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
313 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
315 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
318 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
320 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
322 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
324 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
326 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
328 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
330 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
332 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
334 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
335 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
336 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
337 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
338 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
339 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
341 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
343 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
345 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
348 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
350 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
352 IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
354 IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
356 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
358 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
360 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
363 static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
365 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
367 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
369 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
371 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
373 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
375 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
377 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
379 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
381 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
383 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
385 IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG),
387 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
389 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
390 /* USBH2_PEN (OTG) */
391 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
393 IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
396 static iomux_v3_cfg_t const gw5901_gpio_pads[] = {
398 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
400 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
402 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
404 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
406 IOMUX_PADS(PAD_DISP0_DAT8__WDOG1_B | DIO_PAD_CFG),
408 IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
409 IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15 | DIO_PAD_CFG),
410 IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16 | DIO_PAD_CFG),
411 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
413 IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
415 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
417 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
420 static iomux_v3_cfg_t const gw5902_gpio_pads[] = {
422 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
424 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
426 IOMUX_PADS(PAD_SD3_CLK__GPIO7_IO03 | DIO_PAD_CFG),
428 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
430 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
432 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
434 IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
436 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
438 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
441 static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
443 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
445 IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
447 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
449 IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
450 /* USBH1_PEN (EHCI) */
451 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
452 /* USBH2_PEN (OTG) */
453 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
455 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
457 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
459 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
461 IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
463 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
465 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
467 IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
469 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
471 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
474 static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
476 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
478 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
480 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
482 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
484 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
486 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
488 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
490 IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
492 IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
494 IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
496 IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
498 IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
500 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
502 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
504 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
506 IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
508 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
511 static iomux_v3_cfg_t const gw5905_gpio_pads[] = {
513 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
515 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
517 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
519 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
521 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
523 IOMUX_PADS(PAD_GPIO_16__GPIO7_IO11 | DIO_PAD_CFG),
525 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
527 IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG),
529 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
531 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
533 IOMUX_PADS(PAD_DISP0_DAT11__GPIO5_IO05 | DIO_PAD_CFG),
535 IOMUX_PADS(PAD_DISP0_DAT12__GPIO5_IO06 | DIO_PAD_CFG),
537 IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
538 /* USBH1_PEN (EHCI) */
539 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
541 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
543 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
544 /* GYRO_CONTROL/DATA_EN */
545 IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG),
547 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
549 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
553 struct dio_cfg gw51xx_dio[] = {
555 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
561 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
563 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
567 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
569 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
573 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
575 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
580 struct dio_cfg gw52xx_dio[] = {
582 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
588 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
590 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
594 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
596 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
600 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
607 struct dio_cfg gw53xx_dio[] = {
609 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
615 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
617 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
621 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
623 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
627 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
634 struct dio_cfg gw54xx_dio[] = {
636 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
638 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
642 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
644 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
648 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
650 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
654 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
656 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
661 struct dio_cfg gw551x_dio[] = {
663 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
665 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
669 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
671 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
676 struct dio_cfg gw552x_dio[] = {
678 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
684 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
686 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
690 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
692 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
696 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
702 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
708 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
714 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
720 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
726 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
732 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
739 struct dio_cfg gw553x_dio[] = {
741 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
747 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
749 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
753 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
755 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
759 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
761 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
766 struct dio_cfg gw560x_dio[] = {
768 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
774 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
776 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
780 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
782 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
786 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
793 struct dio_cfg gw5901_dio[] = {
795 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
801 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
807 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
813 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
820 struct dio_cfg gw5902_dio[] = {
822 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
828 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
834 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
840 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
847 struct dio_cfg gw5903_dio[] = {
850 struct dio_cfg gw5904_dio[] = {
852 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
858 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
860 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
864 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
866 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
870 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
876 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
882 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
888 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
894 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
900 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
906 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
912 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
918 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
925 struct dio_cfg gw5906_dio[] = {
927 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
933 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
935 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
939 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
941 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
945 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
953 * Board Specific GPIO
955 struct ventana gpio_cfg[GW_UNKNOWN] = {
958 .gpio_pads = gw54xx_gpio_pads,
959 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
960 .dio_cfg = gw54xx_dio,
961 .dio_num = ARRAY_SIZE(gw54xx_dio),
967 .pcie_rst = IMX_GPIO_NR(1, 29),
968 .mezz_pwren = IMX_GPIO_NR(4, 7),
969 .mezz_irq = IMX_GPIO_NR(4, 9),
970 .rs485en = IMX_GPIO_NR(3, 24),
971 .dioi2c_en = IMX_GPIO_NR(4, 5),
972 .pcie_sson = IMX_GPIO_NR(1, 20),
973 .otgpwr_en = IMX_GPIO_NR(3, 22),
974 .mmc_cd = IMX_GPIO_NR(7, 0),
979 .gpio_pads = gw51xx_gpio_pads,
980 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
981 .dio_cfg = gw51xx_dio,
982 .dio_num = ARRAY_SIZE(gw51xx_dio),
987 .pcie_rst = IMX_GPIO_NR(1, 0),
988 .mezz_pwren = IMX_GPIO_NR(2, 19),
989 .mezz_irq = IMX_GPIO_NR(2, 18),
990 .gps_shdn = IMX_GPIO_NR(1, 2),
991 .vidin_en = IMX_GPIO_NR(5, 20),
992 .wdis = IMX_GPIO_NR(7, 12),
993 .otgpwr_en = IMX_GPIO_NR(3, 22),
999 .gpio_pads = gw52xx_gpio_pads,
1000 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
1001 .dio_cfg = gw52xx_dio,
1002 .dio_num = ARRAY_SIZE(gw52xx_dio),
1008 .pcie_rst = IMX_GPIO_NR(1, 29),
1009 .mezz_pwren = IMX_GPIO_NR(2, 19),
1010 .mezz_irq = IMX_GPIO_NR(2, 18),
1011 .gps_shdn = IMX_GPIO_NR(1, 27),
1012 .vidin_en = IMX_GPIO_NR(3, 31),
1013 .usb_sel = IMX_GPIO_NR(1, 2),
1014 .wdis = IMX_GPIO_NR(7, 12),
1015 .msata_en = GP_MSATA_SEL,
1016 .rs232_en = GP_RS232_EN,
1017 .otgpwr_en = IMX_GPIO_NR(3, 22),
1018 .vsel_pin = IMX_GPIO_NR(6, 14),
1019 .mmc_cd = IMX_GPIO_NR(7, 0),
1025 .gpio_pads = gw53xx_gpio_pads,
1026 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1027 .dio_cfg = gw53xx_dio,
1028 .dio_num = ARRAY_SIZE(gw53xx_dio),
1034 .pcie_rst = IMX_GPIO_NR(1, 29),
1035 .mezz_pwren = IMX_GPIO_NR(2, 19),
1036 .mezz_irq = IMX_GPIO_NR(2, 18),
1037 .gps_shdn = IMX_GPIO_NR(1, 27),
1038 .vidin_en = IMX_GPIO_NR(3, 31),
1039 .wdis = IMX_GPIO_NR(7, 12),
1040 .msata_en = GP_MSATA_SEL,
1041 .rs232_en = GP_RS232_EN,
1042 .otgpwr_en = IMX_GPIO_NR(3, 22),
1043 .vsel_pin = IMX_GPIO_NR(6, 14),
1044 .mmc_cd = IMX_GPIO_NR(7, 0),
1050 .gpio_pads = gw54xx_gpio_pads,
1051 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
1052 .dio_cfg = gw54xx_dio,
1053 .dio_num = ARRAY_SIZE(gw54xx_dio),
1059 .pcie_rst = IMX_GPIO_NR(1, 29),
1060 .mezz_pwren = IMX_GPIO_NR(2, 19),
1061 .mezz_irq = IMX_GPIO_NR(2, 18),
1062 .rs485en = IMX_GPIO_NR(7, 1),
1063 .vidin_en = IMX_GPIO_NR(3, 31),
1064 .dioi2c_en = IMX_GPIO_NR(4, 5),
1065 .pcie_sson = IMX_GPIO_NR(1, 20),
1066 .wdis = IMX_GPIO_NR(5, 17),
1067 .msata_en = GP_MSATA_SEL,
1068 .rs232_en = GP_RS232_EN,
1069 .otgpwr_en = IMX_GPIO_NR(3, 22),
1070 .vsel_pin = IMX_GPIO_NR(6, 14),
1071 .mmc_cd = IMX_GPIO_NR(7, 0),
1077 .gpio_pads = gw551x_gpio_pads,
1078 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
1079 .dio_cfg = gw551x_dio,
1080 .dio_num = ARRAY_SIZE(gw551x_dio),
1084 .pcie_rst = IMX_GPIO_NR(1, 0),
1085 .wdis = IMX_GPIO_NR(7, 12),
1091 .gpio_pads = gw552x_gpio_pads,
1092 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1093 .dio_cfg = gw552x_dio,
1094 .dio_num = ARRAY_SIZE(gw552x_dio),
1100 .pcie_rst = IMX_GPIO_NR(1, 29),
1101 .usb_sel = IMX_GPIO_NR(1, 7),
1102 .wdis = IMX_GPIO_NR(7, 12),
1103 .msata_en = GP_MSATA_SEL,
1109 .gpio_pads = gw553x_gpio_pads,
1110 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
1111 .dio_cfg = gw553x_dio,
1112 .dio_num = ARRAY_SIZE(gw553x_dio),
1117 .pcie_rst = IMX_GPIO_NR(1, 0),
1118 .vidin_en = IMX_GPIO_NR(5, 20),
1119 .wdis = IMX_GPIO_NR(7, 12),
1120 .otgpwr_en = IMX_GPIO_NR(3, 22),
1121 .vsel_pin = IMX_GPIO_NR(6, 14),
1122 .mmc_cd = IMX_GPIO_NR(7, 0),
1128 .gpio_pads = gw560x_gpio_pads,
1129 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
1130 .dio_cfg = gw560x_dio,
1131 .dio_num = ARRAY_SIZE(gw560x_dio),
1137 .pcie_rst = IMX_GPIO_NR(4, 31),
1138 .mezz_pwren = IMX_GPIO_NR(2, 19),
1139 .mezz_irq = IMX_GPIO_NR(2, 18),
1140 .rs232_en = GP_RS232_EN,
1141 .vidin_en = IMX_GPIO_NR(3, 31),
1142 .wdis = IMX_GPIO_NR(7, 12),
1143 .otgpwr_en = IMX_GPIO_NR(4, 15),
1144 .mmc_cd = IMX_GPIO_NR(7, 0),
1149 .gpio_pads = gw5901_gpio_pads,
1150 .num_pads = ARRAY_SIZE(gw5901_gpio_pads)/2,
1151 .dio_cfg = gw5901_dio,
1155 .pcie_rst = IMX_GPIO_NR(1, 29),
1161 .gpio_pads = gw5902_gpio_pads,
1162 .num_pads = ARRAY_SIZE(gw5902_gpio_pads)/2,
1163 .dio_cfg = gw5902_dio,
1167 .pcie_rst = IMX_GPIO_NR(1, 0),
1168 .rs232_en = GP_RS232_EN,
1169 .otgpwr_en = IMX_GPIO_NR(3, 23),
1175 .gpio_pads = gw5903_gpio_pads,
1176 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
1177 .dio_cfg = gw5903_dio,
1178 .dio_num = ARRAY_SIZE(gw5903_dio),
1182 .otgpwr_en = IMX_GPIO_NR(4, 15),
1183 .mmc_cd = IMX_GPIO_NR(6, 11),
1188 .gpio_pads = gw5904_gpio_pads,
1189 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1190 .dio_cfg = gw5904_dio,
1191 .dio_num = ARRAY_SIZE(gw5904_dio),
1197 .pcie_rst = IMX_GPIO_NR(1, 0),
1198 .mezz_pwren = IMX_GPIO_NR(2, 19),
1199 .mezz_irq = IMX_GPIO_NR(2, 18),
1200 .otgpwr_en = IMX_GPIO_NR(3, 22),
1205 .gpio_pads = gw5905_gpio_pads,
1206 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2,
1210 .pcie_rst = IMX_GPIO_NR(7, 11),
1211 .wdis = IMX_GPIO_NR(7, 13),
1216 .gpio_pads = gw552x_gpio_pads,
1217 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1218 .dio_cfg = gw5906_dio,
1219 .dio_num = ARRAY_SIZE(gw5906_dio),
1225 .pcie_rst = IMX_GPIO_NR(1, 29),
1226 .usb_sel = IMX_GPIO_NR(1, 7),
1227 .wdis = IMX_GPIO_NR(7, 12),
1228 .msata_en = GP_MSATA_SEL,
1234 .gpio_pads = gw51xx_gpio_pads,
1235 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
1236 .dio_cfg = gw51xx_dio,
1237 .dio_num = ARRAY_SIZE(gw51xx_dio),
1242 .pcie_rst = IMX_GPIO_NR(1, 0),
1243 .wdis = IMX_GPIO_NR(7, 12),
1249 .gpio_pads = gw53xx_gpio_pads,
1250 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1251 .dio_cfg = gw53xx_dio,
1252 .dio_num = ARRAY_SIZE(gw53xx_dio),
1258 .pcie_rst = IMX_GPIO_NR(1, 29),
1259 .mezz_pwren = IMX_GPIO_NR(2, 19),
1260 .mezz_irq = IMX_GPIO_NR(2, 18),
1261 .gps_shdn = IMX_GPIO_NR(1, 27),
1262 .vidin_en = IMX_GPIO_NR(3, 31),
1263 .wdis = IMX_GPIO_NR(7, 12),
1264 .msata_en = GP_MSATA_SEL,
1265 .rs232_en = GP_RS232_EN,
1270 .gpio_pads = gw5904_gpio_pads,
1271 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1272 .dio_cfg = gw5904_dio,
1273 .dio_num = ARRAY_SIZE(gw5904_dio),
1279 .pcie_rst = IMX_GPIO_NR(1, 0),
1280 .mezz_pwren = IMX_GPIO_NR(2, 19),
1281 .mezz_irq = IMX_GPIO_NR(2, 18),
1282 .otgpwr_en = IMX_GPIO_NR(3, 22),
1286 #define SETUP_GPIO_OUTPUT(gpio, name, level) \
1287 gpio_request(gpio, name); \
1288 gpio_direction_output(gpio, level);
1289 #define SETUP_GPIO_INPUT(gpio, name) \
1290 gpio_request(gpio, name); \
1291 gpio_direction_input(gpio);
1292 void setup_iomux_gpio(int board, struct ventana_board_info *info)
1296 if (board >= GW_UNKNOWN)
1299 /* board specific iomux */
1300 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
1301 gpio_cfg[board].num_pads);
1304 if (gpio_cfg[board].rs232_en) {
1305 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
1306 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
1309 /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
1310 if (board == GW52xx && info->model[4] == '2')
1311 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
1313 /* assert PCI_RST# */
1314 gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
1315 gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
1317 /* turn off (active-high) user LED's */
1318 for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
1320 if (gpio_cfg[board].leds[i]) {
1321 sprintf(name, "led_user%d", i);
1322 gpio_request(gpio_cfg[board].leds[i], name);
1323 gpio_direction_output(gpio_cfg[board].leds[i], 1);
1327 /* MSATA Enable - default to PCI */
1328 if (gpio_cfg[board].msata_en) {
1329 gpio_request(gpio_cfg[board].msata_en, "msata_en");
1330 gpio_direction_output(gpio_cfg[board].msata_en, 0);
1333 /* Expansion Mezzanine IO */
1334 if (gpio_cfg[board].mezz_pwren) {
1335 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
1336 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
1338 if (gpio_cfg[board].mezz_irq) {
1339 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
1340 gpio_direction_input(gpio_cfg[board].mezz_irq);
1343 /* RS485 Transmit Enable */
1344 if (gpio_cfg[board].rs485en) {
1345 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
1346 gpio_direction_output(gpio_cfg[board].rs485en, 0);
1350 if (gpio_cfg[board].gps_shdn) {
1351 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
1352 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
1355 /* Analog video codec power enable */
1356 if (gpio_cfg[board].vidin_en) {
1357 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
1358 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
1362 if (gpio_cfg[board].dioi2c_en) {
1363 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
1364 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
1367 /* PCICK_SSON: disable spread-spectrum clock */
1368 if (gpio_cfg[board].pcie_sson) {
1369 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
1370 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
1373 /* USBOTG mux routing */
1374 if (gpio_cfg[board].usb_sel) {
1375 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
1376 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
1379 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
1380 if (gpio_cfg[board].wdis) {
1381 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
1382 gpio_direction_output(gpio_cfg[board].wdis, 1);
1386 if (gpio_cfg[board].otgpwr_en) {
1387 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr");
1388 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0);
1391 /* sense vselect pin to see if we support uhs-i */
1392 if (gpio_cfg[board].vsel_pin) {
1393 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
1394 gpio_direction_input(gpio_cfg[board].vsel_pin);
1395 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
1399 if (gpio_cfg[board].mmc_cd) {
1400 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
1401 gpio_direction_input(gpio_cfg[board].mmc_cd);
1404 /* Anything else board specific */
1407 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
1408 gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
1411 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can_stby", 0);
1414 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can1_stby", 0);
1415 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 3), "can2_stby", 0);
1416 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "5P0V_EN", 1);
1419 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
1420 gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
1421 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
1422 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1423 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
1424 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1425 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
1426 gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
1427 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
1428 gpio_direction_input(IMX_GPIO_NR(4, 6));
1429 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
1430 gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
1431 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
1432 gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
1436 gpio_request(IMX_GPIO_NR(4, 23), "rs485_en");
1437 gpio_direction_output(IMX_GPIO_NR(4, 23), 0);
1438 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
1439 gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
1440 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
1441 gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
1442 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
1443 gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
1444 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
1445 gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
1446 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
1447 gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
1448 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
1449 gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
1452 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0);
1453 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1);
1454 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1);
1455 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0);
1456 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1);
1457 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0);
1458 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0);
1459 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0);
1460 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0);
1461 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0);
1462 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1);
1463 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0);
1464 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1);
1465 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0);
1468 * gauruntee touch controller comes out of reset with INT
1471 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1);
1476 /* setup GPIO pinmux and default configuration per baseboard and env */
1477 void setup_board_gpio(int board, struct ventana_board_info *info)
1483 int quiet = simple_strtol(env_get("quiet"), NULL, 10);
1485 if (board >= GW_UNKNOWN)
1489 if (gpio_cfg[board].rs232_en) {
1490 gpio_direction_output(gpio_cfg[board].rs232_en,
1491 (hwconfig("rs232")) ? 0 : 1);
1495 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1496 gpio_direction_output(GP_MSATA_SEL,
1497 (hwconfig("msata")) ? 1 : 0);
1500 /* USBOTG Select (PCISKT or FrontPanel) */
1501 if (gpio_cfg[board].usb_sel) {
1502 gpio_direction_output(gpio_cfg[board].usb_sel,
1503 (hwconfig("usb_pcisel")) ? 1 : 0);
1507 * Configure DIO pinmux/padctl registers
1508 * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
1510 for (i = 0; i < gpio_cfg[board].dio_num; i++) {
1511 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
1512 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
1513 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
1515 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
1517 sprintf(arg, "dio%d", i);
1520 s = hwconfig_subarg(arg, "padctrl", &len);
1522 ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
1523 & 0x1ffff) | MUX_MODE_SION;
1525 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
1527 printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i,
1528 (cfg->gpio_param/32)+1,
1532 imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
1534 gpio_requestf(cfg->gpio_param, "dio%d", i);
1535 gpio_direction_input(cfg->gpio_param);
1536 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
1538 if (!cfg->pwm_param) {
1539 printf("DIO%d: Error: pwm config invalid\n",
1544 printf("DIO%d: pwm%d\n", i, cfg->pwm_param);
1545 imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
1546 MUX_PAD_CTRL(ctrl));
1551 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1552 printf("MSATA: %s\n", (hwconfig("msata") ?
1553 "enabled" : "disabled"));
1555 if (gpio_cfg[board].rs232_en) {
1556 printf("RS232: %s\n", (hwconfig("rs232")) ?
1557 "enabled" : "disabled");
1562 /* setup board specific PMIC */
1563 void setup_pmic(void)
1566 struct ventana_board_info ventana_info;
1567 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1568 const int i2c_pmic = 1;
1571 i2c_set_bus_num(i2c_pmic);
1573 /* configure PFUZE100 PMIC */
1574 if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
1575 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
1576 power_pfuze100_init(i2c_pmic);
1577 p = pmic_get("PFUZE100");
1578 if (p && !pmic_probe(p)) {
1579 pmic_reg_read(p, PFUZE100_DEVICEID, ®);
1580 printf("PMIC: PFUZE100 ID=0x%02x\n", reg);
1582 /* Set VGEN1 to 1.5V and enable */
1583 pmic_reg_read(p, PFUZE100_VGEN1VOL, ®);
1584 reg &= ~(LDO_VOL_MASK);
1585 reg |= (LDOA_1_50V | LDO_EN);
1586 pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
1588 /* Set SWBST to 5.0V and enable */
1589 pmic_reg_read(p, PFUZE100_SWBSTCON1, ®);
1590 reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
1591 reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
1592 pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
1596 /* configure LTC3676 PMIC */
1597 else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
1598 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
1599 power_ltc3676_init(i2c_pmic);
1600 p = pmic_get("LTC3676_PMIC");
1601 if (!p || pmic_probe(p))
1603 puts("PMIC: LTC3676\n");
1605 * set board-specific scalar for max CPU frequency
1606 * per CPU based on the LDO enabled Operating Ranges
1607 * defined in the respective IMX6DQ and IMX6SDL
1608 * datasheets. The voltage resulting from the R1/R2
1609 * feedback inputs on Ventana is 1308mV. Note that this
1610 * is a bit shy of the Vmin of 1350mV in the datasheet
1611 * for LDO enabled mode but is as high as we can go.
1615 /* mask PGOOD during SW3 transition */
1616 pmic_reg_write(p, LTC3676_DVB3B,
1617 0x1f | LTC3676_PGOOD_MASK);
1618 /* set SW3 (VDD_ARM) */
1619 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1622 /* mask PGOOD during SW3 transition */
1623 pmic_reg_write(p, LTC3676_DVB3B,
1624 0x1f | LTC3676_PGOOD_MASK);
1625 /* set SW3 (VDD_ARM) */
1626 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1628 /* mask PGOOD during SW4 transition */
1629 pmic_reg_write(p, LTC3676_DVB4B,
1630 0x1f | LTC3676_PGOOD_MASK);
1631 /* set SW4 (VDD_SOC) */
1632 pmic_reg_write(p, LTC3676_DVB4A, 0x1f);
1635 /* mask PGOOD during SW1 transition */
1636 pmic_reg_write(p, LTC3676_DVB1B,
1637 0x1f | LTC3676_PGOOD_MASK);
1638 /* set SW1 (VDD_ARM) */
1639 pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1641 /* mask PGOOD during SW3 transition */
1642 pmic_reg_write(p, LTC3676_DVB3B,
1643 0x1f | LTC3676_PGOOD_MASK);
1644 /* set SW3 (VDD_SOC) */
1645 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1648 /* mask PGOOD during SW1 transition */
1649 pmic_reg_write(p, LTC3676_DVB1B,
1650 0x1f | LTC3676_PGOOD_MASK);
1651 /* set SW1 (VDD_SOC) */
1652 pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1654 /* mask PGOOD during SW3 transition */
1655 pmic_reg_write(p, LTC3676_DVB3B,
1656 0x1f | LTC3676_PGOOD_MASK);
1657 /* set SW3 (VDD_ARM) */
1658 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1663 #ifdef CONFIG_FSL_ESDHC_IMX
1664 static struct fsl_esdhc_cfg usdhc_cfg[2];
1666 int board_mmc_init(bd_t *bis)
1668 struct ventana_board_info ventana_info;
1669 int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1672 switch (board_type) {
1677 /* usdhc3: 4bit microSD */
1678 SETUP_IOMUX_PADS(usdhc3_pads);
1679 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1680 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1681 usdhc_cfg[0].max_bus_width = 4;
1682 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1684 /* usdhc2: 8-bit eMMC */
1685 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
1686 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
1687 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1688 usdhc_cfg[0].max_bus_width = 8;
1689 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1692 /* usdhc3: 4-bit microSD */
1693 SETUP_IOMUX_PADS(usdhc3_pads);
1694 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
1695 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1696 usdhc_cfg[1].max_bus_width = 4;
1697 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1699 /* usdhc3: 8-bit eMMC */
1700 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1701 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1702 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1703 usdhc_cfg[0].max_bus_width = 8;
1704 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1707 /* usdhc2: 4-bit microSD */
1708 SETUP_IOMUX_PADS(gw5904_mmc_pads);
1709 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
1710 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1711 usdhc_cfg[1].max_bus_width = 4;
1712 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1716 /* usdhc3: 8bit eMMC */
1717 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1718 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1719 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1720 usdhc_cfg[0].max_bus_width = 8;
1721 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1723 /* doesn't have MMC */
1728 int board_mmc_getcd(struct mmc *mmc)
1730 struct ventana_board_info ventana_info;
1731 struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
1732 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1733 int gpio = gpio_cfg[board].mmc_cd;
1738 /* emmc is always present */
1739 if (cfg->esdhc_base == USDHC2_BASE_ADDR)
1746 /* emmc is always present */
1747 if (cfg->esdhc_base == USDHC3_BASE_ADDR)
1753 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
1754 return !gpio_get_value(gpio);
1760 #endif /* CONFIG_FSL_ESDHC_IMX */