board/freescale/mpc8572ds/mpc8572ds.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2007-2011 Freescale Semiconductor, Inc.
   4  */
   5
   6 #include <common.h>
   7 #include <command.h>
   8 #include <env.h>
   9 #include <image.h>
  10 #include <init.h>
  11 #include <log.h>
  12 #include <net.h>
  13 #include <pci.h>
  14 #include <asm/processor.h>
  15 #include <asm/mmu.h>
  16 #include <asm/cache.h>
  17 #include <asm/immap_85xx.h>
  18 #include <asm/fsl_pci.h>
  19 #include <fsl_ddr_sdram.h>
  20 #include <asm/io.h>
  21 #include <asm/fsl_serdes.h>
  22 #include <miiphy.h>
  23 #include <linux/delay.h>
  24 #include <linux/libfdt.h>
  25 #include <fdt_support.h>
  26 #include <tsec.h>
  27 #include <fsl_mdio.h>
  28 #include <netdev.h>
  29
  30 #include "../common/sgmii_riser.h"
  31
  32 int checkboard (void)
  33 {
  34         u8 vboot;
  35         u8 *pixis_base = (u8 *)PIXIS_BASE;
  36
  37         printf("Board: MPC8572DS Sys ID: 0x%02x, "
  38                 "Sys Ver: 0x%02x, FPGA Ver: 0x%02x, ",
  39                 in_8(pixis_base + PIXIS_ID), in_8(pixis_base + PIXIS_VER),
  40                 in_8(pixis_base + PIXIS_PVER));
  41
  42         vboot = in_8(pixis_base + PIXIS_VBOOT);
  43         switch ((vboot & PIXIS_VBOOT_LBMAP) >> 6) {
  44                 case PIXIS_VBOOT_LBMAP_NOR0:
  45                         puts ("vBank: 0\n");
  46                         break;
  47                 case PIXIS_VBOOT_LBMAP_PJET:
  48                         puts ("Promjet\n");
  49                         break;
  50                 case PIXIS_VBOOT_LBMAP_NAND:
  51                         puts ("NAND\n");
  52                         break;
  53                 case PIXIS_VBOOT_LBMAP_NOR1:
  54                         puts ("vBank: 1\n");
  55                         break;
  56         }
  57
  58         return 0;
  59 }
  60
  61
  62 #if !defined(CONFIG_SPD_EEPROM)
  63 /*
  64  * Fixed sdram init -- doesn't use serial presence detect.
  65  */
  66
  67 phys_size_t fixed_sdram (void)
  68 {
  69         volatile immap_t *immap = (immap_t *)CONFIG_SYS_IMMR;
  70         struct ccsr_ddr __iomem *ddr = &immap->im_ddr;
  71         uint d_init;
  72
  73         ddr->cs0_bnds = CONFIG_SYS_DDR_CS0_BNDS;
  74         ddr->cs0_config = CONFIG_SYS_DDR_CS0_CONFIG;
  75
  76         ddr->timing_cfg_3 = CONFIG_SYS_DDR_TIMING_3;
  77         ddr->timing_cfg_0 = CONFIG_SYS_DDR_TIMING_0;
  78         ddr->timing_cfg_1 = CONFIG_SYS_DDR_TIMING_1;
  79         ddr->timing_cfg_2 = CONFIG_SYS_DDR_TIMING_2;
  80         ddr->sdram_mode = CONFIG_SYS_DDR_MODE_1;
  81         ddr->sdram_mode_2 = CONFIG_SYS_DDR_MODE_2;
  82         ddr->sdram_interval = CONFIG_SYS_DDR_INTERVAL;
  83         ddr->sdram_data_init = CONFIG_SYS_DDR_DATA_INIT;
  84         ddr->sdram_clk_cntl = CONFIG_SYS_DDR_CLK_CTRL;
  85         ddr->sdram_cfg_2 = CONFIG_SYS_DDR_CONTROL2;
  86
  87 #if defined (CONFIG_DDR_ECC)
  88         ddr->err_int_en = CONFIG_SYS_DDR_ERR_INT_EN;
  89         ddr->err_disable = CONFIG_SYS_DDR_ERR_DIS;
  90         ddr->err_sbe = CONFIG_SYS_DDR_SBE;
  91 #endif
  92         asm("sync;isync");
  93
  94         udelay(500);
  95
  96         ddr->sdram_cfg = CONFIG_SYS_DDR_CONTROL;
  97
  98 #if defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  99         d_init = 1;
 100         debug("DDR - 1st controller: memory initializing\n");
 101         /*
 102          * Poll until memory is initialized.
 103          * 512 Meg at 400 might hit this 200 times or so.
 104          */
 105         while ((ddr->sdram_cfg_2 & (d_init << 4)) != 0) {
 106                 udelay(1000);
 107         }
 108         debug("DDR: memory initialized\n\n");
 109         asm("sync; isync");
 110         udelay(500);
 111 #endif
 112
 113         return 512 * 1024 * 1024;
 114 }
 115
 116 #endif
 117
 118 #ifdef CONFIG_PCI
 119 void pci_init_board(void)
 120 {
 121         struct pci_controller *hose;
 122
 123         fsl_pcie_init_board(0);
 124
 125         hose = find_hose_by_cfg_addr((void *)(CONFIG_SYS_PCIE3_ADDR));
 126
 127         if (hose) {
 128                 u32 temp32;
 129                 u8 uli_busno = hose->first_busno + 2;
 130
 131                 /*
 132                  * Activate ULI1575 legacy chip by performing a fake
 133                  * memory access.  Needed to make ULI RTC work.
 134                  * Device 1d has the first on-board memory BAR.
 135                  */
 136                 pci_hose_read_config_dword(hose, PCI_BDF(uli_busno, 0x1d, 0),
 137                                 PCI_BASE_ADDRESS_1, &temp32);
 138
 139                 if (temp32 >= CONFIG_SYS_PCIE3_MEM_BUS) {
 140                         void *p = pci_mem_to_virt(PCI_BDF(uli_busno, 0x1d, 0),
 141                                         temp32, 4, 0);
 142                         debug(" uli1572 read to %p\n", p);
 143                         in_be32(p);
 144                 }
 145         }
 146 }
 147 #endif
 148
 149 int board_early_init_r(void)
 150 {
 151         const unsigned int flashbase = CONFIG_SYS_FLASH_BASE;
 152         int flash_esel = find_tlb_idx((void *)flashbase, 1);
 153
 154         /*
 155          * Remap Boot flash + PROMJET region to caching-inhibited
 156          * so that flash can be erased properly.
 157          */
 158
 159         /* Flush d-cache and invalidate i-cache of any FLASH data */
 160         flush_dcache();
 161         invalidate_icache();
 162
 163         if (flash_esel == -1) {
 164                 /* very unlikely unless something is messed up */
 165                 puts("Error: Could not find TLB for FLASH BASE\n");
 166                 flash_esel = 2; /* give our best effort to continue */
 167         } else {
 168                 /* invalidate existing TLB entry for flash + promjet */
 169                 disable_tlb(flash_esel);
 170         }
 171
 172         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,       /* tlb, epn, rpn */
 173                         MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G, /* perms, wimge */
 174                         0, flash_esel, BOOKE_PAGESZ_256M, 1);   /* ts, esel, tsize, iprot */
 175
 176         return 0;
 177 }
 178
 179 int board_eth_init(bd_t *bis)
 180 {
 181 #ifdef CONFIG_TSEC_ENET
 182         struct fsl_pq_mdio_info mdio_info;
 183         struct tsec_info_struct tsec_info[4];
 184         int num = 0;
 185
 186 #ifdef CONFIG_TSEC1
 187         SET_STD_TSEC_INFO(tsec_info[num], 1);
 188         if (is_serdes_configured(SGMII_TSEC1)) {
 189                 puts("eTSEC1 is in sgmii mode.\n");
 190                 tsec_info[num].flags |= TSEC_SGMII;
 191         }
 192         num++;
 193 #endif
 194 #ifdef CONFIG_TSEC2
 195         SET_STD_TSEC_INFO(tsec_info[num], 2);
 196         if (is_serdes_configured(SGMII_TSEC2)) {
 197                 puts("eTSEC2 is in sgmii mode.\n");
 198                 tsec_info[num].flags |= TSEC_SGMII;
 199         }
 200         num++;
 201 #endif
 202 #ifdef CONFIG_TSEC3
 203         SET_STD_TSEC_INFO(tsec_info[num], 3);
 204         if (is_serdes_configured(SGMII_TSEC3)) {
 205                 puts("eTSEC3 is in sgmii mode.\n");
 206                 tsec_info[num].flags |= TSEC_SGMII;
 207         }
 208         num++;
 209 #endif
 210 #ifdef CONFIG_TSEC4
 211         SET_STD_TSEC_INFO(tsec_info[num], 4);
 212         if (is_serdes_configured(SGMII_TSEC4)) {
 213                 puts("eTSEC4 is in sgmii mode.\n");
 214                 tsec_info[num].flags |= TSEC_SGMII;
 215         }
 216         num++;
 217 #endif
 218
 219         if (!num) {
 220                 printf("No TSECs initialized\n");
 221
 222                 return 0;
 223         }
 224
 225 #ifdef CONFIG_FSL_SGMII_RISER
 226         fsl_sgmii_riser_init(tsec_info, num);
 227 #endif
 228
 229         mdio_info.regs = (struct tsec_mii_mng *)CONFIG_SYS_MDIO_BASE_ADDR;
 230         mdio_info.name = DEFAULT_MII_NAME;
 231         fsl_pq_mdio_init(bis, &mdio_info);
 232
 233         tsec_eth_init(bis, tsec_info, num);
 234 #endif
 235
 236         return pci_eth_init(bis);
 237 }
 238
 239 #if defined(CONFIG_OF_BOARD_SETUP)
 240 int ft_board_setup(void *blob, bd_t *bd)
 241 {
 242         phys_addr_t base;
 243         phys_size_t size;
 244
 245         ft_cpu_setup(blob, bd);
 246
 247         base = env_get_bootm_low();
 248         size = env_get_bootm_size();
 249
 250         fdt_fixup_memory(blob, (u64)base, (u64)size);
 251
 252         FT_FSL_PCI_SETUP;
 253
 254 #ifdef CONFIG_FSL_SGMII_RISER
 255         fsl_sgmii_riser_fdt_fixup(blob);
 256 #endif
 257
 258         return 0;
 259 }
 260 #endif