board/freescale/mpc8544ds/mpc8544ds.c

   1 /*
   2  * Copyright 2007 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <command.h>
  25 #include <asm/processor.h>
  26 #include <asm/immap_85xx.h>
  27 #include <spd.h>
  28 #include <miiphy.h>
  29
  30 #include "../common/pixis.h"
  31
  32 #if defined(CONFIG_OF_FLAT_TREE)
  33 #include <ft_build.h>
  34 extern void ft_cpu_setup(void *blob, bd_t *bd);
  35 #endif
  36
  37 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  38 extern void ddr_enable_ecc(unsigned int dram_size);
  39 #endif
  40
  41 extern long int spd_sdram(void);
  42
  43 void sdram_init(void);
  44
  45 int board_early_init_f (void)
  46 {
  47         return 0;
  48 }
  49
  50 int checkboard (void)
  51 {
  52         volatile immap_t *immap = (immap_t *) CFG_CCSRBAR;
  53         volatile ccsr_gur_t *gur = &immap->im_gur;
  54
  55         if ((uint)&gur->porpllsr != 0xe00e0000) {
  56                 printf("immap size error %x\n",&gur->porpllsr);
  57         }
  58         printf ("Board: MPC8544DS\n");
  59
  60         return 0;
  61 }
  62
  63 long int
  64 initdram(int board_type)
  65 {
  66         long dram_size = 0;
  67
  68         puts("Initializing\n");
  69
  70         dram_size = spd_sdram();
  71
  72 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  73         /*
  74          * Initialize and enable DDR ECC.
  75          */
  76         ddr_enable_ecc(dram_size);
  77 #endif
  78         puts("    DDR: ");
  79         return dram_size;
  80 }
  81
  82
  83 #if defined(CFG_DRAM_TEST)
  84 int
  85 testdram(void)
  86 {
  87         uint *pstart = (uint *) CFG_MEMTEST_START;
  88         uint *pend = (uint *) CFG_MEMTEST_END;
  89         uint *p;
  90
  91         printf("Testing DRAM from 0x%08x to 0x%08x\n",
  92                CFG_MEMTEST_START,
  93                CFG_MEMTEST_END);
  94
  95         printf("DRAM test phase 1:\n");
  96         for (p = pstart; p < pend; p++)
  97                 *p = 0xaaaaaaaa;
  98
  99         for (p = pstart; p < pend; p++) {
 100                 if (*p != 0xaaaaaaaa) {
 101                         printf ("DRAM test fails at: %08x\n", (uint) p);
 102                         return 1;
 103                 }
 104         }
 105
 106         printf("DRAM test phase 2:\n");
 107         for (p = pstart; p < pend; p++)
 108                 *p = 0x55555555;
 109
 110         for (p = pstart; p < pend; p++) {
 111                 if (*p != 0x55555555) {
 112                         printf ("DRAM test fails at: %08x\n", (uint) p);
 113                         return 1;
 114                 }
 115         }
 116
 117         printf("DRAM test passed.\n");
 118         return 0;
 119 }
 120 #endif
 121
 122
 123
 124 int last_stage_init(void)
 125 {
 126         return 0;
 127 }
 128
 129
 130 unsigned long
 131 get_board_sys_clk(ulong dummy)
 132 {
 133         u8 i, go_bit, rd_clks;
 134         ulong val = 0;
 135
 136         go_bit = in8(PIXIS_BASE + PIXIS_VCTL);
 137         go_bit &= 0x01;
 138
 139         rd_clks = in8(PIXIS_BASE + PIXIS_VCFGEN0);
 140         rd_clks &= 0x1C;
 141
 142         /*
 143          * Only if both go bit and the SCLK bit in VCFGEN0 are set
 144          * should we be using the AUX register. Remember, we also set the
 145          * GO bit to boot from the alternate bank on the on-board flash
 146          */
 147
 148         if (go_bit) {
 149                 if (rd_clks == 0x1c)
 150                         i = in8(PIXIS_BASE + PIXIS_AUX);
 151                 else
 152                         i = in8(PIXIS_BASE + PIXIS_SPD);
 153         } else {
 154                 i = in8(PIXIS_BASE + PIXIS_SPD);
 155         }
 156
 157         i &= 0x07;
 158
 159         switch (i) {
 160         case 0:
 161                 val = 33333333;
 162                 break;
 163         case 1:
 164                 val = 40000000;
 165                 break;
 166         case 2:
 167                 val = 50000000;
 168                 break;
 169         case 3:
 170                 val = 66666666;
 171                 break;
 172         case 4:
 173                 val = 83000000;
 174                 break;
 175         case 5:
 176                 val = 100000000;
 177                 break;
 178         case 6:
 179                 val = 133333333;
 180                 break;
 181         case 7:
 182                 val = 166666666;
 183                 break;
 184         }
 185
 186         return val;
 187 }
 188
 189 #if defined(CONFIG_OF_FLAT_TREE) && defined(CONFIG_OF_BOARD_SETUP)
 190 void
 191 ft_board_setup(void *blob, bd_t *bd)
 192 {
 193         u32 *p;
 194         int len;
 195
 196         ft_cpu_setup(blob, bd);
 197
 198         p = ft_get_prop(blob, "/memory/reg", &len);
 199         if (p != NULL) {
 200                 *p++ = cpu_to_be32(bd->bi_memstart);
 201                 *p = cpu_to_be32(bd->bi_memsize);
 202         }
 203 }
 204 #endif
 205