board/freescale/mpc837xemds/mpc837xemds.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2007,2010 Freescale Semiconductor, Inc.
   4  * Dave Liu <daveliu@freescale.com>
   5  */
   6
   7 #include <common.h>
   8 #include <hwconfig.h>
   9 #include <i2c.h>
  10 #include <init.h>
  11 #include <net.h>
  12 #include <asm/io.h>
  13 #include <asm/fsl_mpc83xx_serdes.h>
  14 #include <spd_sdram.h>
  15 #include <tsec.h>
  16 #include <linux/libfdt.h>
  17 #include <fdt_support.h>
  18 #include <fsl_esdhc.h>
  19 #include <fsl_mdio.h>
  20 #include <phy.h>
  21 #include "pci.h"
  22 #include "../common/pq-mds-pib.h"
  23
  24 DECLARE_GLOBAL_DATA_PTR;
  25
  26 int board_early_init_f(void)
  27 {
  28         u8 *bcsr = (u8 *)CONFIG_SYS_BCSR;
  29
  30         /* Enable flash write */
  31         bcsr[0x9] &= ~0x04;
  32         /* Clear all of the interrupt of BCSR */
  33         bcsr[0xe] = 0xff;
  34
  35 #ifdef CONFIG_FSL_SERDES
  36         immap_t *immr = (immap_t *)CONFIG_SYS_IMMR;
  37         u32 spridr = in_be32(&immr->sysconf.spridr);
  38
  39         /* we check only part num, and don't look for CPU revisions */
  40         switch (PARTID_NO_E(spridr)) {
  41         case SPR_8377:
  42                 fsl_setup_serdes(CONFIG_FSL_SERDES1, FSL_SERDES_PROTO_SATA,
  43                                 FSL_SERDES_CLK_100, FSL_SERDES_VDD_1V);
  44                 break;
  45         case SPR_8378:
  46                 fsl_setup_serdes(CONFIG_FSL_SERDES1, FSL_SERDES_PROTO_SGMII,
  47                                 FSL_SERDES_CLK_125, FSL_SERDES_VDD_1V);
  48                 break;
  49         case SPR_8379:
  50                 fsl_setup_serdes(CONFIG_FSL_SERDES1, FSL_SERDES_PROTO_SATA,
  51                                 FSL_SERDES_CLK_100, FSL_SERDES_VDD_1V);
  52                 fsl_setup_serdes(CONFIG_FSL_SERDES2, FSL_SERDES_PROTO_SATA,
  53                                 FSL_SERDES_CLK_100, FSL_SERDES_VDD_1V);
  54                 break;
  55         default:
  56                 printf("serdes not configured: unknown CPU part number: "
  57                                 "%04x\n", spridr >> 16);
  58                 break;
  59         }
  60 #endif /* CONFIG_FSL_SERDES */
  61         return 0;
  62 }
  63
  64 #ifdef CONFIG_FSL_ESDHC
  65 int board_mmc_init(bd_t *bd)
  66 {
  67         struct immap __iomem *im = (struct immap __iomem *)CONFIG_SYS_IMMR;
  68         u8 *bcsr = (u8 *)CONFIG_SYS_BCSR;
  69
  70         if (!hwconfig("esdhc"))
  71                 return 0;
  72
  73         /* Set SPI_SD, SER_SD, and IRQ4_WP so that SD signals go through */
  74         bcsr[0xc] |= 0x4c;
  75
  76         /* Set proper bits in SICR to allow SD signals through */
  77         clrsetbits_be32(&im->sysconf.sicrl, SICRL_USB_B, SICRL_USB_B_SD);
  78         clrsetbits_be32(&im->sysconf.sicrh, SICRH_GPIO2_E | SICRH_SPI,
  79                         SICRH_GPIO2_E_SD | SICRH_SPI_SD);
  80
  81         return fsl_esdhc_mmc_init(bd);
  82 }
  83 #endif
  84
  85 #if defined(CONFIG_TSEC1) || defined(CONFIG_TSEC2)
  86 int board_eth_init(bd_t *bd)
  87 {
  88         struct fsl_pq_mdio_info mdio_info;
  89         struct tsec_info_struct tsec_info[2];
  90         struct immap __iomem *im = (struct immap __iomem *)CONFIG_SYS_IMMR;
  91         u32 rcwh = in_be32(&im->reset.rcwh);
  92         u32 tsec_mode;
  93         int num = 0;
  94
  95         /* New line after Net: */
  96         printf("\n");
  97
  98 #ifdef CONFIG_TSEC1
  99         SET_STD_TSEC_INFO(tsec_info[num], 1);
 100
 101         printf(CONFIG_TSEC1_NAME ": ");
 102
 103         tsec_mode = rcwh & HRCWH_TSEC1M_MASK;
 104         if (tsec_mode == HRCWH_TSEC1M_IN_RGMII) {
 105                 printf("RGMII\n");
 106                 /* this is default, no need to fixup */
 107         } else if (tsec_mode == HRCWH_TSEC1M_IN_SGMII) {
 108                 printf("SGMII\n");
 109                 tsec_info[num].phyaddr = TSEC1_PHY_ADDR_SGMII;
 110                 tsec_info[num].flags = TSEC_GIGABIT;
 111         } else {
 112                 printf("unsupported PHY type\n");
 113         }
 114         num++;
 115 #endif
 116 #ifdef CONFIG_TSEC2
 117         SET_STD_TSEC_INFO(tsec_info[num], 2);
 118
 119         printf(CONFIG_TSEC2_NAME ": ");
 120
 121         tsec_mode = rcwh & HRCWH_TSEC2M_MASK;
 122         if (tsec_mode == HRCWH_TSEC2M_IN_RGMII) {
 123                 printf("RGMII\n");
 124                 /* this is default, no need to fixup */
 125         } else if (tsec_mode == HRCWH_TSEC2M_IN_SGMII) {
 126                 printf("SGMII\n");
 127                 tsec_info[num].phyaddr = TSEC2_PHY_ADDR_SGMII;
 128                 tsec_info[num].flags = TSEC_GIGABIT;
 129         } else {
 130                 printf("unsupported PHY type\n");
 131         }
 132         num++;
 133 #endif
 134
 135         mdio_info.regs = (struct tsec_mii_mng *)CONFIG_SYS_MDIO_BASE_ADDR;
 136         mdio_info.name = DEFAULT_MII_NAME;
 137         fsl_pq_mdio_init(bd, &mdio_info);
 138
 139         return tsec_eth_init(bd, tsec_info, num);
 140 }
 141
 142 static void __ft_tsec_fixup(void *blob, bd_t *bd, const char *alias,
 143                             int phy_addr)
 144 {
 145         const u32 *ph;
 146         int off;
 147         int err;
 148
 149         off = fdt_path_offset(blob, alias);
 150         if (off < 0) {
 151                 printf("WARNING: could not find %s alias: %s.\n", alias,
 152                         fdt_strerror(off));
 153                 return;
 154         }
 155
 156         err = fdt_fixup_phy_connection(blob, off, PHY_INTERFACE_MODE_SGMII);
 157
 158         if (err) {
 159                 printf("WARNING: could not set phy-connection-type for %s: "
 160                         "%s.\n", alias, fdt_strerror(err));
 161                 return;
 162         }
 163
 164         ph = (u32 *)fdt_getprop(blob, off, "phy-handle", 0);
 165         if (!ph) {
 166                 printf("WARNING: could not get phy-handle for %s.\n",
 167                         alias);
 168                 return;
 169         }
 170
 171         off = fdt_node_offset_by_phandle(blob, *ph);
 172         if (off < 0) {
 173                 printf("WARNING: could not get phy node for %s: %s\n", alias,
 174                         fdt_strerror(off));
 175                 return;
 176         }
 177
 178         phy_addr = cpu_to_fdt32(phy_addr);
 179         err = fdt_setprop(blob, off, "reg", &phy_addr, sizeof(phy_addr));
 180         if (err < 0) {
 181                 printf("WARNING: could not set phy node's reg for %s: "
 182                         "%s.\n", alias, fdt_strerror(err));
 183                 return;
 184         }
 185 }
 186
 187 static void ft_tsec_fixup(void *blob, bd_t *bd)
 188 {
 189         struct immap __iomem *im = (struct immap __iomem *)CONFIG_SYS_IMMR;
 190         u32 rcwh = in_be32(&im->reset.rcwh);
 191         u32 tsec_mode;
 192
 193 #ifdef CONFIG_TSEC1
 194         tsec_mode = rcwh & HRCWH_TSEC1M_MASK;
 195         if (tsec_mode == HRCWH_TSEC1M_IN_SGMII)
 196                 __ft_tsec_fixup(blob, bd, "ethernet0", TSEC1_PHY_ADDR_SGMII);
 197 #endif
 198
 199 #ifdef CONFIG_TSEC2
 200         tsec_mode = rcwh & HRCWH_TSEC2M_MASK;
 201         if (tsec_mode == HRCWH_TSEC2M_IN_SGMII)
 202                 __ft_tsec_fixup(blob, bd, "ethernet1", TSEC2_PHY_ADDR_SGMII);
 203 #endif
 204 }
 205 #else
 206 static inline void ft_tsec_fixup(void *blob, bd_t *bd) {}
 207 #endif /* defined(CONFIG_TSEC1) || defined(CONFIG_TSEC2) */
 208
 209 int board_early_init_r(void)
 210 {
 211 #ifdef CONFIG_PQ_MDS_PIB
 212         pib_init();
 213 #endif
 214         return 0;
 215 }
 216
 217 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
 218 extern void ddr_enable_ecc(unsigned int dram_size);
 219 #endif
 220 int fixed_sdram(void);
 221
 222 int dram_init(void)
 223 {
 224         volatile immap_t *im = (immap_t *) CONFIG_SYS_IMMR;
 225         u32 msize = 0;
 226
 227         if ((im->sysconf.immrbar & IMMRBAR_BASE_ADDR) != (u32) im)
 228                 return -ENXIO;
 229
 230 #if defined(CONFIG_SPD_EEPROM)
 231         msize = spd_sdram();
 232 #else
 233         msize = fixed_sdram();
 234 #endif
 235
 236 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
 237         /* Initialize DDR ECC byte */
 238         ddr_enable_ecc(msize * 1024 * 1024);
 239 #endif
 240
 241         /* return total bus DDR size(bytes) */
 242         gd->ram_size = msize * 1024 * 1024;
 243
 244         return 0;
 245 }
 246
 247 #if !defined(CONFIG_SPD_EEPROM)
 248 /*************************************************************************
 249  *  fixed sdram init -- doesn't use serial presence detect.
 250  ************************************************************************/
 251 int fixed_sdram(void)
 252 {
 253         volatile immap_t *im = (immap_t *) CONFIG_SYS_IMMR;
 254         u32 msize = CONFIG_SYS_DDR_SIZE * 1024 * 1024;
 255         u32 msize_log2 = __ilog2(msize);
 256
 257         im->sysconf.ddrlaw[0].bar = CONFIG_SYS_SDRAM_BASE & 0xfffff000;
 258         im->sysconf.ddrlaw[0].ar = LBLAWAR_EN | (msize_log2 - 1);
 259
 260 #if (CONFIG_SYS_DDR_SIZE != 512)
 261 #warning Currenly any ddr size other than 512 is not supported
 262 #endif
 263         im->sysconf.ddrcdr = CONFIG_SYS_DDRCDR_VALUE;
 264         udelay(50000);
 265
 266         im->ddr.sdram_clk_cntl = CONFIG_SYS_DDR_SDRAM_CLK_CNTL;
 267         udelay(1000);
 268
 269         im->ddr.csbnds[0].csbnds = CONFIG_SYS_DDR_CS0_BNDS;
 270         im->ddr.cs_config[0] = CONFIG_SYS_DDR_CS0_CONFIG;
 271         udelay(1000);
 272
 273         im->ddr.timing_cfg_0 = CONFIG_SYS_DDR_TIMING_0;
 274         im->ddr.timing_cfg_1 = CONFIG_SYS_DDR_TIMING_1;
 275         im->ddr.timing_cfg_2 = CONFIG_SYS_DDR_TIMING_2;
 276         im->ddr.timing_cfg_3 = CONFIG_SYS_DDR_TIMING_3;
 277         im->ddr.sdram_cfg = CONFIG_SYS_DDR_SDRAM_CFG;
 278         im->ddr.sdram_cfg2 = CONFIG_SYS_DDR_SDRAM_CFG2;
 279         im->ddr.sdram_mode = CONFIG_SYS_DDR_MODE;
 280         im->ddr.sdram_mode2 = CONFIG_SYS_DDR_MODE2;
 281         im->ddr.sdram_interval = CONFIG_SYS_DDR_INTERVAL;
 282         __asm__ __volatile__("sync");
 283         udelay(1000);
 284
 285         im->ddr.sdram_cfg |= SDRAM_CFG_MEM_EN;
 286         udelay(2000);
 287         return CONFIG_SYS_DDR_SIZE;
 288 }
 289 #endif /*!CONFIG_SYS_SPD_EEPROM */
 290
 291 int checkboard(void)
 292 {
 293         puts("Board: Freescale MPC837xEMDS\n");
 294         return 0;
 295 }
 296
 297 #ifdef CONFIG_PCI
 298 int board_pci_host_broken(void)
 299 {
 300         struct immap __iomem *im = (struct immap __iomem *)CONFIG_SYS_IMMR;
 301         const u32 rcw_mask = HRCWH_PCI1_ARBITER_ENABLE | HRCWH_PCI_HOST;
 302
 303         /* It's always OK in case of external arbiter. */
 304         if (hwconfig_subarg_cmp("pci", "arbiter", "external"))
 305                 return 0;
 306
 307         if ((in_be32(&im->reset.rcwh) & rcw_mask) != rcw_mask)
 308                 return 1;
 309
 310         return 0;
 311 }
 312
 313 static void ft_pci_fixup(void *blob, bd_t *bd)
 314 {
 315         const char *status = "broken (no arbiter)";
 316         int off;
 317         int err;
 318
 319         off = fdt_path_offset(blob, "pci0");
 320         if (off < 0) {
 321                 printf("WARNING: could not find pci0 alias: %s.\n",
 322                         fdt_strerror(off));
 323                 return;
 324         }
 325
 326         err = fdt_setprop(blob, off, "status", status, strlen(status) + 1);
 327         if (err) {
 328                 printf("WARNING: could not set status for pci0: %s.\n",
 329                         fdt_strerror(err));
 330                 return;
 331         }
 332 }
 333 #endif
 334
 335 #if defined(CONFIG_OF_BOARD_SETUP)
 336 int ft_board_setup(void *blob, bd_t *bd)
 337 {
 338         ft_cpu_setup(blob, bd);
 339         ft_tsec_fixup(blob, bd);
 340         fsl_fdt_fixup_dr_usb(blob, bd);
 341         fdt_fixup_esdhc(blob, bd);
 342 #ifdef CONFIG_PCI
 343         ft_pci_setup(blob, bd);
 344         if (board_pci_host_broken())
 345                 ft_pci_fixup(blob, bd);
 346         ft_pcie_fixup(blob, bd);
 347 #endif
 348
 349         return 0;
 350 }
 351 #endif /* CONFIG_OF_BOARD_SETUP */