board/freescale/mpc8315erdb/mpc8315erdb.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2007 Freescale Semiconductor, Inc.
   4  *
   5  * Author: Scott Wood <scottwood@freescale.com>
   6  *         Dave Liu <daveliu@freescale.com>
   7  */
   8
   9 #include <common.h>
  10 #include <hwconfig.h>
  11 #include <i2c.h>
  12 #include <init.h>
  13 #include <net.h>
  14 #include <linux/libfdt.h>
  15 #include <fdt_support.h>
  16 #include <pci.h>
  17 #include <mpc83xx.h>
  18 #include <netdev.h>
  19 #include <asm/io.h>
  20 #include <ns16550.h>
  21 #include <nand.h>
  22
  23 DECLARE_GLOBAL_DATA_PTR;
  24
  25 int board_early_init_f(void)
  26 {
  27         volatile immap_t *im = (immap_t *)CONFIG_SYS_IMMR;
  28
  29         if (im->pmc.pmccr1 & PMCCR1_POWER_OFF)
  30                 gd->flags |= GD_FLG_SILENT;
  31
  32         return 0;
  33 }
  34
  35 #ifndef CONFIG_NAND_SPL
  36
  37 static u8 read_board_info(void)
  38 {
  39         u8 val8;
  40         i2c_set_bus_num(0);
  41
  42         if (i2c_read(CONFIG_SYS_I2C_PCF8574A_ADDR, 0, 0, &val8, 1) == 0)
  43                 return val8;
  44         else
  45                 return 0;
  46 }
  47
  48 int checkboard(void)
  49 {
  50         static const char * const rev_str[] = {
  51                 "0.0",
  52                 "0.1",
  53                 "1.0",
  54                 "1.1",
  55                 "<unknown>",
  56         };
  57         u8 info;
  58         int i;
  59
  60         info = read_board_info();
  61         i = (!info) ? 4: info & 0x03;
  62
  63         printf("Board: Freescale MPC8315ERDB Rev %s\n", rev_str[i]);
  64
  65         return 0;
  66 }
  67
  68 static struct pci_region pci_regions[] = {
  69         {
  70                 bus_start: CONFIG_SYS_PCI_MEM_BASE,
  71                 phys_start: CONFIG_SYS_PCI_MEM_PHYS,
  72                 size: CONFIG_SYS_PCI_MEM_SIZE,
  73                 flags: PCI_REGION_MEM | PCI_REGION_PREFETCH
  74         },
  75         {
  76                 bus_start: CONFIG_SYS_PCI_MMIO_BASE,
  77                 phys_start: CONFIG_SYS_PCI_MMIO_PHYS,
  78                 size: CONFIG_SYS_PCI_MMIO_SIZE,
  79                 flags: PCI_REGION_MEM
  80         },
  81         {
  82                 bus_start: CONFIG_SYS_PCI_IO_BASE,
  83                 phys_start: CONFIG_SYS_PCI_IO_PHYS,
  84                 size: CONFIG_SYS_PCI_IO_SIZE,
  85                 flags: PCI_REGION_IO
  86         }
  87 };
  88
  89 static struct pci_region pcie_regions_0[] = {
  90         {
  91                 .bus_start = CONFIG_SYS_PCIE1_MEM_BASE,
  92                 .phys_start = CONFIG_SYS_PCIE1_MEM_PHYS,
  93                 .size = CONFIG_SYS_PCIE1_MEM_SIZE,
  94                 .flags = PCI_REGION_MEM,
  95         },
  96         {
  97                 .bus_start = CONFIG_SYS_PCIE1_IO_BASE,
  98                 .phys_start = CONFIG_SYS_PCIE1_IO_PHYS,
  99                 .size = CONFIG_SYS_PCIE1_IO_SIZE,
 100                 .flags = PCI_REGION_IO,
 101         },
 102 };
 103
 104 static struct pci_region pcie_regions_1[] = {
 105         {
 106                 .bus_start = CONFIG_SYS_PCIE2_MEM_BASE,
 107                 .phys_start = CONFIG_SYS_PCIE2_MEM_PHYS,
 108                 .size = CONFIG_SYS_PCIE2_MEM_SIZE,
 109                 .flags = PCI_REGION_MEM,
 110         },
 111         {
 112                 .bus_start = CONFIG_SYS_PCIE2_IO_BASE,
 113                 .phys_start = CONFIG_SYS_PCIE2_IO_PHYS,
 114                 .size = CONFIG_SYS_PCIE2_IO_SIZE,
 115                 .flags = PCI_REGION_IO,
 116         },
 117 };
 118
 119 void pci_init_board(void)
 120 {
 121         volatile immap_t *immr = (volatile immap_t *)CONFIG_SYS_IMMR;
 122         volatile sysconf83xx_t *sysconf = &immr->sysconf;
 123         volatile clk83xx_t *clk = (volatile clk83xx_t *)&immr->clk;
 124         volatile law83xx_t *pci_law = immr->sysconf.pcilaw;
 125         volatile law83xx_t *pcie_law = sysconf->pcielaw;
 126         struct pci_region *reg[] = { pci_regions };
 127         struct pci_region *pcie_reg[] = { pcie_regions_0, pcie_regions_1, };
 128
 129         /* Enable all 3 PCI_CLK_OUTPUTs. */
 130         clk->occr |= 0xe0000000;
 131
 132         /*
 133          * Configure PCI Local Access Windows
 134          */
 135         pci_law[0].bar = CONFIG_SYS_PCI_MEM_PHYS & LAWBAR_BAR;
 136         pci_law[0].ar = LBLAWAR_EN | LBLAWAR_512MB;
 137
 138         pci_law[1].bar = CONFIG_SYS_PCI_IO_PHYS & LAWBAR_BAR;
 139         pci_law[1].ar = LBLAWAR_EN | LBLAWAR_1MB;
 140
 141         mpc83xx_pci_init(1, reg);
 142
 143         /* Configure the clock for PCIE controller */
 144         clrsetbits_be32(&clk->sccr, SCCR_PCIEXP1CM | SCCR_PCIEXP2CM,
 145                                     SCCR_PCIEXP1CM_1 | SCCR_PCIEXP2CM_1);
 146
 147         /* Deassert the resets in the control register */
 148         out_be32(&sysconf->pecr1, 0xE0008000);
 149         out_be32(&sysconf->pecr2, 0xE0008000);
 150         udelay(2000);
 151
 152         /* Configure PCI Express Local Access Windows */
 153         out_be32(&pcie_law[0].bar, CONFIG_SYS_PCIE1_BASE & LAWBAR_BAR);
 154         out_be32(&pcie_law[0].ar, LBLAWAR_EN | LBLAWAR_512MB);
 155
 156         out_be32(&pcie_law[1].bar, CONFIG_SYS_PCIE2_BASE & LAWBAR_BAR);
 157         out_be32(&pcie_law[1].ar, LBLAWAR_EN | LBLAWAR_512MB);
 158
 159         mpc83xx_pcie_init(2, pcie_reg);
 160 }
 161
 162 #if defined(CONFIG_OF_BOARD_SETUP)
 163 void fdt_tsec1_fixup(void *fdt, bd_t *bd)
 164 {
 165         const char disabled[] = "disabled";
 166         const char *path;
 167         int ret;
 168
 169         if (hwconfig_arg_cmp("board_type", "tsec1")) {
 170                 return;
 171         } else if (!hwconfig_arg_cmp("board_type", "ulpi")) {
 172                 printf("NOTICE: No or unknown board_type hwconfig specified.\n"
 173                        "        Assuming board with TSEC1.\n");
 174                 return;
 175         }
 176
 177         ret = fdt_path_offset(fdt, "/aliases");
 178         if (ret < 0) {
 179                 printf("WARNING: can't find /aliases node\n");
 180                 return;
 181         }
 182
 183         path = fdt_getprop(fdt, ret, "ethernet0", NULL);
 184         if (!path) {
 185                 printf("WARNING: can't find ethernet0 alias\n");
 186                 return;
 187         }
 188
 189         do_fixup_by_path(fdt, path, "status", disabled, sizeof(disabled), 1);
 190 }
 191
 192 int ft_board_setup(void *blob, bd_t *bd)
 193 {
 194         ft_cpu_setup(blob, bd);
 195 #ifdef CONFIG_PCI
 196         ft_pci_setup(blob, bd);
 197 #endif
 198         fsl_fdt_fixup_dr_usb(blob, bd);
 199         fdt_tsec1_fixup(blob, bd);
 200
 201         return 0;
 202 }
 203 #endif
 204
 205 int board_eth_init(bd_t *bis)
 206 {
 207         cpu_eth_init(bis);      /* Initialize TSECs first */
 208         return pci_eth_init(bis);
 209 }
 210
 211 #else /* CONFIG_NAND_SPL */
 212
 213 int checkboard(void)
 214 {
 215         puts("Board: Freescale MPC8315ERDB\n");
 216         return 0;
 217 }
 218
 219 void board_init_f(ulong bootflag)
 220 {
 221         board_early_init_f();
 222         NS16550_init((NS16550_t)(CONFIG_SYS_IMMR + 0x4500),
 223                      CONFIG_SYS_NS16550_CLK / 16 / CONFIG_BAUDRATE);
 224         puts("NAND boot... ");
 225         timer_init();
 226         dram_init();
 227         relocate_code(CONFIG_SYS_NAND_U_BOOT_RELOC + 0x10000, (gd_t *)gd,
 228                       CONFIG_SYS_NAND_U_BOOT_RELOC);
 229 }
 230
 231 void board_init_r(gd_t *gd, ulong dest_addr)
 232 {
 233         nand_boot();
 234 }
 235
 236 void putc(char c)
 237 {
 238         if (gd->flags & GD_FLG_SILENT)
 239                 return;
 240
 241         if (c == '\n')
 242                 NS16550_putc((NS16550_t)(CONFIG_SYS_IMMR + 0x4500), '\r');
 243
 244         NS16550_putc((NS16550_t)(CONFIG_SYS_IMMR + 0x4500), c);
 245 }
 246
 247 #endif /* CONFIG_NAND_SPL */