board/freescale/c29xpcie/c29xpcie.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2013 Freescale Semiconductor, Inc.
   4  */
   5
   6 #include <common.h>
   7 #include <image.h>
   8 #include <init.h>
   9 #include <net.h>
  10 #include <asm/processor.h>
  11 #include <asm/mmu.h>
  12 #include <asm/cache.h>
  13 #include <asm/immap_85xx.h>
  14 #include <asm/io.h>
  15 #include <env.h>
  16 #include <miiphy.h>
  17 #include <linux/libfdt.h>
  18 #include <fdt_support.h>
  19 #include <fsl_mdio.h>
  20 #include <tsec.h>
  21 #include <mmc.h>
  22 #include <netdev.h>
  23 #include <pci.h>
  24 #include <fsl_ifc.h>
  25 #include <asm/fsl_pci.h>
  26
  27 #include "cpld.h"
  28
  29 DECLARE_GLOBAL_DATA_PTR;
  30
  31 int checkboard(void)
  32 {
  33         struct cpu_type *cpu = gd->arch.cpu;
  34         struct cpld_data *cpld_data = (void *)(CONFIG_SYS_CPLD_BASE);
  35
  36         printf("Board: %sPCIe, ", cpu->name);
  37         printf("CPLD Ver: 0x%02x\n", in_8(&cpld_data->cpldver));
  38
  39         return 0;
  40 }
  41
  42 int board_early_init_f(void)
  43 {
  44         struct fsl_ifc ifc = {(void *)CONFIG_SYS_IFC_ADDR, (void *)NULL};
  45
  46         /* Clock configuration to access CPLD using IFC(GPCM) */
  47         setbits_be32(&ifc.gregs->ifc_gcr, 1 << IFC_GCR_TBCTL_TRN_TIME_SHIFT);
  48
  49         return 0;
  50 }
  51
  52 int board_early_init_r(void)
  53 {
  54         const unsigned long flashbase = CONFIG_SYS_FLASH_BASE;
  55         int flash_esel = find_tlb_idx((void *)flashbase, 1);
  56
  57         /*
  58          * Remap Boot flash region to caching-inhibited
  59          * so that flash can be erased properly.
  60          */
  61
  62         /* Flush d-cache and invalidate i-cache of any FLASH data */
  63         flush_dcache();
  64         invalidate_icache();
  65
  66         if (flash_esel == -1) {
  67                 /* very unlikely unless something is messed up */
  68                 puts("Error: Could not find TLB for FLASH BASE\n");
  69                 flash_esel = 1; /* give our best effort to continue */
  70         } else {
  71                 /* invalidate existing TLB entry for flash */
  72                 disable_tlb(flash_esel);
  73         }
  74
  75         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,
  76                         MAS3_SW|MAS3_SR, MAS2_I|MAS2_G,
  77                         0, flash_esel, BOOKE_PAGESZ_64M, 1);
  78
  79         return 0;
  80 }
  81
  82 #ifdef CONFIG_PCI
  83 void pci_init_board(void)
  84 {
  85         fsl_pcie_init_board(0);
  86 }
  87 #endif /* ifdef CONFIG_PCI */
  88
  89 int board_eth_init(bd_t *bis)
  90 {
  91 #ifdef CONFIG_TSEC_ENET
  92         struct fsl_pq_mdio_info mdio_info;
  93         struct tsec_info_struct tsec_info[2];
  94         int num = 0;
  95
  96 #ifdef CONFIG_TSEC1
  97         SET_STD_TSEC_INFO(tsec_info[num], 1);
  98         num++;
  99 #endif
 100 #ifdef CONFIG_TSEC2
 101         SET_STD_TSEC_INFO(tsec_info[num], 2);
 102         num++;
 103 #endif
 104         if (!num) {
 105                 printf("No TSECs initialized\n");
 106                 return 0;
 107         }
 108
 109         /* Register 1G MDIO bus */
 110         mdio_info.regs = (struct tsec_mii_mng *)CONFIG_SYS_MDIO_BASE_ADDR;
 111         mdio_info.name = DEFAULT_MII_NAME;
 112
 113         fsl_pq_mdio_init(bis, &mdio_info);
 114
 115         tsec_eth_init(bis, tsec_info, num);
 116 #endif
 117
 118         return pci_eth_init(bis);
 119 }
 120
 121 #if defined(CONFIG_OF_BOARD_SETUP)
 122 void fdt_del_sec(void *blob, int offset)
 123 {
 124         int nodeoff = 0;
 125
 126         while ((nodeoff = fdt_node_offset_by_compat_reg(blob, "fsl,sec-v6.0",
 127                         CONFIG_SYS_CCSRBAR_PHYS + CONFIG_SYS_FSL_SEC_OFFSET
 128                         + offset * CONFIG_SYS_FSL_SEC_IDX_OFFSET)) >= 0) {
 129                 fdt_del_node(blob, nodeoff);
 130                 offset++;
 131         }
 132 }
 133
 134 int ft_board_setup(void *blob, bd_t *bd)
 135 {
 136         phys_addr_t base;
 137         phys_size_t size;
 138         struct cpu_type *cpu;
 139
 140         cpu = gd->arch.cpu;
 141
 142         ft_cpu_setup(blob, bd);
 143
 144         base = env_get_bootm_low();
 145         size = env_get_bootm_size();
 146
 147 #if defined(CONFIG_PCI)
 148         FT_FSL_PCI_SETUP;
 149 #endif
 150
 151         fdt_fixup_memory(blob, (u64)base, (u64)size);
 152         if (cpu->soc_ver == SVR_C291)
 153                 fdt_del_sec(blob, 1);
 154         else if (cpu->soc_ver == SVR_C292)
 155                 fdt_del_sec(blob, 2);
 156
 157         return 0;
 158 }
 159 #endif