board/dhelectronics/dh_stm32mp1/board.c

   1 // SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause
   2 /*
   3  * Copyright (C) 2018, STMicroelectronics - All Rights Reserved
   4  */
   5
   6 #include <common.h>
   7 #include <adc.h>
   8 #include <log.h>
   9 #include <net.h>
  10 #include <asm/arch/stm32.h>
  11 #include <asm/arch/sys_proto.h>
  12 #include <asm/gpio.h>
  13 #include <asm/io.h>
  14 #include <bootm.h>
  15 #include <clk.h>
  16 #include <config.h>
  17 #include <dm.h>
  18 #include <dm/device.h>
  19 #include <dm/uclass.h>
  20 #include <env.h>
  21 #include <env_internal.h>
  22 #include <g_dnl.h>
  23 #include <generic-phy.h>
  24 #include <hang.h>
  25 #include <i2c.h>
  26 #include <i2c_eeprom.h>
  27 #include <init.h>
  28 #include <led.h>
  29 #include <memalign.h>
  30 #include <misc.h>
  31 #include <mtd.h>
  32 #include <mtd_node.h>
  33 #include <netdev.h>
  34 #include <phy.h>
  35 #include <linux/delay.h>
  36 #include <power/regulator.h>
  37 #include <remoteproc.h>
  38 #include <reset.h>
  39 #include <syscon.h>
  40 #include <usb.h>
  41 #include <usb/dwc2_udc.h>
  42 #include <watchdog.h>
  43
  44 /* SYSCFG registers */
  45 #define SYSCFG_BOOTR            0x00
  46 #define SYSCFG_PMCSETR          0x04
  47 #define SYSCFG_IOCTRLSETR       0x18
  48 #define SYSCFG_ICNR             0x1C
  49 #define SYSCFG_CMPCR            0x20
  50 #define SYSCFG_CMPENSETR        0x24
  51 #define SYSCFG_PMCCLRR          0x44
  52
  53 #define SYSCFG_BOOTR_BOOT_MASK          GENMASK(2, 0)
  54 #define SYSCFG_BOOTR_BOOTPD_SHIFT       4
  55
  56 #define SYSCFG_IOCTRLSETR_HSLVEN_TRACE          BIT(0)
  57 #define SYSCFG_IOCTRLSETR_HSLVEN_QUADSPI        BIT(1)
  58 #define SYSCFG_IOCTRLSETR_HSLVEN_ETH            BIT(2)
  59 #define SYSCFG_IOCTRLSETR_HSLVEN_SDMMC          BIT(3)
  60 #define SYSCFG_IOCTRLSETR_HSLVEN_SPI            BIT(4)
  61
  62 #define SYSCFG_CMPCR_SW_CTRL            BIT(1)
  63 #define SYSCFG_CMPCR_READY              BIT(8)
  64
  65 #define SYSCFG_CMPENSETR_MPU_EN         BIT(0)
  66
  67 #define SYSCFG_PMCSETR_ETH_CLK_SEL      BIT(16)
  68 #define SYSCFG_PMCSETR_ETH_REF_CLK_SEL  BIT(17)
  69
  70 #define SYSCFG_PMCSETR_ETH_SELMII       BIT(20)
  71
  72 #define SYSCFG_PMCSETR_ETH_SEL_MASK     GENMASK(23, 21)
  73 #define SYSCFG_PMCSETR_ETH_SEL_GMII_MII 0
  74 #define SYSCFG_PMCSETR_ETH_SEL_RGMII    BIT(21)
  75 #define SYSCFG_PMCSETR_ETH_SEL_RMII     BIT(23)
  76
  77 /*
  78  * Get a global data pointer
  79  */
  80 DECLARE_GLOBAL_DATA_PTR;
  81
  82 int setup_mac_address(void)
  83 {
  84         unsigned char enetaddr[6];
  85         struct udevice *dev;
  86         int off, ret;
  87
  88         ret = eth_env_get_enetaddr("ethaddr", enetaddr);
  89         if (ret)        /* ethaddr is already set */
  90                 return 0;
  91
  92         off = fdt_path_offset(gd->fdt_blob, "eeprom0");
  93         if (off < 0) {
  94                 printf("%s: No eeprom0 path offset\n", __func__);
  95                 return off;
  96         }
  97
  98         ret = uclass_get_device_by_of_offset(UCLASS_I2C_EEPROM, off, &dev);
  99         if (ret) {
 100                 printf("Cannot find EEPROM!\n");
 101                 return ret;
 102         }
 103
 104         ret = i2c_eeprom_read(dev, 0xfa, enetaddr, 0x6);
 105         if (ret) {
 106                 printf("Error reading configuration EEPROM!\n");
 107                 return ret;
 108         }
 109
 110         if (is_valid_ethaddr(enetaddr))
 111                 eth_env_set_enetaddr("ethaddr", enetaddr);
 112
 113         return 0;
 114 }
 115
 116 int checkboard(void)
 117 {
 118         char *mode;
 119         const char *fdt_compat;
 120         int fdt_compat_len;
 121
 122         if (IS_ENABLED(CONFIG_TFABOOT))
 123                 mode = "trusted";
 124         else
 125                 mode = "basic";
 126
 127         printf("Board: stm32mp1 in %s mode", mode);
 128         fdt_compat = fdt_getprop(gd->fdt_blob, 0, "compatible",
 129                                  &fdt_compat_len);
 130         if (fdt_compat && fdt_compat_len)
 131                 printf(" (%s)", fdt_compat);
 132         puts("\n");
 133
 134         return 0;
 135 }
 136
 137 #ifdef CONFIG_BOARD_EARLY_INIT_F
 138 static u8 brdcode __section("data");
 139 static u8 ddr3code __section("data");
 140 static u8 somcode __section("data");
 141
 142 static void board_get_coding_straps(void)
 143 {
 144         struct gpio_desc gpio[4];
 145         ofnode node;
 146         int i, ret;
 147
 148         node = ofnode_path("/config");
 149         if (!ofnode_valid(node)) {
 150                 printf("%s: no /config node?\n", __func__);
 151                 return;
 152         }
 153
 154         brdcode = 0;
 155         ddr3code = 0;
 156         somcode = 0;
 157
 158         ret = gpio_request_list_by_name_nodev(node, "dh,som-coding-gpios",
 159                                               gpio, ARRAY_SIZE(gpio),
 160                                               GPIOD_IS_IN);
 161         for (i = 0; i < ret; i++)
 162                 somcode |= !!dm_gpio_get_value(&(gpio[i])) << i;
 163
 164         ret = gpio_request_list_by_name_nodev(node, "dh,ddr3-coding-gpios",
 165                                               gpio, ARRAY_SIZE(gpio),
 166                                               GPIOD_IS_IN);
 167         for (i = 0; i < ret; i++)
 168                 ddr3code |= !!dm_gpio_get_value(&(gpio[i])) << i;
 169
 170         ret = gpio_request_list_by_name_nodev(node, "dh,board-coding-gpios",
 171                                               gpio, ARRAY_SIZE(gpio),
 172                                               GPIOD_IS_IN);
 173         for (i = 0; i < ret; i++)
 174                 brdcode |= !!dm_gpio_get_value(&(gpio[i])) << i;
 175
 176         printf("Code:  SoM:rev=%d,ddr3=%d Board:rev=%d\n",
 177                 somcode, ddr3code, brdcode);
 178 }
 179
 180 int board_stm32mp1_ddr_config_name_match(struct udevice *dev,
 181                                          const char *name)
 182 {
 183         if (ddr3code == 1 &&
 184             !strcmp(name, "st,ddr3l-dhsom-1066-888-bin-g-2x1gb-533mhz"))
 185                 return 0;
 186
 187         if (ddr3code == 2 &&
 188             !strcmp(name, "st,ddr3l-dhsom-1066-888-bin-g-2x2gb-533mhz"))
 189                 return 0;
 190
 191         if (ddr3code == 3 &&
 192             !strcmp(name, "st,ddr3l-dhsom-1066-888-bin-g-2x4gb-533mhz"))
 193                 return 0;
 194
 195         return -EINVAL;
 196 }
 197
 198 int board_early_init_f(void)
 199 {
 200         board_get_coding_straps();
 201
 202         return 0;
 203 }
 204
 205 #ifdef CONFIG_SPL_LOAD_FIT
 206 int board_fit_config_name_match(const char *name)
 207 {
 208         char test[20];
 209
 210         snprintf(test, sizeof(test), "somrev%d_boardrev%d", somcode, brdcode);
 211
 212         if (!strcmp(name, test))
 213                 return 0;
 214
 215         return -EINVAL;
 216 }
 217 #endif
 218 #endif
 219
 220 static void board_key_check(void)
 221 {
 222 #if defined(CONFIG_FASTBOOT) || defined(CONFIG_CMD_STM32PROG)
 223         ofnode node;
 224         struct gpio_desc gpio;
 225         enum forced_boot_mode boot_mode = BOOT_NORMAL;
 226
 227         node = ofnode_path("/config");
 228         if (!ofnode_valid(node)) {
 229                 debug("%s: no /config node?\n", __func__);
 230                 return;
 231         }
 232 #ifdef CONFIG_FASTBOOT
 233         if (gpio_request_by_name_nodev(node, "st,fastboot-gpios", 0,
 234                                        &gpio, GPIOD_IS_IN)) {
 235                 debug("%s: could not find a /config/st,fastboot-gpios\n",
 236                       __func__);
 237         } else {
 238                 if (dm_gpio_get_value(&gpio)) {
 239                         puts("Fastboot key pressed, ");
 240                         boot_mode = BOOT_FASTBOOT;
 241                 }
 242
 243                 dm_gpio_free(NULL, &gpio);
 244         }
 245 #endif
 246 #ifdef CONFIG_CMD_STM32PROG
 247         if (gpio_request_by_name_nodev(node, "st,stm32prog-gpios", 0,
 248                                        &gpio, GPIOD_IS_IN)) {
 249                 debug("%s: could not find a /config/st,stm32prog-gpios\n",
 250                       __func__);
 251         } else {
 252                 if (dm_gpio_get_value(&gpio)) {
 253                         puts("STM32Programmer key pressed, ");
 254                         boot_mode = BOOT_STM32PROG;
 255                 }
 256                 dm_gpio_free(NULL, &gpio);
 257         }
 258 #endif
 259
 260         if (boot_mode != BOOT_NORMAL) {
 261                 puts("entering download mode...\n");
 262                 clrsetbits_le32(TAMP_BOOT_CONTEXT,
 263                                 TAMP_BOOT_FORCED_MASK,
 264                                 boot_mode);
 265         }
 266 #endif
 267 }
 268
 269 #if defined(CONFIG_USB_GADGET) && defined(CONFIG_USB_GADGET_DWC2_OTG)
 270
 271 #include <usb/dwc2_udc.h>
 272 int g_dnl_board_usb_cable_connected(void)
 273 {
 274         struct udevice *dwc2_udc_otg;
 275         int ret;
 276
 277         ret = uclass_get_device_by_driver(UCLASS_USB_GADGET_GENERIC,
 278                                           DM_GET_DRIVER(dwc2_udc_otg),
 279                                           &dwc2_udc_otg);
 280         if (!ret)
 281                 debug("dwc2_udc_otg init failed\n");
 282
 283         return dwc2_udc_B_session_valid(dwc2_udc_otg);
 284 }
 285
 286 #define STM32MP1_G_DNL_DFU_PRODUCT_NUM 0xdf11
 287 #define STM32MP1_G_DNL_FASTBOOT_PRODUCT_NUM 0x0afb
 288
 289 int g_dnl_bind_fixup(struct usb_device_descriptor *dev, const char *name)
 290 {
 291         if (!strcmp(name, "usb_dnl_dfu"))
 292                 put_unaligned(STM32MP1_G_DNL_DFU_PRODUCT_NUM, &dev->idProduct);
 293         else if (!strcmp(name, "usb_dnl_fastboot"))
 294                 put_unaligned(STM32MP1_G_DNL_FASTBOOT_PRODUCT_NUM,
 295                               &dev->idProduct);
 296         else
 297                 put_unaligned(CONFIG_USB_GADGET_PRODUCT_NUM, &dev->idProduct);
 298
 299         return 0;
 300 }
 301
 302 #endif /* CONFIG_USB_GADGET */
 303
 304 #ifdef CONFIG_LED
 305 static int get_led(struct udevice **dev, char *led_string)
 306 {
 307         char *led_name;
 308         int ret;
 309
 310         led_name = fdtdec_get_config_string(gd->fdt_blob, led_string);
 311         if (!led_name) {
 312                 pr_debug("%s: could not find %s config string\n",
 313                          __func__, led_string);
 314                 return -ENOENT;
 315         }
 316         ret = led_get_by_label(led_name, dev);
 317         if (ret) {
 318                 debug("%s: get=%d\n", __func__, ret);
 319                 return ret;
 320         }
 321
 322         return 0;
 323 }
 324
 325 static int setup_led(enum led_state_t cmd)
 326 {
 327         struct udevice *dev;
 328         int ret;
 329
 330         ret = get_led(&dev, "u-boot,boot-led");
 331         if (ret)
 332                 return ret;
 333
 334         ret = led_set_state(dev, cmd);
 335         return ret;
 336 }
 337 #endif
 338
 339 static void __maybe_unused led_error_blink(u32 nb_blink)
 340 {
 341 #ifdef CONFIG_LED
 342         int ret;
 343         struct udevice *led;
 344         u32 i;
 345 #endif
 346
 347         if (!nb_blink)
 348                 return;
 349
 350 #ifdef CONFIG_LED
 351         ret = get_led(&led, "u-boot,error-led");
 352         if (!ret) {
 353                 /* make u-boot,error-led blinking */
 354                 /* if U32_MAX and 125ms interval, for 17.02 years */
 355                 for (i = 0; i < 2 * nb_blink; i++) {
 356                         led_set_state(led, LEDST_TOGGLE);
 357                         mdelay(125);
 358                         WATCHDOG_RESET();
 359                 }
 360         }
 361 #endif
 362
 363         /* infinite: the boot process must be stopped */
 364         if (nb_blink == U32_MAX)
 365                 hang();
 366 }
 367
 368 static void sysconf_init(void)
 369 {
 370 #ifndef CONFIG_TFABOOT
 371         u8 *syscfg;
 372 #ifdef CONFIG_DM_REGULATOR
 373         struct udevice *pwr_dev;
 374         struct udevice *pwr_reg;
 375         struct udevice *dev;
 376         int ret;
 377         u32 otp = 0;
 378 #endif
 379         u32 bootr;
 380
 381         syscfg = (u8 *)syscon_get_first_range(STM32MP_SYSCON_SYSCFG);
 382
 383         /* interconnect update : select master using the port 1 */
 384         /* LTDC = AXI_M9 */
 385         /* GPU  = AXI_M8 */
 386         /* today information is hardcoded in U-Boot */
 387         writel(BIT(9), syscfg + SYSCFG_ICNR);
 388
 389         /* disable Pull-Down for boot pin connected to VDD */
 390         bootr = readl(syscfg + SYSCFG_BOOTR);
 391         bootr &= ~(SYSCFG_BOOTR_BOOT_MASK << SYSCFG_BOOTR_BOOTPD_SHIFT);
 392         bootr |= (bootr & SYSCFG_BOOTR_BOOT_MASK) << SYSCFG_BOOTR_BOOTPD_SHIFT;
 393         writel(bootr, syscfg + SYSCFG_BOOTR);
 394
 395 #ifdef CONFIG_DM_REGULATOR
 396         /* High Speed Low Voltage Pad mode Enable for SPI, SDMMC, ETH, QSPI
 397          * and TRACE. Needed above ~50MHz and conditioned by AFMUX selection.
 398          * The customer will have to disable this for low frequencies
 399          * or if AFMUX is selected but the function not used, typically for
 400          * TRACE. Otherwise, impact on power consumption.
 401          *
 402          * WARNING:
 403          *   enabling High Speed mode while VDD>2.7V
 404          *   with the OTP product_below_2v5 (OTP 18, BIT 13)
 405          *   erroneously set to 1 can damage the IC!
 406          *   => U-Boot set the register only if VDD < 2.7V (in DT)
 407          *      but this value need to be consistent with board design
 408          */
 409         ret = uclass_get_device_by_driver(UCLASS_PMIC,
 410                                           DM_GET_DRIVER(stm32mp_pwr_pmic),
 411                                           &pwr_dev);
 412         if (!ret) {
 413                 ret = uclass_get_device_by_driver(UCLASS_MISC,
 414                                                   DM_GET_DRIVER(stm32mp_bsec),
 415                                                   &dev);
 416                 if (ret) {
 417                         pr_err("Can't find stm32mp_bsec driver\n");
 418                         return;
 419                 }
 420
 421                 ret = misc_read(dev, STM32_BSEC_SHADOW(18), &otp, 4);
 422                 if (ret > 0)
 423                         otp = otp & BIT(13);
 424
 425                 /* get VDD = vdd-supply */
 426                 ret = device_get_supply_regulator(pwr_dev, "vdd-supply",
 427                                                   &pwr_reg);
 428
 429                 /* check if VDD is Low Voltage */
 430                 if (!ret) {
 431                         if (regulator_get_value(pwr_reg) < 2700000) {
 432                                 writel(SYSCFG_IOCTRLSETR_HSLVEN_TRACE |
 433                                        SYSCFG_IOCTRLSETR_HSLVEN_QUADSPI |
 434                                        SYSCFG_IOCTRLSETR_HSLVEN_ETH |
 435                                        SYSCFG_IOCTRLSETR_HSLVEN_SDMMC |
 436                                        SYSCFG_IOCTRLSETR_HSLVEN_SPI,
 437                                        syscfg + SYSCFG_IOCTRLSETR);
 438
 439                                 if (!otp)
 440                                         pr_err("product_below_2v5=0: HSLVEN protected by HW\n");
 441                         } else {
 442                                 if (otp)
 443                                         pr_err("product_below_2v5=1: HSLVEN update is destructive, no update as VDD>2.7V\n");
 444                         }
 445                 } else {
 446                         debug("VDD unknown");
 447                 }
 448         }
 449 #endif
 450
 451         /* activate automatic I/O compensation
 452          * warning: need to ensure CSI enabled and ready in clock driver
 453          */
 454         writel(SYSCFG_CMPENSETR_MPU_EN, syscfg + SYSCFG_CMPENSETR);
 455
 456         while (!(readl(syscfg + SYSCFG_CMPCR) & SYSCFG_CMPCR_READY))
 457                 ;
 458         clrbits_le32(syscfg + SYSCFG_CMPCR, SYSCFG_CMPCR_SW_CTRL);
 459 #endif
 460 }
 461
 462 static void board_init_fmc2(void)
 463 {
 464 #define STM32_FMC2_BCR1                 0x0
 465 #define STM32_FMC2_BTR1                 0x4
 466 #define STM32_FMC2_BWTR1                0x104
 467 #define STM32_FMC2_BCR(x)               ((x) * 0x8 + STM32_FMC2_BCR1)
 468 #define STM32_FMC2_BCRx_FMCEN           BIT(31)
 469 #define STM32_FMC2_BCRx_WREN            BIT(12)
 470 #define STM32_FMC2_BCRx_RSVD            BIT(7)
 471 #define STM32_FMC2_BCRx_FACCEN          BIT(6)
 472 #define STM32_FMC2_BCRx_MWID(n)         ((n) << 4)
 473 #define STM32_FMC2_BCRx_MTYP(n)         ((n) << 2)
 474 #define STM32_FMC2_BCRx_MUXEN           BIT(1)
 475 #define STM32_FMC2_BCRx_MBKEN           BIT(0)
 476 #define STM32_FMC2_BTR(x)               ((x) * 0x8 + STM32_FMC2_BTR1)
 477 #define STM32_FMC2_BTRx_DATAHLD(n)      ((n) << 30)
 478 #define STM32_FMC2_BTRx_BUSTURN(n)      ((n) << 16)
 479 #define STM32_FMC2_BTRx_DATAST(n)       ((n) << 8)
 480 #define STM32_FMC2_BTRx_ADDHLD(n)       ((n) << 4)
 481 #define STM32_FMC2_BTRx_ADDSET(n)       ((n) << 0)
 482
 483 #define RCC_MP_AHB6RSTCLRR              0x218
 484 #define RCC_MP_AHB6RSTCLRR_FMCRST       BIT(12)
 485 #define RCC_MP_AHB6ENSETR               0x19c
 486 #define RCC_MP_AHB6ENSETR_FMCEN         BIT(12)
 487
 488         const u32 bcr = STM32_FMC2_BCRx_WREN |STM32_FMC2_BCRx_RSVD |
 489                         STM32_FMC2_BCRx_FACCEN | STM32_FMC2_BCRx_MWID(1) |
 490                         STM32_FMC2_BCRx_MTYP(2) | STM32_FMC2_BCRx_MUXEN |
 491                         STM32_FMC2_BCRx_MBKEN;
 492         const u32 btr = STM32_FMC2_BTRx_DATAHLD(3) |
 493                         STM32_FMC2_BTRx_BUSTURN(2) |
 494                         STM32_FMC2_BTRx_DATAST(0x22) |
 495                         STM32_FMC2_BTRx_ADDHLD(2) |
 496                         STM32_FMC2_BTRx_ADDSET(2);
 497
 498         /* Set up FMC2 bus for KS8851-16MLL and X11 SRAM */
 499         writel(RCC_MP_AHB6RSTCLRR_FMCRST, STM32_RCC_BASE + RCC_MP_AHB6RSTCLRR);
 500         writel(RCC_MP_AHB6ENSETR_FMCEN, STM32_RCC_BASE + RCC_MP_AHB6ENSETR);
 501
 502         /* KS8851-16MLL -- Muxed mode */
 503         writel(bcr, STM32_FMC2_BASE + STM32_FMC2_BCR(1));
 504         writel(btr, STM32_FMC2_BASE + STM32_FMC2_BTR(1));
 505         /* AS7C34098 SRAM on X11 -- Muxed mode */
 506         writel(bcr, STM32_FMC2_BASE + STM32_FMC2_BCR(3));
 507         writel(btr, STM32_FMC2_BASE + STM32_FMC2_BTR(3));
 508
 509         setbits_le32(STM32_FMC2_BASE + STM32_FMC2_BCR1, STM32_FMC2_BCRx_FMCEN);
 510 }
 511
 512 /* board dependent setup after realloc */
 513 int board_init(void)
 514 {
 515         struct udevice *dev;
 516
 517         /* address of boot parameters */
 518         gd->bd->bi_boot_params = STM32_DDR_BASE + 0x100;
 519
 520         /* probe all PINCTRL for hog */
 521         for (uclass_first_device(UCLASS_PINCTRL, &dev);
 522              dev;
 523              uclass_next_device(&dev)) {
 524                 pr_debug("probe pincontrol = %s\n", dev->name);
 525         }
 526
 527         board_key_check();
 528
 529 #ifdef CONFIG_DM_REGULATOR
 530         regulators_enable_boot_on(_DEBUG);
 531 #endif
 532
 533         sysconf_init();
 534
 535         board_init_fmc2();
 536
 537         if (CONFIG_IS_ENABLED(LED))
 538                 led_default_state();
 539
 540         return 0;
 541 }
 542
 543 int board_late_init(void)
 544 {
 545         char *boot_device;
 546 #ifdef CONFIG_ENV_VARS_UBOOT_RUNTIME_CONFIG
 547         const void *fdt_compat;
 548         int fdt_compat_len;
 549
 550         fdt_compat = fdt_getprop(gd->fdt_blob, 0, "compatible",
 551                                  &fdt_compat_len);
 552         if (fdt_compat && fdt_compat_len) {
 553                 if (strncmp(fdt_compat, "st,", 3) != 0)
 554                         env_set("board_name", fdt_compat);
 555                 else
 556                         env_set("board_name", fdt_compat + 3);
 557         }
 558 #endif
 559
 560         /* Check the boot-source to disable bootdelay */
 561         boot_device = env_get("boot_device");
 562         if (!strcmp(boot_device, "serial") || !strcmp(boot_device, "usb"))
 563                 env_set("bootdelay", "0");
 564
 565 #ifdef CONFIG_BOARD_EARLY_INIT_F
 566         env_set_ulong("dh_som_rev", somcode);
 567         env_set_ulong("dh_board_rev", brdcode);
 568         env_set_ulong("dh_ddr3_code", ddr3code);
 569 #endif
 570
 571         return 0;
 572 }
 573
 574 void board_quiesce_devices(void)
 575 {
 576 #ifdef CONFIG_LED
 577         setup_led(LEDST_OFF);
 578 #endif
 579 }
 580
 581 /* eth init function : weak called in eqos driver */
 582 int board_interface_eth_init(struct udevice *dev,
 583                              phy_interface_t interface_type)
 584 {
 585         u8 *syscfg;
 586         u32 value;
 587         bool eth_clk_sel_reg = false;
 588         bool eth_ref_clk_sel_reg = false;
 589
 590         /* Gigabit Ethernet 125MHz clock selection. */
 591         eth_clk_sel_reg = dev_read_bool(dev, "st,eth_clk_sel");
 592
 593         /* Ethernet 50Mhz RMII clock selection */
 594         eth_ref_clk_sel_reg =
 595                 dev_read_bool(dev, "st,eth_ref_clk_sel");
 596
 597         syscfg = (u8 *)syscon_get_first_range(STM32MP_SYSCON_SYSCFG);
 598
 599         if (!syscfg)
 600                 return -ENODEV;
 601
 602         switch (interface_type) {
 603         case PHY_INTERFACE_MODE_MII:
 604                 value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII |
 605                         SYSCFG_PMCSETR_ETH_REF_CLK_SEL;
 606                 debug("%s: PHY_INTERFACE_MODE_MII\n", __func__);
 607                 break;
 608         case PHY_INTERFACE_MODE_GMII:
 609                 if (eth_clk_sel_reg)
 610                         value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII |
 611                                 SYSCFG_PMCSETR_ETH_CLK_SEL;
 612                 else
 613                         value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII;
 614                 debug("%s: PHY_INTERFACE_MODE_GMII\n", __func__);
 615                 break;
 616         case PHY_INTERFACE_MODE_RMII:
 617                 if (eth_ref_clk_sel_reg)
 618                         value = SYSCFG_PMCSETR_ETH_SEL_RMII |
 619                                 SYSCFG_PMCSETR_ETH_REF_CLK_SEL;
 620                 else
 621                         value = SYSCFG_PMCSETR_ETH_SEL_RMII;
 622                 debug("%s: PHY_INTERFACE_MODE_RMII\n", __func__);
 623                 break;
 624         case PHY_INTERFACE_MODE_RGMII:
 625         case PHY_INTERFACE_MODE_RGMII_ID:
 626         case PHY_INTERFACE_MODE_RGMII_RXID:
 627         case PHY_INTERFACE_MODE_RGMII_TXID:
 628                 if (eth_clk_sel_reg)
 629                         value = SYSCFG_PMCSETR_ETH_SEL_RGMII |
 630                                 SYSCFG_PMCSETR_ETH_CLK_SEL;
 631                 else
 632                         value = SYSCFG_PMCSETR_ETH_SEL_RGMII;
 633                 debug("%s: PHY_INTERFACE_MODE_RGMII\n", __func__);
 634                 break;
 635         default:
 636                 debug("%s: Do not manage %d interface\n",
 637                       __func__, interface_type);
 638                 /* Do not manage others interfaces */
 639                 return -EINVAL;
 640         }
 641
 642         /* clear and set ETH configuration bits */
 643         writel(SYSCFG_PMCSETR_ETH_SEL_MASK | SYSCFG_PMCSETR_ETH_SELMII |
 644                SYSCFG_PMCSETR_ETH_REF_CLK_SEL | SYSCFG_PMCSETR_ETH_CLK_SEL,
 645                syscfg + SYSCFG_PMCCLRR);
 646         writel(value, syscfg + SYSCFG_PMCSETR);
 647
 648         return 0;
 649 }
 650
 651 enum env_location env_get_location(enum env_operation op, int prio)
 652 {
 653         if (prio)
 654                 return ENVL_UNKNOWN;
 655
 656 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
 657         return ENVL_SPI_FLASH;
 658 #else
 659         return ENVL_NOWHERE;
 660 #endif
 661 }
 662
 663 #if defined(CONFIG_OF_BOARD_SETUP)
 664 int ft_board_setup(void *blob, bd_t *bd)
 665 {
 666         return 0;
 667 }
 668 #endif
 669
 670 static void board_copro_image_process(ulong fw_image, size_t fw_size)
 671 {
 672         int ret, id = 0; /* Copro id fixed to 0 as only one coproc on mp1 */
 673
 674         if (!rproc_is_initialized())
 675                 if (rproc_init()) {
 676                         printf("Remote Processor %d initialization failed\n",
 677                                id);
 678                         return;
 679                 }
 680
 681         ret = rproc_load(id, fw_image, fw_size);
 682         printf("Load Remote Processor %d with data@addr=0x%08lx %u bytes:%s\n",
 683                id, fw_image, fw_size, ret ? " Failed!" : " Success!");
 684
 685         if (!ret) {
 686                 rproc_start(id);
 687                 env_set("copro_state", "booted");
 688         }
 689 }
 690
 691 U_BOOT_FIT_LOADABLE_HANDLER(IH_TYPE_COPRO, board_copro_image_process);