board/dhelectronics/dh_stm32mp1/board.c

   1 // SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause
   2 /*
   3  * Copyright (C) 2018, STMicroelectronics - All Rights Reserved
   4  */
   5
   6 #include <common.h>
   7 #include <adc.h>
   8 #include <log.h>
   9 #include <net.h>
  10 #include <asm/arch/stm32.h>
  11 #include <asm/arch/sys_proto.h>
  12 #include <asm/gpio.h>
  13 #include <asm/io.h>
  14 #include <bootm.h>
  15 #include <clk.h>
  16 #include <config.h>
  17 #include <dm.h>
  18 #include <dm/device.h>
  19 #include <dm/uclass.h>
  20 #include <env.h>
  21 #include <env_internal.h>
  22 #include <g_dnl.h>
  23 #include <generic-phy.h>
  24 #include <hang.h>
  25 #include <i2c.h>
  26 #include <i2c_eeprom.h>
  27 #include <init.h>
  28 #include <led.h>
  29 #include <memalign.h>
  30 #include <misc.h>
  31 #include <mtd.h>
  32 #include <mtd_node.h>
  33 #include <netdev.h>
  34 #include <phy.h>
  35 #include <power/regulator.h>
  36 #include <remoteproc.h>
  37 #include <reset.h>
  38 #include <syscon.h>
  39 #include <usb.h>
  40 #include <usb/dwc2_udc.h>
  41 #include <watchdog.h>
  42
  43 /* SYSCFG registers */
  44 #define SYSCFG_BOOTR            0x00
  45 #define SYSCFG_PMCSETR          0x04
  46 #define SYSCFG_IOCTRLSETR       0x18
  47 #define SYSCFG_ICNR             0x1C
  48 #define SYSCFG_CMPCR            0x20
  49 #define SYSCFG_CMPENSETR        0x24
  50 #define SYSCFG_PMCCLRR          0x44
  51
  52 #define SYSCFG_BOOTR_BOOT_MASK          GENMASK(2, 0)
  53 #define SYSCFG_BOOTR_BOOTPD_SHIFT       4
  54
  55 #define SYSCFG_IOCTRLSETR_HSLVEN_TRACE          BIT(0)
  56 #define SYSCFG_IOCTRLSETR_HSLVEN_QUADSPI        BIT(1)
  57 #define SYSCFG_IOCTRLSETR_HSLVEN_ETH            BIT(2)
  58 #define SYSCFG_IOCTRLSETR_HSLVEN_SDMMC          BIT(3)
  59 #define SYSCFG_IOCTRLSETR_HSLVEN_SPI            BIT(4)
  60
  61 #define SYSCFG_CMPCR_SW_CTRL            BIT(1)
  62 #define SYSCFG_CMPCR_READY              BIT(8)
  63
  64 #define SYSCFG_CMPENSETR_MPU_EN         BIT(0)
  65
  66 #define SYSCFG_PMCSETR_ETH_CLK_SEL      BIT(16)
  67 #define SYSCFG_PMCSETR_ETH_REF_CLK_SEL  BIT(17)
  68
  69 #define SYSCFG_PMCSETR_ETH_SELMII       BIT(20)
  70
  71 #define SYSCFG_PMCSETR_ETH_SEL_MASK     GENMASK(23, 21)
  72 #define SYSCFG_PMCSETR_ETH_SEL_GMII_MII 0
  73 #define SYSCFG_PMCSETR_ETH_SEL_RGMII    BIT(21)
  74 #define SYSCFG_PMCSETR_ETH_SEL_RMII     BIT(23)
  75
  76 /*
  77  * Get a global data pointer
  78  */
  79 DECLARE_GLOBAL_DATA_PTR;
  80
  81 int setup_mac_address(void)
  82 {
  83         unsigned char enetaddr[6];
  84         struct udevice *dev;
  85         int off, ret;
  86
  87         ret = eth_env_get_enetaddr("ethaddr", enetaddr);
  88         if (ret)        /* ethaddr is already set */
  89                 return 0;
  90
  91         off = fdt_path_offset(gd->fdt_blob, "eeprom0");
  92         if (off < 0) {
  93                 printf("%s: No eeprom0 path offset\n", __func__);
  94                 return off;
  95         }
  96
  97         ret = uclass_get_device_by_of_offset(UCLASS_I2C_EEPROM, off, &dev);
  98         if (ret) {
  99                 printf("Cannot find EEPROM!\n");
 100                 return ret;
 101         }
 102
 103         ret = i2c_eeprom_read(dev, 0xfa, enetaddr, 0x6);
 104         if (ret) {
 105                 printf("Error reading configuration EEPROM!\n");
 106                 return ret;
 107         }
 108
 109         if (is_valid_ethaddr(enetaddr))
 110                 eth_env_set_enetaddr("ethaddr", enetaddr);
 111
 112         return 0;
 113 }
 114
 115 int checkboard(void)
 116 {
 117         char *mode;
 118         const char *fdt_compat;
 119         int fdt_compat_len;
 120
 121         if (IS_ENABLED(CONFIG_TFABOOT))
 122                 mode = "trusted";
 123         else
 124                 mode = "basic";
 125
 126         printf("Board: stm32mp1 in %s mode", mode);
 127         fdt_compat = fdt_getprop(gd->fdt_blob, 0, "compatible",
 128                                  &fdt_compat_len);
 129         if (fdt_compat && fdt_compat_len)
 130                 printf(" (%s)", fdt_compat);
 131         puts("\n");
 132
 133         return 0;
 134 }
 135
 136 #ifdef CONFIG_BOARD_EARLY_INIT_F
 137 static u8 brdcode __section("data");
 138 static u8 ddr3code __section("data");
 139 static u8 somcode __section("data");
 140
 141 static void board_get_coding_straps(void)
 142 {
 143         struct gpio_desc gpio[4];
 144         ofnode node;
 145         int i, ret;
 146
 147         node = ofnode_path("/config");
 148         if (!ofnode_valid(node)) {
 149                 printf("%s: no /config node?\n", __func__);
 150                 return;
 151         }
 152
 153         brdcode = 0;
 154         ddr3code = 0;
 155         somcode = 0;
 156
 157         ret = gpio_request_list_by_name_nodev(node, "dh,som-coding-gpios",
 158                                               gpio, ARRAY_SIZE(gpio),
 159                                               GPIOD_IS_IN);
 160         for (i = 0; i < ret; i++)
 161                 somcode |= !!dm_gpio_get_value(&(gpio[i])) << i;
 162
 163         ret = gpio_request_list_by_name_nodev(node, "dh,ddr3-coding-gpios",
 164                                               gpio, ARRAY_SIZE(gpio),
 165                                               GPIOD_IS_IN);
 166         for (i = 0; i < ret; i++)
 167                 ddr3code |= !!dm_gpio_get_value(&(gpio[i])) << i;
 168
 169         ret = gpio_request_list_by_name_nodev(node, "dh,board-coding-gpios",
 170                                               gpio, ARRAY_SIZE(gpio),
 171                                               GPIOD_IS_IN);
 172         for (i = 0; i < ret; i++)
 173                 brdcode |= !!dm_gpio_get_value(&(gpio[i])) << i;
 174
 175         printf("Code:  SoM:rev=%d,ddr3=%d Board:rev=%d\n",
 176                 somcode, ddr3code, brdcode);
 177 }
 178
 179 int board_stm32mp1_ddr_config_name_match(struct udevice *dev,
 180                                          const char *name)
 181 {
 182         if (ddr3code == 1 &&
 183             !strcmp(name, "st,ddr3l-dhsom-1066-888-bin-g-2x1gb-533mhz"))
 184                 return 0;
 185
 186         if (ddr3code == 2 &&
 187             !strcmp(name, "st,ddr3l-dhsom-1066-888-bin-g-2x2gb-533mhz"))
 188                 return 0;
 189
 190         if (ddr3code == 3 &&
 191             !strcmp(name, "st,ddr3l-dhsom-1066-888-bin-g-2x4gb-533mhz"))
 192                 return 0;
 193
 194         return -EINVAL;
 195 }
 196
 197 int board_early_init_f(void)
 198 {
 199         board_get_coding_straps();
 200
 201         return 0;
 202 }
 203
 204 #ifdef CONFIG_SPL_LOAD_FIT
 205 int board_fit_config_name_match(const char *name)
 206 {
 207         char test[20];
 208
 209         snprintf(test, sizeof(test), "somrev%d_boardrev%d", somcode, brdcode);
 210
 211         if (!strcmp(name, test))
 212                 return 0;
 213
 214         return -EINVAL;
 215 }
 216 #endif
 217 #endif
 218
 219 static void board_key_check(void)
 220 {
 221 #if defined(CONFIG_FASTBOOT) || defined(CONFIG_CMD_STM32PROG)
 222         ofnode node;
 223         struct gpio_desc gpio;
 224         enum forced_boot_mode boot_mode = BOOT_NORMAL;
 225
 226         node = ofnode_path("/config");
 227         if (!ofnode_valid(node)) {
 228                 debug("%s: no /config node?\n", __func__);
 229                 return;
 230         }
 231 #ifdef CONFIG_FASTBOOT
 232         if (gpio_request_by_name_nodev(node, "st,fastboot-gpios", 0,
 233                                        &gpio, GPIOD_IS_IN)) {
 234                 debug("%s: could not find a /config/st,fastboot-gpios\n",
 235                       __func__);
 236         } else {
 237                 if (dm_gpio_get_value(&gpio)) {
 238                         puts("Fastboot key pressed, ");
 239                         boot_mode = BOOT_FASTBOOT;
 240                 }
 241
 242                 dm_gpio_free(NULL, &gpio);
 243         }
 244 #endif
 245 #ifdef CONFIG_CMD_STM32PROG
 246         if (gpio_request_by_name_nodev(node, "st,stm32prog-gpios", 0,
 247                                        &gpio, GPIOD_IS_IN)) {
 248                 debug("%s: could not find a /config/st,stm32prog-gpios\n",
 249                       __func__);
 250         } else {
 251                 if (dm_gpio_get_value(&gpio)) {
 252                         puts("STM32Programmer key pressed, ");
 253                         boot_mode = BOOT_STM32PROG;
 254                 }
 255                 dm_gpio_free(NULL, &gpio);
 256         }
 257 #endif
 258
 259         if (boot_mode != BOOT_NORMAL) {
 260                 puts("entering download mode...\n");
 261                 clrsetbits_le32(TAMP_BOOT_CONTEXT,
 262                                 TAMP_BOOT_FORCED_MASK,
 263                                 boot_mode);
 264         }
 265 #endif
 266 }
 267
 268 #if defined(CONFIG_USB_GADGET) && defined(CONFIG_USB_GADGET_DWC2_OTG)
 269
 270 #include <usb/dwc2_udc.h>
 271 int g_dnl_board_usb_cable_connected(void)
 272 {
 273         struct udevice *dwc2_udc_otg;
 274         int ret;
 275
 276         ret = uclass_get_device_by_driver(UCLASS_USB_GADGET_GENERIC,
 277                                           DM_GET_DRIVER(dwc2_udc_otg),
 278                                           &dwc2_udc_otg);
 279         if (!ret)
 280                 debug("dwc2_udc_otg init failed\n");
 281
 282         return dwc2_udc_B_session_valid(dwc2_udc_otg);
 283 }
 284
 285 #define STM32MP1_G_DNL_DFU_PRODUCT_NUM 0xdf11
 286 #define STM32MP1_G_DNL_FASTBOOT_PRODUCT_NUM 0x0afb
 287
 288 int g_dnl_bind_fixup(struct usb_device_descriptor *dev, const char *name)
 289 {
 290         if (!strcmp(name, "usb_dnl_dfu"))
 291                 put_unaligned(STM32MP1_G_DNL_DFU_PRODUCT_NUM, &dev->idProduct);
 292         else if (!strcmp(name, "usb_dnl_fastboot"))
 293                 put_unaligned(STM32MP1_G_DNL_FASTBOOT_PRODUCT_NUM,
 294                               &dev->idProduct);
 295         else
 296                 put_unaligned(CONFIG_USB_GADGET_PRODUCT_NUM, &dev->idProduct);
 297
 298         return 0;
 299 }
 300
 301 #endif /* CONFIG_USB_GADGET */
 302
 303 #ifdef CONFIG_LED
 304 static int get_led(struct udevice **dev, char *led_string)
 305 {
 306         char *led_name;
 307         int ret;
 308
 309         led_name = fdtdec_get_config_string(gd->fdt_blob, led_string);
 310         if (!led_name) {
 311                 pr_debug("%s: could not find %s config string\n",
 312                          __func__, led_string);
 313                 return -ENOENT;
 314         }
 315         ret = led_get_by_label(led_name, dev);
 316         if (ret) {
 317                 debug("%s: get=%d\n", __func__, ret);
 318                 return ret;
 319         }
 320
 321         return 0;
 322 }
 323
 324 static int setup_led(enum led_state_t cmd)
 325 {
 326         struct udevice *dev;
 327         int ret;
 328
 329         ret = get_led(&dev, "u-boot,boot-led");
 330         if (ret)
 331                 return ret;
 332
 333         ret = led_set_state(dev, cmd);
 334         return ret;
 335 }
 336 #endif
 337
 338 static void __maybe_unused led_error_blink(u32 nb_blink)
 339 {
 340 #ifdef CONFIG_LED
 341         int ret;
 342         struct udevice *led;
 343         u32 i;
 344 #endif
 345
 346         if (!nb_blink)
 347                 return;
 348
 349 #ifdef CONFIG_LED
 350         ret = get_led(&led, "u-boot,error-led");
 351         if (!ret) {
 352                 /* make u-boot,error-led blinking */
 353                 /* if U32_MAX and 125ms interval, for 17.02 years */
 354                 for (i = 0; i < 2 * nb_blink; i++) {
 355                         led_set_state(led, LEDST_TOGGLE);
 356                         mdelay(125);
 357                         WATCHDOG_RESET();
 358                 }
 359         }
 360 #endif
 361
 362         /* infinite: the boot process must be stopped */
 363         if (nb_blink == U32_MAX)
 364                 hang();
 365 }
 366
 367 static void sysconf_init(void)
 368 {
 369 #ifndef CONFIG_TFABOOT
 370         u8 *syscfg;
 371 #ifdef CONFIG_DM_REGULATOR
 372         struct udevice *pwr_dev;
 373         struct udevice *pwr_reg;
 374         struct udevice *dev;
 375         int ret;
 376         u32 otp = 0;
 377 #endif
 378         u32 bootr;
 379
 380         syscfg = (u8 *)syscon_get_first_range(STM32MP_SYSCON_SYSCFG);
 381
 382         /* interconnect update : select master using the port 1 */
 383         /* LTDC = AXI_M9 */
 384         /* GPU  = AXI_M8 */
 385         /* today information is hardcoded in U-Boot */
 386         writel(BIT(9), syscfg + SYSCFG_ICNR);
 387
 388         /* disable Pull-Down for boot pin connected to VDD */
 389         bootr = readl(syscfg + SYSCFG_BOOTR);
 390         bootr &= ~(SYSCFG_BOOTR_BOOT_MASK << SYSCFG_BOOTR_BOOTPD_SHIFT);
 391         bootr |= (bootr & SYSCFG_BOOTR_BOOT_MASK) << SYSCFG_BOOTR_BOOTPD_SHIFT;
 392         writel(bootr, syscfg + SYSCFG_BOOTR);
 393
 394 #ifdef CONFIG_DM_REGULATOR
 395         /* High Speed Low Voltage Pad mode Enable for SPI, SDMMC, ETH, QSPI
 396          * and TRACE. Needed above ~50MHz and conditioned by AFMUX selection.
 397          * The customer will have to disable this for low frequencies
 398          * or if AFMUX is selected but the function not used, typically for
 399          * TRACE. Otherwise, impact on power consumption.
 400          *
 401          * WARNING:
 402          *   enabling High Speed mode while VDD>2.7V
 403          *   with the OTP product_below_2v5 (OTP 18, BIT 13)
 404          *   erroneously set to 1 can damage the IC!
 405          *   => U-Boot set the register only if VDD < 2.7V (in DT)
 406          *      but this value need to be consistent with board design
 407          */
 408         ret = uclass_get_device_by_driver(UCLASS_PMIC,
 409                                           DM_GET_DRIVER(stm32mp_pwr_pmic),
 410                                           &pwr_dev);
 411         if (!ret) {
 412                 ret = uclass_get_device_by_driver(UCLASS_MISC,
 413                                                   DM_GET_DRIVER(stm32mp_bsec),
 414                                                   &dev);
 415                 if (ret) {
 416                         pr_err("Can't find stm32mp_bsec driver\n");
 417                         return;
 418                 }
 419
 420                 ret = misc_read(dev, STM32_BSEC_SHADOW(18), &otp, 4);
 421                 if (ret > 0)
 422                         otp = otp & BIT(13);
 423
 424                 /* get VDD = vdd-supply */
 425                 ret = device_get_supply_regulator(pwr_dev, "vdd-supply",
 426                                                   &pwr_reg);
 427
 428                 /* check if VDD is Low Voltage */
 429                 if (!ret) {
 430                         if (regulator_get_value(pwr_reg) < 2700000) {
 431                                 writel(SYSCFG_IOCTRLSETR_HSLVEN_TRACE |
 432                                        SYSCFG_IOCTRLSETR_HSLVEN_QUADSPI |
 433                                        SYSCFG_IOCTRLSETR_HSLVEN_ETH |
 434                                        SYSCFG_IOCTRLSETR_HSLVEN_SDMMC |
 435                                        SYSCFG_IOCTRLSETR_HSLVEN_SPI,
 436                                        syscfg + SYSCFG_IOCTRLSETR);
 437
 438                                 if (!otp)
 439                                         pr_err("product_below_2v5=0: HSLVEN protected by HW\n");
 440                         } else {
 441                                 if (otp)
 442                                         pr_err("product_below_2v5=1: HSLVEN update is destructive, no update as VDD>2.7V\n");
 443                         }
 444                 } else {
 445                         debug("VDD unknown");
 446                 }
 447         }
 448 #endif
 449
 450         /* activate automatic I/O compensation
 451          * warning: need to ensure CSI enabled and ready in clock driver
 452          */
 453         writel(SYSCFG_CMPENSETR_MPU_EN, syscfg + SYSCFG_CMPENSETR);
 454
 455         while (!(readl(syscfg + SYSCFG_CMPCR) & SYSCFG_CMPCR_READY))
 456                 ;
 457         clrbits_le32(syscfg + SYSCFG_CMPCR, SYSCFG_CMPCR_SW_CTRL);
 458 #endif
 459 }
 460
 461 static void board_init_fmc2(void)
 462 {
 463 #define STM32_FMC2_BCR1                 0x0
 464 #define STM32_FMC2_BTR1                 0x4
 465 #define STM32_FMC2_BWTR1                0x104
 466 #define STM32_FMC2_BCR(x)               ((x) * 0x8 + STM32_FMC2_BCR1)
 467 #define STM32_FMC2_BCRx_FMCEN           BIT(31)
 468 #define STM32_FMC2_BCRx_WREN            BIT(12)
 469 #define STM32_FMC2_BCRx_RSVD            BIT(7)
 470 #define STM32_FMC2_BCRx_FACCEN          BIT(6)
 471 #define STM32_FMC2_BCRx_MWID(n)         ((n) << 4)
 472 #define STM32_FMC2_BCRx_MTYP(n)         ((n) << 2)
 473 #define STM32_FMC2_BCRx_MUXEN           BIT(1)
 474 #define STM32_FMC2_BCRx_MBKEN           BIT(0)
 475 #define STM32_FMC2_BTR(x)               ((x) * 0x8 + STM32_FMC2_BTR1)
 476 #define STM32_FMC2_BTRx_DATAHLD(n)      ((n) << 30)
 477 #define STM32_FMC2_BTRx_BUSTURN(n)      ((n) << 16)
 478 #define STM32_FMC2_BTRx_DATAST(n)       ((n) << 8)
 479 #define STM32_FMC2_BTRx_ADDHLD(n)       ((n) << 4)
 480 #define STM32_FMC2_BTRx_ADDSET(n)       ((n) << 0)
 481
 482 #define RCC_MP_AHB6RSTCLRR              0x218
 483 #define RCC_MP_AHB6RSTCLRR_FMCRST       BIT(12)
 484 #define RCC_MP_AHB6ENSETR               0x19c
 485 #define RCC_MP_AHB6ENSETR_FMCEN         BIT(12)
 486
 487         const u32 bcr = STM32_FMC2_BCRx_WREN |STM32_FMC2_BCRx_RSVD |
 488                         STM32_FMC2_BCRx_FACCEN | STM32_FMC2_BCRx_MWID(1) |
 489                         STM32_FMC2_BCRx_MTYP(2) | STM32_FMC2_BCRx_MUXEN |
 490                         STM32_FMC2_BCRx_MBKEN;
 491         const u32 btr = STM32_FMC2_BTRx_DATAHLD(3) |
 492                         STM32_FMC2_BTRx_BUSTURN(2) |
 493                         STM32_FMC2_BTRx_DATAST(0x22) |
 494                         STM32_FMC2_BTRx_ADDHLD(2) |
 495                         STM32_FMC2_BTRx_ADDSET(2);
 496
 497         /* Set up FMC2 bus for KS8851-16MLL and X11 SRAM */
 498         writel(RCC_MP_AHB6RSTCLRR_FMCRST, STM32_RCC_BASE + RCC_MP_AHB6RSTCLRR);
 499         writel(RCC_MP_AHB6ENSETR_FMCEN, STM32_RCC_BASE + RCC_MP_AHB6ENSETR);
 500
 501         /* KS8851-16MLL -- Muxed mode */
 502         writel(bcr, STM32_FMC2_BASE + STM32_FMC2_BCR(1));
 503         writel(btr, STM32_FMC2_BASE + STM32_FMC2_BTR(1));
 504         /* AS7C34098 SRAM on X11 -- Muxed mode */
 505         writel(bcr, STM32_FMC2_BASE + STM32_FMC2_BCR(3));
 506         writel(btr, STM32_FMC2_BASE + STM32_FMC2_BTR(3));
 507
 508         setbits_le32(STM32_FMC2_BASE + STM32_FMC2_BCR1, STM32_FMC2_BCRx_FMCEN);
 509 }
 510
 511 /* board dependent setup after realloc */
 512 int board_init(void)
 513 {
 514         struct udevice *dev;
 515
 516         /* address of boot parameters */
 517         gd->bd->bi_boot_params = STM32_DDR_BASE + 0x100;
 518
 519         /* probe all PINCTRL for hog */
 520         for (uclass_first_device(UCLASS_PINCTRL, &dev);
 521              dev;
 522              uclass_next_device(&dev)) {
 523                 pr_debug("probe pincontrol = %s\n", dev->name);
 524         }
 525
 526         board_key_check();
 527
 528 #ifdef CONFIG_DM_REGULATOR
 529         regulators_enable_boot_on(_DEBUG);
 530 #endif
 531
 532         sysconf_init();
 533
 534         board_init_fmc2();
 535
 536         if (CONFIG_IS_ENABLED(LED))
 537                 led_default_state();
 538
 539         return 0;
 540 }
 541
 542 int board_late_init(void)
 543 {
 544         char *boot_device;
 545 #ifdef CONFIG_ENV_VARS_UBOOT_RUNTIME_CONFIG
 546         const void *fdt_compat;
 547         int fdt_compat_len;
 548
 549         fdt_compat = fdt_getprop(gd->fdt_blob, 0, "compatible",
 550                                  &fdt_compat_len);
 551         if (fdt_compat && fdt_compat_len) {
 552                 if (strncmp(fdt_compat, "st,", 3) != 0)
 553                         env_set("board_name", fdt_compat);
 554                 else
 555                         env_set("board_name", fdt_compat + 3);
 556         }
 557 #endif
 558
 559         /* Check the boot-source to disable bootdelay */
 560         boot_device = env_get("boot_device");
 561         if (!strcmp(boot_device, "serial") || !strcmp(boot_device, "usb"))
 562                 env_set("bootdelay", "0");
 563
 564 #ifdef CONFIG_BOARD_EARLY_INIT_F
 565         env_set_ulong("dh_som_rev", somcode);
 566         env_set_ulong("dh_board_rev", brdcode);
 567         env_set_ulong("dh_ddr3_code", ddr3code);
 568 #endif
 569
 570         return 0;
 571 }
 572
 573 void board_quiesce_devices(void)
 574 {
 575 #ifdef CONFIG_LED
 576         setup_led(LEDST_OFF);
 577 #endif
 578 }
 579
 580 /* eth init function : weak called in eqos driver */
 581 int board_interface_eth_init(struct udevice *dev,
 582                              phy_interface_t interface_type)
 583 {
 584         u8 *syscfg;
 585         u32 value;
 586         bool eth_clk_sel_reg = false;
 587         bool eth_ref_clk_sel_reg = false;
 588
 589         /* Gigabit Ethernet 125MHz clock selection. */
 590         eth_clk_sel_reg = dev_read_bool(dev, "st,eth_clk_sel");
 591
 592         /* Ethernet 50Mhz RMII clock selection */
 593         eth_ref_clk_sel_reg =
 594                 dev_read_bool(dev, "st,eth_ref_clk_sel");
 595
 596         syscfg = (u8 *)syscon_get_first_range(STM32MP_SYSCON_SYSCFG);
 597
 598         if (!syscfg)
 599                 return -ENODEV;
 600
 601         switch (interface_type) {
 602         case PHY_INTERFACE_MODE_MII:
 603                 value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII |
 604                         SYSCFG_PMCSETR_ETH_REF_CLK_SEL;
 605                 debug("%s: PHY_INTERFACE_MODE_MII\n", __func__);
 606                 break;
 607         case PHY_INTERFACE_MODE_GMII:
 608                 if (eth_clk_sel_reg)
 609                         value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII |
 610                                 SYSCFG_PMCSETR_ETH_CLK_SEL;
 611                 else
 612                         value = SYSCFG_PMCSETR_ETH_SEL_GMII_MII;
 613                 debug("%s: PHY_INTERFACE_MODE_GMII\n", __func__);
 614                 break;
 615         case PHY_INTERFACE_MODE_RMII:
 616                 if (eth_ref_clk_sel_reg)
 617                         value = SYSCFG_PMCSETR_ETH_SEL_RMII |
 618                                 SYSCFG_PMCSETR_ETH_REF_CLK_SEL;
 619                 else
 620                         value = SYSCFG_PMCSETR_ETH_SEL_RMII;
 621                 debug("%s: PHY_INTERFACE_MODE_RMII\n", __func__);
 622                 break;
 623         case PHY_INTERFACE_MODE_RGMII:
 624         case PHY_INTERFACE_MODE_RGMII_ID:
 625         case PHY_INTERFACE_MODE_RGMII_RXID:
 626         case PHY_INTERFACE_MODE_RGMII_TXID:
 627                 if (eth_clk_sel_reg)
 628                         value = SYSCFG_PMCSETR_ETH_SEL_RGMII |
 629                                 SYSCFG_PMCSETR_ETH_CLK_SEL;
 630                 else
 631                         value = SYSCFG_PMCSETR_ETH_SEL_RGMII;
 632                 debug("%s: PHY_INTERFACE_MODE_RGMII\n", __func__);
 633                 break;
 634         default:
 635                 debug("%s: Do not manage %d interface\n",
 636                       __func__, interface_type);
 637                 /* Do not manage others interfaces */
 638                 return -EINVAL;
 639         }
 640
 641         /* clear and set ETH configuration bits */
 642         writel(SYSCFG_PMCSETR_ETH_SEL_MASK | SYSCFG_PMCSETR_ETH_SELMII |
 643                SYSCFG_PMCSETR_ETH_REF_CLK_SEL | SYSCFG_PMCSETR_ETH_CLK_SEL,
 644                syscfg + SYSCFG_PMCCLRR);
 645         writel(value, syscfg + SYSCFG_PMCSETR);
 646
 647         return 0;
 648 }
 649
 650 enum env_location env_get_location(enum env_operation op, int prio)
 651 {
 652         if (prio)
 653                 return ENVL_UNKNOWN;
 654
 655 #ifdef CONFIG_ENV_IS_IN_SPI_FLASH
 656         return ENVL_SPI_FLASH;
 657 #else
 658         return ENVL_NOWHERE;
 659 #endif
 660 }
 661
 662 #if defined(CONFIG_OF_BOARD_SETUP)
 663 int ft_board_setup(void *blob, bd_t *bd)
 664 {
 665         return 0;
 666 }
 667 #endif
 668
 669 static void board_copro_image_process(ulong fw_image, size_t fw_size)
 670 {
 671         int ret, id = 0; /* Copro id fixed to 0 as only one coproc on mp1 */
 672
 673         if (!rproc_is_initialized())
 674                 if (rproc_init()) {
 675                         printf("Remote Processor %d initialization failed\n",
 676                                id);
 677                         return;
 678                 }
 679
 680         ret = rproc_load(id, fw_image, fw_size);
 681         printf("Load Remote Processor %d with data@addr=0x%08lx %u bytes:%s\n",
 682                id, fw_image, fw_size, ret ? " Failed!" : " Success!");
 683
 684         if (!ret) {
 685                 rproc_start(id);
 686                 env_set("copro_state", "booted");
 687         }
 688 }
 689
 690 U_BOOT_FIT_LOADABLE_HANDLER(IH_TYPE_COPRO, board_copro_image_process);