board/ccv/xpress/xpress.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2015-2016 Stefan Roese <sr@denx.de>
   4  */
   5
   6 #include <init.h>
   7 #include <net.h>
   8 #include <asm/arch/clock.h>
   9 #include <asm/arch/iomux.h>
  10 #include <asm/arch/imx-regs.h>
  11 #include <asm/arch/crm_regs.h>
  12 #include <asm/arch/mx6ul_pins.h>
  13 #include <asm/arch/mx6-pins.h>
  14 #include <asm/arch/sys_proto.h>
  15 #include <asm/gpio.h>
  16 #include <asm/mach-imx/iomux-v3.h>
  17 #include <asm/mach-imx/boot_mode.h>
  18 #include <asm/mach-imx/mxc_i2c.h>
  19 #include <asm/io.h>
  20 #include <common.h>
  21 #include <env.h>
  22 #include <fsl_esdhc_imx.h>
  23 #include <i2c.h>
  24 #include <miiphy.h>
  25 #include <mmc.h>
  26 #include <netdev.h>
  27 #include <usb.h>
  28 #include <linux/delay.h>
  29 #include <usb/ehci-ci.h>
  30
  31 DECLARE_GLOBAL_DATA_PTR;
  32
  33 #define UART_PAD_CTRL  (PAD_CTL_PKE | PAD_CTL_PUE |             \
  34         PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED |               \
  35         PAD_CTL_DSE_40ohm   | PAD_CTL_SRE_FAST  | PAD_CTL_HYS)
  36
  37 #define USDHC_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE |             \
  38         PAD_CTL_PUS_22K_UP  | PAD_CTL_SPEED_LOW |               \
  39         PAD_CTL_DSE_80ohm   | PAD_CTL_SRE_FAST  | PAD_CTL_HYS)
  40
  41 #define I2C_PAD_CTRL    (PAD_CTL_PKE | PAD_CTL_PUE |            \
  42         PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED |               \
  43         PAD_CTL_DSE_40ohm | PAD_CTL_HYS |                       \
  44         PAD_CTL_ODE)
  45
  46 #define ENET_PAD_CTRL  (PAD_CTL_PUS_100K_UP | PAD_CTL_PUE |     \
  47         PAD_CTL_SPEED_HIGH   |                                  \
  48         PAD_CTL_DSE_48ohm   | PAD_CTL_SRE_FAST)
  49
  50 #define MDIO_PAD_CTRL  (PAD_CTL_PUS_100K_UP | PAD_CTL_PUE |     \
  51         PAD_CTL_DSE_48ohm   | PAD_CTL_SRE_FAST | PAD_CTL_ODE)
  52
  53 #define ENET_CLK_PAD_CTRL  (PAD_CTL_DSE_40ohm   | PAD_CTL_SRE_FAST)
  54
  55 #define ENET_RX_PAD_CTRL  (PAD_CTL_PKE | PAD_CTL_PUE |          \
  56         PAD_CTL_SPEED_HIGH   | PAD_CTL_SRE_FAST)
  57
  58 #define OTGID_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE |             \
  59         PAD_CTL_PUS_47K_UP | PAD_CTL_SPEED_LOW |                \
  60         PAD_CTL_DSE_80ohm | PAD_CTL_HYS |                       \
  61         PAD_CTL_SRE_FAST)
  62
  63 #define PC MUX_PAD_CTRL(I2C_PAD_CTRL)
  64
  65 static struct i2c_pads_info i2c_pad_info1 = {
  66         .scl = {
  67                 .i2c_mode =  MX6_PAD_GPIO1_IO02__I2C1_SCL | PC,
  68                 .gpio_mode = MX6_PAD_GPIO1_IO02__GPIO1_IO02 | PC,
  69                 .gp = IMX_GPIO_NR(1, 2),
  70         },
  71         .sda = {
  72                 .i2c_mode = MX6_PAD_GPIO1_IO03__I2C1_SDA | PC,
  73                 .gpio_mode = MX6_PAD_GPIO1_IO03__GPIO1_IO03 | PC,
  74                 .gp = IMX_GPIO_NR(1, 3),
  75         },
  76 };
  77
  78 static struct i2c_pads_info i2c_pad_info2 = {
  79         .scl = {
  80                 .i2c_mode =  MX6_PAD_GPIO1_IO00__I2C2_SCL | PC,
  81                 .gpio_mode = MX6_PAD_GPIO1_IO00__GPIO1_IO00 | PC,
  82                 .gp = IMX_GPIO_NR(1, 0),
  83         },
  84         .sda = {
  85                 .i2c_mode = MX6_PAD_GPIO1_IO01__I2C2_SDA | PC,
  86                 .gpio_mode = MX6_PAD_GPIO1_IO01__GPIO1_IO01 | PC,
  87                 .gp = IMX_GPIO_NR(1, 1),
  88         },
  89 };
  90
  91 static struct i2c_pads_info i2c_pad_info4 = {
  92         .scl = {
  93                 .i2c_mode =  MX6_PAD_UART2_TX_DATA__I2C4_SCL | PC,
  94                 .gpio_mode = MX6_PAD_UART2_TX_DATA__GPIO1_IO20 | PC,
  95                 .gp = IMX_GPIO_NR(1, 20),
  96         },
  97         .sda = {
  98                 .i2c_mode = MX6_PAD_UART2_RX_DATA__I2C4_SDA | PC,
  99                 .gpio_mode = MX6_PAD_UART2_RX_DATA__GPIO1_IO21 | PC,
 100                 .gp = IMX_GPIO_NR(1, 21),
 101         },
 102 };
 103
 104 int dram_init(void)
 105 {
 106         gd->ram_size = get_ram_size((void *)PHYS_SDRAM, PHYS_SDRAM_SIZE);
 107
 108         return 0;
 109 }
 110
 111 static iomux_v3_cfg_t const uart1_pads[] = {
 112         MX6_PAD_UART1_TX_DATA__UART1_DCE_TX | MUX_PAD_CTRL(UART_PAD_CTRL),
 113         MX6_PAD_UART1_RX_DATA__UART1_DCE_RX | MUX_PAD_CTRL(UART_PAD_CTRL),
 114         MX6_PAD_UART1_CTS_B__UART1_DCE_CTS | MUX_PAD_CTRL(UART_PAD_CTRL),
 115         MX6_PAD_UART1_RTS_B__UART1_DCE_RTS | MUX_PAD_CTRL(UART_PAD_CTRL),
 116 };
 117
 118 static iomux_v3_cfg_t const uart4_pads[] = {
 119         MX6_PAD_UART4_TX_DATA__UART4_DCE_TX | MUX_PAD_CTRL(UART_PAD_CTRL),
 120         MX6_PAD_UART4_RX_DATA__UART4_DCE_RX | MUX_PAD_CTRL(UART_PAD_CTRL),
 121 };
 122
 123 static iomux_v3_cfg_t const uart5_pads[] = {
 124         MX6_PAD_GPIO1_IO04__UART5_DCE_TX | MUX_PAD_CTRL(UART_PAD_CTRL),
 125         MX6_PAD_GPIO1_IO05__UART5_DCE_RX | MUX_PAD_CTRL(UART_PAD_CTRL),
 126         MX6_PAD_GPIO1_IO09__UART5_DCE_CTS | MUX_PAD_CTRL(UART_PAD_CTRL),
 127         MX6_PAD_GPIO1_IO08__UART5_DCE_RTS | MUX_PAD_CTRL(UART_PAD_CTRL),
 128 };
 129
 130 static iomux_v3_cfg_t const uart7_pads[] = {
 131         MX6_PAD_ENET2_RX_EN__UART7_DCE_TX | MUX_PAD_CTRL(UART_PAD_CTRL),
 132         MX6_PAD_ENET2_TX_DATA0__UART7_DCE_RX | MUX_PAD_CTRL(UART_PAD_CTRL),
 133 };
 134
 135 static iomux_v3_cfg_t const uart8_pads[] = {
 136         MX6_PAD_LCD_DATA20__UART8_DCE_TX | MUX_PAD_CTRL(UART_PAD_CTRL),
 137         MX6_PAD_LCD_DATA21__UART8_DCE_RX | MUX_PAD_CTRL(UART_PAD_CTRL),
 138 };
 139
 140 static void setup_iomux_uart(void)
 141 {
 142         imx_iomux_v3_setup_multiple_pads(uart1_pads, ARRAY_SIZE(uart1_pads));
 143         imx_iomux_v3_setup_multiple_pads(uart4_pads, ARRAY_SIZE(uart4_pads));
 144         imx_iomux_v3_setup_multiple_pads(uart5_pads, ARRAY_SIZE(uart5_pads));
 145         imx_iomux_v3_setup_multiple_pads(uart7_pads, ARRAY_SIZE(uart7_pads));
 146         imx_iomux_v3_setup_multiple_pads(uart8_pads, ARRAY_SIZE(uart8_pads));
 147 }
 148
 149 /* eMMC on USDHC2 */
 150 static iomux_v3_cfg_t const usdhc2_pads[] = {
 151         MX6_PAD_NAND_RE_B__USDHC2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 152         MX6_PAD_NAND_WE_B__USDHC2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 153         MX6_PAD_NAND_DATA00__USDHC2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 154         MX6_PAD_NAND_DATA01__USDHC2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 155         MX6_PAD_NAND_DATA02__USDHC2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 156         MX6_PAD_NAND_DATA03__USDHC2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 157         MX6_PAD_NAND_DATA04__USDHC2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 158         MX6_PAD_NAND_DATA05__USDHC2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 159         MX6_PAD_NAND_DATA06__USDHC2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 160         MX6_PAD_NAND_DATA07__USDHC2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
 161
 162         /*
 163          * RST_B
 164          */
 165         MX6_PAD_NAND_ALE__USDHC2_RESET_B | MUX_PAD_CTRL(NO_PAD_CTRL),
 166 };
 167
 168 static struct fsl_esdhc_cfg usdhc_cfg = {
 169         .esdhc_base = USDHC2_BASE_ADDR,
 170         .max_bus_width = 8,
 171 };
 172
 173 #define USDHC2_PWR_GPIO IMX_GPIO_NR(1, 9)
 174
 175 int board_mmc_getcd(struct mmc *mmc)
 176 {
 177         /* eMMC is always present */
 178         return 1;
 179 }
 180
 181 int board_mmc_init(bd_t *bis)
 182 {
 183         imx_iomux_v3_setup_multiple_pads(usdhc2_pads, ARRAY_SIZE(usdhc2_pads));
 184
 185         usdhc_cfg.sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
 186
 187         return fsl_esdhc_initialize(bis, &usdhc_cfg);
 188 }
 189
 190 #define USB_OTHERREGS_OFFSET    0x800
 191 #define UCTRL_PWR_POL           (1 << 9)
 192
 193 static iomux_v3_cfg_t const usb_otg_pads[] = {
 194         /* OTG1 */
 195         MX6_PAD_SD1_CMD__USB_OTG1_PWR | MUX_PAD_CTRL(NO_PAD_CTRL),
 196         MX6_PAD_SD1_DATA0__ANATOP_OTG1_ID | MUX_PAD_CTRL(OTGID_PAD_CTRL),
 197         /* OTG2 */
 198         MX6_PAD_SD1_DATA1__USB_OTG2_PWR | MUX_PAD_CTRL(NO_PAD_CTRL),
 199         MX6_PAD_SD1_DATA3__ANATOP_OTG2_ID | MUX_PAD_CTRL(OTGID_PAD_CTRL),
 200 };
 201
 202 static void setup_usb(void)
 203 {
 204         imx_iomux_v3_setup_multiple_pads(usb_otg_pads,
 205                                          ARRAY_SIZE(usb_otg_pads));
 206 }
 207
 208 int board_usb_phy_mode(int port)
 209 {
 210         if (port == 1)
 211                 return USB_INIT_HOST;
 212         else
 213                 return usb_phy_mode(port);
 214 }
 215
 216 int board_ehci_hcd_init(int port)
 217 {
 218         u32 *usbnc_usb_ctrl;
 219
 220         if (port > 1)
 221                 return -EINVAL;
 222
 223         usbnc_usb_ctrl = (u32 *)(USB_BASE_ADDR + USB_OTHERREGS_OFFSET +
 224                                  port * 4);
 225
 226         /* Set Power polarity */
 227         setbits_le32(usbnc_usb_ctrl, UCTRL_PWR_POL);
 228
 229         return 0;
 230 }
 231
 232 static iomux_v3_cfg_t const fec1_pads[] = {
 233         MX6_PAD_GPIO1_IO06__ENET1_MDIO | MUX_PAD_CTRL(MDIO_PAD_CTRL),
 234         MX6_PAD_GPIO1_IO07__ENET1_MDC | MUX_PAD_CTRL(ENET_PAD_CTRL),
 235         MX6_PAD_ENET1_TX_DATA0__ENET1_TDATA00 | MUX_PAD_CTRL(ENET_PAD_CTRL),
 236         MX6_PAD_ENET1_TX_DATA1__ENET1_TDATA01 | MUX_PAD_CTRL(ENET_PAD_CTRL),
 237         MX6_PAD_ENET1_TX_EN__ENET1_TX_EN | MUX_PAD_CTRL(ENET_PAD_CTRL),
 238         MX6_PAD_ENET1_TX_CLK__ENET1_REF_CLK1 | MUX_PAD_CTRL(ENET_CLK_PAD_CTRL),
 239         MX6_PAD_ENET1_RX_DATA0__ENET1_RDATA00 | MUX_PAD_CTRL(ENET_PAD_CTRL),
 240         MX6_PAD_ENET1_RX_DATA1__ENET1_RDATA01 | MUX_PAD_CTRL(ENET_PAD_CTRL),
 241         MX6_PAD_ENET1_RX_ER__ENET1_RX_ER | MUX_PAD_CTRL(ENET_PAD_CTRL),
 242         MX6_PAD_ENET1_RX_EN__ENET1_RX_EN | MUX_PAD_CTRL(ENET_PAD_CTRL),
 243
 244         /* ENET1 reset */
 245         MX6_PAD_CSI_MCLK__GPIO4_IO17 | MUX_PAD_CTRL(NO_PAD_CTRL),
 246         /* ENET1 interrupt */
 247         MX6_PAD_CSI_PIXCLK__GPIO4_IO18 | MUX_PAD_CTRL(NO_PAD_CTRL),
 248 };
 249
 250 #define ENET_PHY_RESET_GPIO IMX_GPIO_NR(4, 17)
 251
 252 int board_eth_init(bd_t *bis)
 253 {
 254         int ret;
 255
 256         imx_iomux_v3_setup_multiple_pads(fec1_pads, ARRAY_SIZE(fec1_pads));
 257
 258         /* Reset LAN8742 PHY */
 259         ret = gpio_request(ENET_PHY_RESET_GPIO, "phy-reset");
 260         if (!ret)
 261                 gpio_direction_output(ENET_PHY_RESET_GPIO , 0);
 262         mdelay(10);
 263         gpio_set_value(ENET_PHY_RESET_GPIO, 1);
 264         mdelay(10);
 265
 266         return cpu_eth_init(bis);
 267 }
 268
 269 static int setup_fec(int fec_id)
 270 {
 271         struct iomuxc *const iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
 272         int ret;
 273
 274         /*
 275          * Use 50M anatop loopback REF_CLK1 for ENET1,
 276          * clear gpr1[13], set gpr1[17].
 277          */
 278         clrsetbits_le32(&iomuxc_regs->gpr[1], IOMUX_GPR1_FEC1_MASK,
 279                         IOMUX_GPR1_FEC1_CLOCK_MUX1_SEL_MASK);
 280
 281         ret = enable_fec_anatop_clock(fec_id, ENET_50MHZ);
 282         if (ret)
 283                 return ret;
 284
 285         enable_enet_clk(1);
 286
 287         return 0;
 288 }
 289
 290 int board_phy_config(struct phy_device *phydev)
 291 {
 292         if (phydev->drv->config)
 293                 phydev->drv->config(phydev);
 294
 295         return 0;
 296 }
 297
 298 int board_early_init_f(void)
 299 {
 300         setup_iomux_uart();
 301
 302         return 0;
 303 }
 304
 305 int board_init(void)
 306 {
 307         /* Address of boot parameters */
 308         gd->bd->bi_boot_params = PHYS_SDRAM + 0x100;
 309
 310         setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info1);
 311         setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info2);
 312         setup_i2c(3, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info4);
 313
 314         setup_fec(CONFIG_FEC_ENET_DEV);
 315
 316         setup_usb();
 317
 318         return 0;
 319 }
 320
 321 static const struct boot_mode board_boot_modes[] = {
 322         /* 8 bit bus width */
 323         {"emmc", MAKE_CFGVAL(0x60, 0x28, 0x00, 0x00)},
 324         { NULL, 0 },
 325 };
 326
 327 int board_late_init(void)
 328 {
 329         add_board_boot_modes(board_boot_modes);
 330         env_set("board_name", "xpress");
 331
 332         return 0;
 333 }
 334
 335 int checkboard(void)
 336 {
 337         puts("Board: CCV-EVA xPress\n");
 338
 339         return 0;
 340 }