board/aristainetos/clocks2.cfg

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2013 Boundary Devices
   4  *
   5  * Device Configuration Data (DCD)
   6  *
   7  * Each entry must have the format:
   8  * Addr-type           Address        Value
   9  *
  10  * where:
  11  *      Addr-type register length (1,2 or 4 bytes)
  12  *      Address   absolute address of the register
  13  *      value     value to be stored in the register
  14  */
  15
  16 /* set the default clock gate to save power */
  17 DATA 4, CCM_CCGR0, 0x00c03f3f
  18 DATA 4, CCM_CCGR1, 0x0030fcff
  19 DATA 4, CCM_CCGR2, 0x0fffcfc0
  20 DATA 4, CCM_CCGR3, 0x3ff0300f
  21 DATA 4, CCM_CCGR4, 0xfffff300
  22 DATA 4, CCM_CCGR5, 0x0f0000c3
  23 DATA 4, CCM_CCGR6, 0x00000fff