arch/x86/cpu/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2008-2011
   4  * Graeme Russ, <graeme.russ@gmail.com>
   5  *
   6  * (C) Copyright 2002
   7  * Daniel Engström, Omicron Ceti AB, <daniel@omicron.se>
   8  *
   9  * (C) Copyright 2002
  10  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  11  * Marius Groeger <mgroeger@sysgo.de>
  12  *
  13  * (C) Copyright 2002
  14  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  15  * Alex Zuepke <azu@sysgo.de>
  16  *
  17  * Part of this file is adapted from coreboot
  18  * src/arch/x86/lib/cpu.c
  19  */
  20
  21 #include <common.h>
  22 #include <command.h>
  23 #include <cpu_func.h>
  24 #include <dm.h>
  25 #include <errno.h>
  26 #include <init.h>
  27 #include <malloc.h>
  28 #include <syscon.h>
  29 #include <acpi/acpi_s3.h>
  30 #include <acpi/acpi_table.h>
  31 #include <asm/acpi.h>
  32 #include <asm/control_regs.h>
  33 #include <asm/coreboot_tables.h>
  34 #include <asm/cpu.h>
  35 #include <asm/lapic.h>
  36 #include <asm/microcode.h>
  37 #include <asm/mp.h>
  38 #include <asm/mrccache.h>
  39 #include <asm/msr.h>
  40 #include <asm/mtrr.h>
  41 #include <asm/post.h>
  42 #include <asm/processor.h>
  43 #include <asm/processor-flags.h>
  44 #include <asm/interrupt.h>
  45 #include <asm/tables.h>
  46 #include <linux/compiler.h>
  47
  48 DECLARE_GLOBAL_DATA_PTR;
  49
  50 #ifndef CONFIG_TPL_BUILD
  51 static const char *const x86_vendor_name[] = {
  52         [X86_VENDOR_INTEL]     = "Intel",
  53         [X86_VENDOR_CYRIX]     = "Cyrix",
  54         [X86_VENDOR_AMD]       = "AMD",
  55         [X86_VENDOR_UMC]       = "UMC",
  56         [X86_VENDOR_NEXGEN]    = "NexGen",
  57         [X86_VENDOR_CENTAUR]   = "Centaur",
  58         [X86_VENDOR_RISE]      = "Rise",
  59         [X86_VENDOR_TRANSMETA] = "Transmeta",
  60         [X86_VENDOR_NSC]       = "NSC",
  61         [X86_VENDOR_SIS]       = "SiS",
  62 };
  63 #endif
  64
  65 int __weak x86_cleanup_before_linux(void)
  66 {
  67 #ifdef CONFIG_BOOTSTAGE_STASH
  68         bootstage_stash((void *)CONFIG_BOOTSTAGE_STASH_ADDR,
  69                         CONFIG_BOOTSTAGE_STASH_SIZE);
  70 #endif
  71
  72         return 0;
  73 }
  74
  75 int x86_init_cache(void)
  76 {
  77         enable_caches();
  78
  79         return 0;
  80 }
  81 int init_cache(void) __attribute__((weak, alias("x86_init_cache")));
  82
  83 void  flush_cache(unsigned long dummy1, unsigned long dummy2)
  84 {
  85         asm("wbinvd\n");
  86 }
  87
  88 /* Define these functions to allow ehch-hcd to function */
  89 void flush_dcache_range(unsigned long start, unsigned long stop)
  90 {
  91 }
  92
  93 void invalidate_dcache_range(unsigned long start, unsigned long stop)
  94 {
  95 }
  96
  97 void dcache_enable(void)
  98 {
  99         enable_caches();
 100 }
 101
 102 void dcache_disable(void)
 103 {
 104         disable_caches();
 105 }
 106
 107 void icache_enable(void)
 108 {
 109 }
 110
 111 void icache_disable(void)
 112 {
 113 }
 114
 115 int icache_status(void)
 116 {
 117         return 1;
 118 }
 119
 120 #ifndef CONFIG_TPL_BUILD
 121 const char *cpu_vendor_name(int vendor)
 122 {
 123         const char *name;
 124         name = "<invalid cpu vendor>";
 125         if (vendor < ARRAY_SIZE(x86_vendor_name) &&
 126             x86_vendor_name[vendor])
 127                 name = x86_vendor_name[vendor];
 128
 129         return name;
 130 }
 131 #endif
 132
 133 char *cpu_get_name(char *name)
 134 {
 135         unsigned int *name_as_ints = (unsigned int *)name;
 136         struct cpuid_result regs;
 137         char *ptr;
 138         int i;
 139
 140         /* This bit adds up to 48 bytes */
 141         for (i = 0; i < 3; i++) {
 142                 regs = cpuid(0x80000002 + i);
 143                 name_as_ints[i * 4 + 0] = regs.eax;
 144                 name_as_ints[i * 4 + 1] = regs.ebx;
 145                 name_as_ints[i * 4 + 2] = regs.ecx;
 146                 name_as_ints[i * 4 + 3] = regs.edx;
 147         }
 148         name[CPU_MAX_NAME_LEN - 1] = '\0';
 149
 150         /* Skip leading spaces. */
 151         ptr = name;
 152         while (*ptr == ' ')
 153                 ptr++;
 154
 155         return ptr;
 156 }
 157
 158 int default_print_cpuinfo(void)
 159 {
 160         printf("CPU: %s, vendor %s, device %xh\n",
 161                cpu_has_64bit() ? "x86_64" : "x86",
 162                cpu_vendor_name(gd->arch.x86_vendor), gd->arch.x86_device);
 163
 164 #ifdef CONFIG_HAVE_ACPI_RESUME
 165         debug("ACPI previous sleep state: %s\n",
 166               acpi_ss_string(gd->arch.prev_sleep_state));
 167 #endif
 168
 169         return 0;
 170 }
 171
 172 void show_boot_progress(int val)
 173 {
 174         outb(val, POST_PORT);
 175 }
 176
 177 #if !defined(CONFIG_SYS_COREBOOT) && !defined(CONFIG_EFI_STUB)
 178 /*
 179  * Implement a weak default function for boards that optionally
 180  * need to clean up the system before jumping to the kernel.
 181  */
 182 __weak void board_final_cleanup(void)
 183 {
 184 }
 185
 186 int last_stage_init(void)
 187 {
 188         struct acpi_fadt __maybe_unused *fadt;
 189
 190         board_final_cleanup();
 191
 192 #ifdef CONFIG_HAVE_ACPI_RESUME
 193         fadt = acpi_find_fadt();
 194
 195         if (fadt && gd->arch.prev_sleep_state == ACPI_S3)
 196                 acpi_resume(fadt);
 197 #endif
 198
 199         write_tables();
 200
 201 #ifdef CONFIG_GENERATE_ACPI_TABLE
 202         fadt = acpi_find_fadt();
 203
 204         /* Don't touch ACPI hardware on HW reduced platforms */
 205         if (fadt && !(fadt->flags & ACPI_FADT_HW_REDUCED_ACPI)) {
 206                 /*
 207                  * Other than waiting for OSPM to request us to switch to ACPI
 208                  * mode, do it by ourselves, since SMI will not be triggered.
 209                  */
 210                 enter_acpi_mode(fadt->pm1a_cnt_blk);
 211         }
 212 #endif
 213
 214         return 0;
 215 }
 216 #endif
 217
 218 static int x86_init_cpus(void)
 219 {
 220 #ifdef CONFIG_SMP
 221         debug("Init additional CPUs\n");
 222         x86_mp_init();
 223 #else
 224         struct udevice *dev;
 225
 226         /*
 227          * This causes the cpu-x86 driver to be probed.
 228          * We don't check return value here as we want to allow boards
 229          * which have not been converted to use cpu uclass driver to boot.
 230          */
 231         uclass_first_device(UCLASS_CPU, &dev);
 232 #endif
 233
 234         return 0;
 235 }
 236
 237 int cpu_init_r(void)
 238 {
 239         struct udevice *dev;
 240         int ret;
 241
 242         if (!ll_boot_init()) {
 243                 uclass_first_device(UCLASS_PCI, &dev);
 244                 return 0;
 245         }
 246
 247         ret = x86_init_cpus();
 248         if (ret)
 249                 return ret;
 250
 251         /*
 252          * Set up the northbridge, PCH and LPC if available. Note that these
 253          * may have had some limited pre-relocation init if they were probed
 254          * before relocation, but this is post relocation.
 255          */
 256         uclass_first_device(UCLASS_NORTHBRIDGE, &dev);
 257         uclass_first_device(UCLASS_PCH, &dev);
 258         uclass_first_device(UCLASS_LPC, &dev);
 259
 260         /* Set up pin control if available */
 261         ret = syscon_get_by_driver_data(X86_SYSCON_PINCONF, &dev);
 262         debug("%s, pinctrl=%p, ret=%d\n", __func__, dev, ret);
 263
 264         return 0;
 265 }
 266
 267 #ifndef CONFIG_EFI_STUB
 268 int reserve_arch(void)
 269 {
 270 #ifdef CONFIG_ENABLE_MRC_CACHE
 271         mrccache_reserve();
 272 #endif
 273
 274 #ifdef CONFIG_SEABIOS
 275         high_table_reserve();
 276 #endif
 277
 278 #ifdef CONFIG_HAVE_ACPI_RESUME
 279         acpi_s3_reserve();
 280
 281 #ifdef CONFIG_HAVE_FSP
 282         /*
 283          * Save stack address to CMOS so that at next S3 boot,
 284          * we can use it as the stack address for fsp_contiue()
 285          */
 286         fsp_save_s3_stack();
 287 #endif /* CONFIG_HAVE_FSP */
 288 #endif /* CONFIG_HAVE_ACPI_RESUME */
 289
 290         return 0;
 291 }
 292 #endif
 293
 294 long detect_coreboot_table_at(ulong start, ulong size)
 295 {
 296         u32 *ptr, *end;
 297
 298         size /= 4;
 299         for (ptr = (void *)start, end = ptr + size; ptr < end; ptr += 4) {
 300                 if (*ptr == 0x4f49424c) /* "LBIO" */
 301                         return (long)ptr;
 302         }
 303
 304         return -ENOENT;
 305 }
 306
 307 long locate_coreboot_table(void)
 308 {
 309         long addr;
 310
 311         /* We look for LBIO in the first 4K of RAM and again at 960KB */
 312         addr = detect_coreboot_table_at(0x0, 0x1000);
 313         if (addr < 0)
 314                 addr = detect_coreboot_table_at(0xf0000, 0x1000);
 315
 316         return addr;
 317 }