arch/x86/cpu/apollolake/lpc.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Copyright 2019 Google LLC
   4  *
   5  * From coreboot Apollo Lake support lpc.c
   6  */
   7
   8 #include <common.h>
   9 #include <dm.h>
  10 #include <log.h>
  11 #include <spl.h>
  12 #include <asm/lpc_common.h>
  13 #include <asm/pci.h>
  14 #include <asm/arch/iomap.h>
  15 #include <asm/arch/lpc.h>
  16 #include <linux/log2.h>
  17
  18 void lpc_enable_fixed_io_ranges(uint io_enables)
  19 {
  20         pci_x86_clrset_config(PCH_DEV_LPC, LPC_IO_ENABLES, 0, io_enables,
  21                               PCI_SIZE_16);
  22 }
  23
  24 /*
  25  * Find the first unused IO window.
  26  * Returns -1 if not found, 0 for reg 0x84, 1 for reg 0x88 ...
  27  */
  28 static int find_unused_pmio_window(void)
  29 {
  30         int i;
  31         ulong lgir;
  32
  33         for (i = 0; i < LPC_NUM_GENERIC_IO_RANGES; i++) {
  34                 pci_x86_read_config(PCH_DEV_LPC, LPC_GENERIC_IO_RANGE(i),
  35                                     &lgir, PCI_SIZE_32);
  36
  37                 if (!(lgir & LPC_LGIR_EN))
  38                         return i;
  39         }
  40
  41         return -1;
  42 }
  43
  44 int lpc_open_pmio_window(uint base, uint size)
  45 {
  46         int i, lgir_reg_num;
  47         u32 lgir_reg_offset, lgir, window_size, alignment;
  48         ulong bridged_size, bridge_base;
  49         ulong reg;
  50
  51         log_debug("LPC: Trying to open IO window from %x size %x\n", base,
  52                   size);
  53
  54         bridged_size = 0;
  55         bridge_base = base;
  56
  57         while (bridged_size < size) {
  58                 /* Each IO range register can only open a 256-byte window */
  59                 window_size = min(size, (uint)LPC_LGIR_MAX_WINDOW_SIZE);
  60
  61                 /* Window size must be a power of two for the AMASK to work */
  62                 alignment = 1UL << (order_base_2(window_size));
  63                 window_size = ALIGN(window_size, alignment);
  64
  65                 /* Address[15:2] in LGIR[15:12] and Mask[7:2] in LGIR[23:18] */
  66                 lgir = (bridge_base & LPC_LGIR_ADDR_MASK) | LPC_LGIR_EN;
  67                 lgir |= ((window_size - 1) << 16) & LPC_LGIR_AMASK_MASK;
  68
  69                 /* Skip programming if same range already programmed */
  70                 for (i = 0; i < LPC_NUM_GENERIC_IO_RANGES; i++) {
  71                         pci_x86_read_config(PCH_DEV_LPC,
  72                                             LPC_GENERIC_IO_RANGE(i), &reg,
  73                                             PCI_SIZE_32);
  74                         if (lgir == reg)
  75                                 return -EALREADY;
  76                 }
  77
  78                 lgir_reg_num = find_unused_pmio_window();
  79                 if (lgir_reg_num < 0) {
  80                         log_err("LPC: Cannot open IO window: %lx size %lx\n",
  81                                 bridge_base, size - bridged_size);
  82                         log_err("No more IO windows\n");
  83
  84                         return -ENOSPC;
  85                 }
  86                 lgir_reg_offset = LPC_GENERIC_IO_RANGE(lgir_reg_num);
  87
  88                 pci_x86_write_config(PCH_DEV_LPC, lgir_reg_offset, lgir,
  89                                      PCI_SIZE_32);
  90
  91                 log_debug("LPC: Opened IO window LGIR%d: base %lx size %x\n",
  92                           lgir_reg_num, bridge_base, window_size);
  93
  94                 bridged_size += window_size;
  95                 bridge_base += window_size;
  96         }
  97
  98         return 0;
  99 }
 100
 101 void lpc_io_setup_comm_a_b(void)
 102 {
 103         /* ComA Range 3F8h-3FFh [2:0] */
 104         u16 com_ranges = LPC_IOD_COMA_RANGE;
 105         u16 com_enable = LPC_IOE_COMA_EN;
 106
 107         /* Setup I/O Decode Range Register for LPC */
 108         pci_write_config16(PCH_DEV_LPC, LPC_IO_DECODE, com_ranges);
 109         /* Enable ComA and ComB Port */
 110         lpc_enable_fixed_io_ranges(com_enable);
 111 }
 112
 113 static const struct udevice_id apl_lpc_ids[] = {
 114         { .compatible = "intel,apl-lpc" },
 115         { }
 116 };
 117
 118 /* All pads are LPC already configured by the hostbridge, so no probing here */
 119 U_BOOT_DRIVER(apl_lpc_drv) = {
 120         .name           = "intel_apl_lpc",
 121         .id             = UCLASS_LPC,
 122         .of_match       = apl_lpc_ids,
 123 };