arch/powerpc/cpu/mpc85xx/interrupts.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2000-2002
   4  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   5  *
   6  * (C) Copyright 2002 (440 port)
   7  * Scott McNutt, Artesyn Communication Producs, smcnutt@artsyncp.com
   8  *
   9  * (C) Copyright 2003 Motorola Inc. (MPC85xx port)
  10  * Xianghua Xiao (X.Xiao@motorola.com)
  11  */
  12
  13 #include <common.h>
  14 #include <irq_func.h>
  15 #include <log.h>
  16 #include <time.h>
  17 #include <watchdog.h>
  18 #include <command.h>
  19 #include <asm/processor.h>
  20 #include <asm/io.h>
  21 #ifdef CONFIG_POST
  22 #include <post.h>
  23 #endif
  24
  25 void interrupt_init_cpu(unsigned *decrementer_count)
  26 {
  27         ccsr_pic_t __iomem *pic = (void *)CONFIG_SYS_MPC8xxx_PIC_ADDR;
  28
  29 #ifdef CONFIG_POST
  30         /*
  31          * The POST word is stored in the PIC's TFRR register which gets
  32          * cleared when the PIC is reset.  Save it off so we can restore it
  33          * later.
  34          */
  35         ulong post_word = post_word_load();
  36 #endif
  37
  38         out_be32(&pic->gcr, MPC85xx_PICGCR_RST);
  39         while (in_be32(&pic->gcr) & MPC85xx_PICGCR_RST)
  40                 ;
  41         out_be32(&pic->gcr, MPC85xx_PICGCR_M);
  42         in_be32(&pic->gcr);
  43
  44         *decrementer_count = get_tbclk() / CONFIG_SYS_HZ;
  45
  46         /* PIE is same as DIE, dec interrupt enable */
  47         mtspr(SPRN_TCR, mfspr(SPRN_TCR) | TCR_PIE);
  48
  49 #ifdef CONFIG_INTERRUPTS
  50         pic->iivpr1 = 0x810001; /* 50220 enable ecm interrupts */
  51         debug("iivpr1@%x = %x\n", (uint)&pic->iivpr1, pic->iivpr1);
  52
  53         pic->iivpr2 = 0x810002; /* 50240 enable ddr interrupts */
  54         debug("iivpr2@%x = %x\n", (uint)&pic->iivpr2, pic->iivpr2);
  55
  56         pic->iivpr3 = 0x810003; /* 50260 enable lbc interrupts */
  57         debug("iivpr3@%x = %x\n", (uint)&pic->iivpr3, pic->iivpr3);
  58
  59 #ifdef CONFIG_PCI1
  60         pic->iivpr8 = 0x810008; /* enable pci1 interrupts */
  61         debug("iivpr8@%x = %x\n", (uint)&pic->iivpr8, pic->iivpr8);
  62 #endif
  63 #if defined(CONFIG_PCI2) || defined(CONFIG_PCIE2)
  64         pic->iivpr9 = 0x810009; /* enable pci1 interrupts */
  65         debug("iivpr9@%x = %x\n", (uint)&pic->iivpr9, pic->iivpr9);
  66 #endif
  67 #ifdef CONFIG_PCIE1
  68         pic->iivpr10 = 0x81000a;        /* enable pcie1 interrupts */
  69         debug("iivpr10@%x = %x\n", (uint)&pic->iivpr10, pic->iivpr10);
  70 #endif
  71 #ifdef CONFIG_PCIE3
  72         pic->iivpr11 = 0x81000b;        /* enable pcie3 interrupts */
  73         debug("iivpr11@%x = %x\n", (uint)&pic->iivpr11, pic->iivpr11);
  74 #endif
  75
  76         pic->ctpr=0;            /* 40080 clear current task priority register */
  77 #endif
  78
  79 #ifdef CONFIG_POST
  80         post_word_store(post_word);
  81 #endif
  82 }
  83
  84 /* Install and free a interrupt handler. Not implemented yet. */
  85
  86 void
  87 irq_install_handler(int vec, interrupt_handler_t *handler, void *arg)
  88 {
  89         return;
  90 }
  91
  92 void
  93 irq_free_handler(int vec)
  94 {
  95         return;
  96 }
  97
  98 void timer_interrupt_cpu(struct pt_regs *regs)
  99 {
 100         /* PIS is same as DIS, dec interrupt status */
 101         mtspr(SPRN_TSR, TSR_PIS);
 102 }
 103
 104 #if defined(CONFIG_CMD_IRQ)
 105 /* irqinfo - print information about PCI devices,not implemented. */
 106 int do_irqinfo(struct cmd_tbl *cmdtp, int flag, int argc, char *const argv[])
 107 {
 108         return 0;
 109 }
 110 #endif