arch/powerpc/cpu/mpc85xx/interrupts.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2000-2002
   4  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   5  *
   6  * (C) Copyright 2002 (440 port)
   7  * Scott McNutt, Artesyn Communication Producs, smcnutt@artsyncp.com
   8  *
   9  * (C) Copyright 2003 Motorola Inc. (MPC85xx port)
  10  * Xianghua Xiao (X.Xiao@motorola.com)
  11  */
  12
  13 #include <common.h>
  14 #include <irq_func.h>
  15 #include <time.h>
  16 #include <watchdog.h>
  17 #include <command.h>
  18 #include <asm/processor.h>
  19 #include <asm/io.h>
  20 #ifdef CONFIG_POST
  21 #include <post.h>
  22 #endif
  23
  24 void interrupt_init_cpu(unsigned *decrementer_count)
  25 {
  26         ccsr_pic_t __iomem *pic = (void *)CONFIG_SYS_MPC8xxx_PIC_ADDR;
  27
  28 #ifdef CONFIG_POST
  29         /*
  30          * The POST word is stored in the PIC's TFRR register which gets
  31          * cleared when the PIC is reset.  Save it off so we can restore it
  32          * later.
  33          */
  34         ulong post_word = post_word_load();
  35 #endif
  36
  37         out_be32(&pic->gcr, MPC85xx_PICGCR_RST);
  38         while (in_be32(&pic->gcr) & MPC85xx_PICGCR_RST)
  39                 ;
  40         out_be32(&pic->gcr, MPC85xx_PICGCR_M);
  41         in_be32(&pic->gcr);
  42
  43         *decrementer_count = get_tbclk() / CONFIG_SYS_HZ;
  44
  45         /* PIE is same as DIE, dec interrupt enable */
  46         mtspr(SPRN_TCR, mfspr(SPRN_TCR) | TCR_PIE);
  47
  48 #ifdef CONFIG_INTERRUPTS
  49         pic->iivpr1 = 0x810001; /* 50220 enable ecm interrupts */
  50         debug("iivpr1@%x = %x\n", (uint)&pic->iivpr1, pic->iivpr1);
  51
  52         pic->iivpr2 = 0x810002; /* 50240 enable ddr interrupts */
  53         debug("iivpr2@%x = %x\n", (uint)&pic->iivpr2, pic->iivpr2);
  54
  55         pic->iivpr3 = 0x810003; /* 50260 enable lbc interrupts */
  56         debug("iivpr3@%x = %x\n", (uint)&pic->iivpr3, pic->iivpr3);
  57
  58 #ifdef CONFIG_PCI1
  59         pic->iivpr8 = 0x810008; /* enable pci1 interrupts */
  60         debug("iivpr8@%x = %x\n", (uint)&pic->iivpr8, pic->iivpr8);
  61 #endif
  62 #if defined(CONFIG_PCI2) || defined(CONFIG_PCIE2)
  63         pic->iivpr9 = 0x810009; /* enable pci1 interrupts */
  64         debug("iivpr9@%x = %x\n", (uint)&pic->iivpr9, pic->iivpr9);
  65 #endif
  66 #ifdef CONFIG_PCIE1
  67         pic->iivpr10 = 0x81000a;        /* enable pcie1 interrupts */
  68         debug("iivpr10@%x = %x\n", (uint)&pic->iivpr10, pic->iivpr10);
  69 #endif
  70 #ifdef CONFIG_PCIE3
  71         pic->iivpr11 = 0x81000b;        /* enable pcie3 interrupts */
  72         debug("iivpr11@%x = %x\n", (uint)&pic->iivpr11, pic->iivpr11);
  73 #endif
  74
  75         pic->ctpr=0;            /* 40080 clear current task priority register */
  76 #endif
  77
  78 #ifdef CONFIG_POST
  79         post_word_store(post_word);
  80 #endif
  81 }
  82
  83 /* Install and free a interrupt handler. Not implemented yet. */
  84
  85 void
  86 irq_install_handler(int vec, interrupt_handler_t *handler, void *arg)
  87 {
  88         return;
  89 }
  90
  91 void
  92 irq_free_handler(int vec)
  93 {
  94         return;
  95 }
  96
  97 void timer_interrupt_cpu(struct pt_regs *regs)
  98 {
  99         /* PIS is same as DIS, dec interrupt status */
 100         mtspr(SPRN_TSR, TSR_PIS);
 101 }
 102
 103 #if defined(CONFIG_CMD_IRQ)
 104 /* irqinfo - print information about PCI devices,not implemented. */
 105 int do_irqinfo(struct cmd_tbl *cmdtp, int flag, int argc, char *const argv[])
 106 {
 107         return 0;
 108 }
 109 #endif