arch/mips/Kconfig

   1 menu "MIPS architecture"
   2         depends on MIPS
   3
   4 config SYS_ARCH
   5         default "mips"
   6
   7 config SYS_CPU
   8         default "mips32" if CPU_MIPS32
   9         default "mips64" if CPU_MIPS64
  10
  11 choice
  12         prompt "Target select"
  13         optional
  14
  15 config TARGET_QEMU_MIPS
  16         bool "Support qemu-mips"
  17         select ROM_EXCEPTION_VECTORS
  18         select SUPPORTS_BIG_ENDIAN
  19         select SUPPORTS_CPU_MIPS32_R1
  20         select SUPPORTS_CPU_MIPS32_R2
  21         select SUPPORTS_CPU_MIPS64_R1
  22         select SUPPORTS_CPU_MIPS64_R2
  23         select SUPPORTS_LITTLE_ENDIAN
  24
  25 config TARGET_MALTA
  26         bool "Support malta"
  27         select DM
  28         select DM_SERIAL
  29         select DYNAMIC_IO_PORT_BASE
  30         select MIPS_CM
  31         select MIPS_INSERT_BOOT_CONFIG
  32         select MIPS_L1_CACHE_SHIFT_6
  33         select MIPS_L2_CACHE
  34         select OF_CONTROL
  35         select OF_ISA_BUS
  36         select ROM_EXCEPTION_VECTORS
  37         select SUPPORTS_BIG_ENDIAN
  38         select SUPPORTS_CPU_MIPS32_R1
  39         select SUPPORTS_CPU_MIPS32_R2
  40         select SUPPORTS_CPU_MIPS32_R6
  41         select SUPPORTS_CPU_MIPS64_R1
  42         select SUPPORTS_CPU_MIPS64_R2
  43         select SUPPORTS_CPU_MIPS64_R6
  44         select SUPPORTS_LITTLE_ENDIAN
  45         select SWAP_IO_SPACE
  46         imply CMD_DM
  47
  48 config TARGET_VCT
  49         bool "Support vct"
  50         select ROM_EXCEPTION_VECTORS
  51         select SUPPORTS_BIG_ENDIAN
  52         select SUPPORTS_CPU_MIPS32_R1
  53         select SUPPORTS_CPU_MIPS32_R2
  54         select SYS_MIPS_CACHE_INIT_RAM_LOAD
  55
  56 config ARCH_ATH79
  57         bool "Support QCA/Atheros ath79"
  58         select DM
  59         select OF_CONTROL
  60         imply CMD_DM
  61
  62 config ARCH_MSCC
  63         bool "Support MSCC VCore-III"
  64         select OF_CONTROL
  65         select DM
  66
  67 config ARCH_BMIPS
  68         bool "Support BMIPS SoCs"
  69         select CLK
  70         select CPU
  71         select DM
  72         select OF_CONTROL
  73         select RAM
  74         select SYSRESET
  75         imply CMD_DM
  76
  77 config ARCH_MTMIPS
  78         bool "Support MediaTek MIPS platforms"
  79         select CLK
  80         imply CMD_DM
  81         select DISPLAY_CPUINFO
  82         select DM
  83         imply DM_ETH
  84         imply DM_GPIO
  85         select DM_RESET
  86         select DM_SERIAL
  87         select PINCTRL
  88         select PINMUX
  89         select PINCONF
  90         select RESET_MTMIPS
  91         imply DM_SPI
  92         imply DM_SPI_FLASH
  93         select LAST_STAGE_INIT
  94         select MIPS_TUNE_24KC
  95         select OF_CONTROL
  96         select ROM_EXCEPTION_VECTORS
  97         select SUPPORTS_CPU_MIPS32_R1
  98         select SUPPORTS_CPU_MIPS32_R2
  99         select SUPPORTS_LITTLE_ENDIAN
 100         select SYSRESET
 101         select SUPPORT_SPL
 102
 103 config ARCH_JZ47XX
 104         bool "Support Ingenic JZ47xx"
 105         select SUPPORT_SPL
 106         select OF_CONTROL
 107         select DM
 108
 109 config MACH_PIC32
 110         bool "Support Microchip PIC32"
 111         select DM
 112         select OF_CONTROL
 113         imply CMD_DM
 114
 115 config TARGET_BOSTON
 116         bool "Support Boston"
 117         select DM
 118         select DM_SERIAL
 119         select MIPS_CM
 120         select MIPS_L1_CACHE_SHIFT_6
 121         select MIPS_L2_CACHE
 122         select OF_BOARD_SETUP
 123         select OF_CONTROL
 124         select ROM_EXCEPTION_VECTORS
 125         select SUPPORTS_BIG_ENDIAN
 126         select SUPPORTS_CPU_MIPS32_R1
 127         select SUPPORTS_CPU_MIPS32_R2
 128         select SUPPORTS_CPU_MIPS32_R6
 129         select SUPPORTS_CPU_MIPS64_R1
 130         select SUPPORTS_CPU_MIPS64_R2
 131         select SUPPORTS_CPU_MIPS64_R6
 132         select SUPPORTS_LITTLE_ENDIAN
 133         imply CMD_DM
 134
 135 config TARGET_XILFPGA
 136         bool "Support Imagination Xilfpga"
 137         select DM
 138         select DM_ETH
 139         select DM_GPIO
 140         select DM_SERIAL
 141         select MIPS_L1_CACHE_SHIFT_4
 142         select OF_CONTROL
 143         select ROM_EXCEPTION_VECTORS
 144         select SUPPORTS_CPU_MIPS32_R1
 145         select SUPPORTS_CPU_MIPS32_R2
 146         select SUPPORTS_LITTLE_ENDIAN
 147         imply CMD_DM
 148         help
 149           This supports IMGTEC MIPSfpga platform
 150
 151 endchoice
 152
 153 source "board/imgtec/boston/Kconfig"
 154 source "board/imgtec/malta/Kconfig"
 155 source "board/imgtec/xilfpga/Kconfig"
 156 source "board/qemu-mips/Kconfig"
 157 source "arch/mips/mach-ath79/Kconfig"
 158 source "arch/mips/mach-mscc/Kconfig"
 159 source "arch/mips/mach-bmips/Kconfig"
 160 source "arch/mips/mach-jz47xx/Kconfig"
 161 source "arch/mips/mach-pic32/Kconfig"
 162 source "arch/mips/mach-mtmips/Kconfig"
 163
 164 if MIPS
 165
 166 choice
 167         prompt "Endianness selection"
 168         help
 169           Some MIPS boards can be configured for either little or big endian
 170           byte order. These modes require different U-Boot images. In general there
 171           is one preferred byteorder for a particular system but some systems are
 172           just as commonly used in the one or the other endianness.
 173
 174 config SYS_BIG_ENDIAN
 175         bool "Big endian"
 176         depends on SUPPORTS_BIG_ENDIAN
 177
 178 config SYS_LITTLE_ENDIAN
 179         bool "Little endian"
 180         depends on SUPPORTS_LITTLE_ENDIAN
 181
 182 endchoice
 183
 184 choice
 185         prompt "CPU selection"
 186         default CPU_MIPS32_R2
 187
 188 config CPU_MIPS32_R1
 189         bool "MIPS32 Release 1"
 190         depends on SUPPORTS_CPU_MIPS32_R1
 191         select 32BIT
 192         help
 193           Choose this option to build an U-Boot for release 1 through 5 of the
 194           MIPS32 architecture.
 195
 196 config CPU_MIPS32_R2
 197         bool "MIPS32 Release 2"
 198         depends on SUPPORTS_CPU_MIPS32_R2
 199         select 32BIT
 200         help
 201           Choose this option to build an U-Boot for release 2 through 5 of the
 202           MIPS32 architecture.
 203
 204 config CPU_MIPS32_R6
 205         bool "MIPS32 Release 6"
 206         depends on SUPPORTS_CPU_MIPS32_R6
 207         select 32BIT
 208         help
 209           Choose this option to build an U-Boot for release 6 or later of the
 210           MIPS32 architecture.
 211
 212 config CPU_MIPS64_R1
 213         bool "MIPS64 Release 1"
 214         depends on SUPPORTS_CPU_MIPS64_R1
 215         select 64BIT
 216         help
 217           Choose this option to build a kernel for release 1 through 5 of the
 218           MIPS64 architecture.
 219
 220 config CPU_MIPS64_R2
 221         bool "MIPS64 Release 2"
 222         depends on SUPPORTS_CPU_MIPS64_R2
 223         select 64BIT
 224         help
 225           Choose this option to build a kernel for release 2 through 5 of the
 226           MIPS64 architecture.
 227
 228 config CPU_MIPS64_R6
 229         bool "MIPS64 Release 6"
 230         depends on SUPPORTS_CPU_MIPS64_R6
 231         select 64BIT
 232         help
 233           Choose this option to build a kernel for release 6 or later of the
 234           MIPS64 architecture.
 235
 236 endchoice
 237
 238 menu "General setup"
 239
 240 config ROM_EXCEPTION_VECTORS
 241         bool "Build U-Boot image with exception vectors"
 242         help
 243           Enable this to include exception vectors in the U-Boot image. This is
 244           required if the U-Boot entry point is equal to the address of the
 245           CPU reset exception vector (e.g. U-Boot as ROM loader in Qemu,
 246           U-Boot booted from parallel NOR flash).
 247           Disable this, if the U-Boot image is booted from DRAM (e.g. by SPL).
 248           In that case the image size will be reduced by 0x500 bytes.
 249
 250 config MIPS_CM_BASE
 251         hex "MIPS CM GCR Base Address"
 252         depends on MIPS_CM
 253         default 0x16100000 if TARGET_BOSTON
 254         default 0x1fbf8000
 255         help
 256           The physical base address at which to map the MIPS Coherence Manager
 257           Global Configuration Registers (GCRs). This should be set such that
 258           the GCRs occupy a region of the physical address space which is
 259           otherwise unused, or at minimum that software doesn't need to access.
 260
 261 config MIPS_CACHE_INDEX_BASE
 262         hex "Index base address for cache initialisation"
 263         default 0x80000000 if CPU_MIPS32
 264         default 0xffffffff80000000 if CPU_MIPS64
 265         help
 266           This is the base address for a memory block, which is used for
 267           initialising the cache lines. This is also the base address of a memory
 268           block which is used for loading and filling cache lines when
 269           SYS_MIPS_CACHE_INIT_RAM_LOAD is selected.
 270           Normally this is CKSEG0. If the MIPS system needs to move this block
 271           to some SRAM or ScratchPad RAM, adapt this option accordingly.
 272
 273 config MIPS_RELOCATION_TABLE_SIZE
 274         hex "Relocation table size"
 275         range 0x100 0x10000
 276         default "0x8000"
 277         ---help---
 278           A table of relocation data will be appended to the U-Boot binary
 279           and parsed in relocate_code() to fix up all offsets in the relocated
 280           U-Boot.
 281
 282           This option allows the amount of space reserved for the table to be
 283           adjusted in a range from 256 up to 64k. The default is 32k and should
 284           be ok in most cases. Reduce this value to shrink the size of U-Boot
 285           binary.
 286
 287           The build will fail and a valid size suggested if this is too small.
 288
 289           If unsure, leave at the default value.
 290
 291 config RESTORE_EXCEPTION_VECTOR_BASE
 292         bool "Restore exception vector base before booting linux kernel"
 293         default n
 294         help
 295           In U-Boot the exception vector base will be moved to top of memory,
 296           to be used to display register dump when exception occurs.
 297           But some old linux kernel does not honor the base set in CP0_EBASE.
 298           A modified exception vector base will cause kernel crash.
 299
 300           This option will restore the exception vector base to its previous
 301           value.
 302
 303           If unsure, say N.
 304
 305 config OVERRIDE_EXCEPTION_VECTOR_BASE
 306         bool "Override the exception vector base to be restored"
 307         depends on RESTORE_EXCEPTION_VECTOR_BASE
 308         default n
 309         help
 310           Enable this option if you want to use a different exception vector
 311           base rather than the previously saved one.
 312
 313 config NEW_EXCEPTION_VECTOR_BASE
 314         hex "New exception vector base"
 315         depends on OVERRIDE_EXCEPTION_VECTOR_BASE
 316         range 0x80000000 0xbffff000
 317         default 0x80000000
 318         help
 319           The exception vector base to be restored before booting linux kernel
 320
 321 config INIT_STACK_WITHOUT_MALLOC_F
 322         bool "Do not reserve malloc space on initial stack"
 323         default n
 324         help
 325           Enable this option if you don't want to reserve malloc space on
 326           initial stack. This is useful if the initial stack can't hold large
 327           malloc space. Platform should set the malloc_base later when DRAM is
 328           ready to use.
 329
 330 config SPL_INIT_STACK_WITHOUT_MALLOC_F
 331         bool "Do not reserve malloc space on initial stack in SPL"
 332         default n
 333         help
 334           Enable this option if you don't want to reserve malloc space on
 335           initial stack. This is useful if the initial stack can't hold large
 336           malloc space. Platform should set the malloc_base later when DRAM is
 337           ready to use.
 338
 339 config SPL_LOADER_SUPPORT
 340         bool
 341         default n
 342         help
 343           Enable this option if you want to use SPL loaders without DM enabled.
 344
 345 endmenu
 346
 347 menu "OS boot interface"
 348
 349 config MIPS_BOOT_CMDLINE_LEGACY
 350         bool "Hand over legacy command line to Linux kernel"
 351         default y
 352         help
 353           Enable this option if you want U-Boot to hand over the Yamon-style
 354           command line to the kernel. All bootargs will be prepared as argc/argv
 355           compatible list. The argument count (argc) is stored in register $a0.
 356           The address of the argument list (argv) is stored in register $a1.
 357
 358 config MIPS_BOOT_ENV_LEGACY
 359         bool "Hand over legacy environment to Linux kernel"
 360         default y
 361         help
 362           Enable this option if you want U-Boot to hand over the Yamon-style
 363           environment to the kernel. Information like memory size, initrd
 364           address and size will be prepared as zero-terminated key/value list.
 365           The address of the environment is stored in register $a2.
 366
 367 config MIPS_BOOT_FDT
 368         bool "Hand over a flattened device tree to Linux kernel"
 369         default n
 370         help
 371           Enable this option if you want U-Boot to hand over a flattened
 372           device tree to the kernel. According to UHI register $a0 will be set
 373           to -2 and the FDT address is stored in $a1.
 374
 375 endmenu
 376
 377 config SUPPORTS_BIG_ENDIAN
 378         bool
 379
 380 config SUPPORTS_LITTLE_ENDIAN
 381         bool
 382
 383 config SUPPORTS_CPU_MIPS32_R1
 384         bool
 385
 386 config SUPPORTS_CPU_MIPS32_R2
 387         bool
 388
 389 config SUPPORTS_CPU_MIPS32_R6
 390         bool
 391
 392 config SUPPORTS_CPU_MIPS64_R1
 393         bool
 394
 395 config SUPPORTS_CPU_MIPS64_R2
 396         bool
 397
 398 config SUPPORTS_CPU_MIPS64_R6
 399         bool
 400
 401 config CPU_MIPS32
 402         bool
 403         default y if CPU_MIPS32_R1 || CPU_MIPS32_R2 || CPU_MIPS32_R6
 404
 405 config CPU_MIPS64
 406         bool
 407         default y if CPU_MIPS64_R1 || CPU_MIPS64_R2 || CPU_MIPS64_R6
 408
 409 config MIPS_TUNE_4KC
 410         bool
 411
 412 config MIPS_TUNE_14KC
 413         bool
 414
 415 config MIPS_TUNE_24KC
 416         bool
 417
 418 config MIPS_TUNE_34KC
 419         bool
 420
 421 config MIPS_TUNE_74KC
 422         bool
 423
 424 config 32BIT
 425         bool
 426
 427 config 64BIT
 428         bool
 429
 430 config SWAP_IO_SPACE
 431         bool
 432
 433 config SYS_MIPS_CACHE_INIT_RAM_LOAD
 434         bool
 435
 436 config MIPS_INIT_STACK_IN_SRAM
 437         bool
 438         default n
 439         help
 440           Select this if the initial stack frame could be setup in SRAM.
 441           Normally the initial stack frame is set up in DRAM which is often
 442           only available after lowlevel_init. With this option the initial
 443           stack frame and the early C environment is set up before
 444           lowlevel_init. Thus lowlevel_init does not need to be implemented
 445           in assembler.
 446
 447 config MIPS_SRAM_INIT
 448         bool
 449         default n
 450         depends on MIPS_INIT_STACK_IN_SRAM
 451         help
 452           Select this if the SRAM for initial stack needs to be initialized
 453           before it can be used. If enabled, a function mips_sram_init() will
 454           be called just before setup_stack_gd.
 455
 456 config SYS_DCACHE_SIZE
 457         int
 458         default 0
 459         help
 460           The total size of the L1 Dcache, if known at compile time.
 461
 462 config SYS_DCACHE_LINE_SIZE
 463         int
 464         default 0
 465         help
 466           The size of L1 Dcache lines, if known at compile time.
 467
 468 config SYS_ICACHE_SIZE
 469         int
 470         default 0
 471         help
 472           The total size of the L1 ICache, if known at compile time.
 473
 474 config SYS_ICACHE_LINE_SIZE
 475         int
 476         default 0
 477         help
 478           The size of L1 Icache lines, if known at compile time.
 479
 480 config SYS_SCACHE_LINE_SIZE
 481         int
 482         default 0
 483         help
 484           The size of L2 cache lines, if known at compile time.
 485
 486
 487 config SYS_CACHE_SIZE_AUTO
 488         def_bool y if SYS_DCACHE_SIZE = 0 && SYS_ICACHE_SIZE = 0 && \
 489                 SYS_DCACHE_LINE_SIZE = 0 && SYS_ICACHE_LINE_SIZE = 0 && \
 490                 SYS_SCACHE_LINE_SIZE = 0
 491         help
 492           Select this (or let it be auto-selected by not defining any cache
 493           sizes) in order to allow U-Boot to automatically detect the sizes
 494           of caches at runtime. This has a small cost in code size & runtime
 495           so if you know the cache configuration for your system at compile
 496           time it would be beneficial to configure it.
 497
 498 config MIPS_L1_CACHE_SHIFT_4
 499         bool
 500
 501 config MIPS_L1_CACHE_SHIFT_5
 502         bool
 503
 504 config MIPS_L1_CACHE_SHIFT_6
 505         bool
 506
 507 config MIPS_L1_CACHE_SHIFT_7
 508         bool
 509
 510 config MIPS_L1_CACHE_SHIFT
 511         int
 512         default "7" if MIPS_L1_CACHE_SHIFT_7
 513         default "6" if MIPS_L1_CACHE_SHIFT_6
 514         default "5" if MIPS_L1_CACHE_SHIFT_5
 515         default "4" if MIPS_L1_CACHE_SHIFT_4
 516         default "5"
 517
 518 config MIPS_L2_CACHE
 519         bool
 520         help
 521           Select this if your system includes an L2 cache and you want U-Boot
 522           to initialise & maintain it.
 523
 524 config DYNAMIC_IO_PORT_BASE
 525         bool
 526
 527 config MIPS_CM
 528         bool
 529         help
 530           Select this if your system contains a MIPS Coherence Manager and you
 531           wish U-Boot to configure it or make use of it to retrieve system
 532           information such as cache configuration.
 533
 534 config MIPS_INSERT_BOOT_CONFIG
 535         bool
 536         default n
 537         help
 538           Enable this to insert some board-specific boot configuration in
 539           the U-Boot binary at offset 0x10.
 540
 541 config MIPS_BOOT_CONFIG_WORD0
 542         hex
 543         depends on MIPS_INSERT_BOOT_CONFIG
 544         default 0x420 if TARGET_MALTA
 545         default 0x0
 546         help
 547           Value which is inserted as boot config word 0.
 548
 549 config MIPS_BOOT_CONFIG_WORD1
 550         hex
 551         depends on MIPS_INSERT_BOOT_CONFIG
 552         default 0x0
 553         help
 554           Value which is inserted as boot config word 1.
 555
 556 endif
 557
 558 endmenu