arch/arm/mach-tegra/board2.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  *  (C) Copyright 2010,2011
   4  *  NVIDIA Corporation <www.nvidia.com>
   5  */
   6
   7 #include <common.h>
   8 #include <dm.h>
   9 #include <efi_loader.h>
  10 #include <errno.h>
  11 #include <ns16550.h>
  12 #include <usb.h>
  13 #include <asm/io.h>
  14 #include <asm/arch-tegra/ap.h>
  15 #include <asm/arch-tegra/board.h>
  16 #include <asm/arch-tegra/cboot.h>
  17 #include <asm/arch-tegra/clk_rst.h>
  18 #include <asm/arch-tegra/pmc.h>
  19 #include <asm/arch-tegra/pmu.h>
  20 #include <asm/arch-tegra/sys_proto.h>
  21 #include <asm/arch-tegra/uart.h>
  22 #include <asm/arch-tegra/warmboot.h>
  23 #include <asm/arch-tegra/gpu.h>
  24 #include <asm/arch-tegra/usb.h>
  25 #include <asm/arch-tegra/xusb-padctl.h>
  26 #if IS_ENABLED(CONFIG_TEGRA_CLKRST)
  27 #include <asm/arch/clock.h>
  28 #endif
  29 #if IS_ENABLED(CONFIG_TEGRA_PINCTRL)
  30 #include <asm/arch/funcmux.h>
  31 #include <asm/arch/pinmux.h>
  32 #endif
  33 #include <asm/arch/tegra.h>
  34 #ifdef CONFIG_TEGRA_CLOCK_SCALING
  35 #include <asm/arch/emc.h>
  36 #endif
  37 #include "emc.h"
  38
  39 DECLARE_GLOBAL_DATA_PTR;
  40
  41 #ifdef CONFIG_SPL_BUILD
  42 /* TODO(sjg@chromium.org): Remove once SPL supports device tree */
  43 U_BOOT_DEVICE(tegra_gpios) = {
  44         "gpio_tegra"
  45 };
  46 #endif
  47
  48 __weak void pinmux_init(void) {}
  49 __weak void pin_mux_usb(void) {}
  50 __weak void pin_mux_spi(void) {}
  51 __weak void pin_mux_mmc(void) {}
  52 __weak void gpio_early_init_uart(void) {}
  53 __weak void pin_mux_display(void) {}
  54 __weak void start_cpu_fan(void) {}
  55 __weak void cboot_late_init(void) {}
  56
  57 #if defined(CONFIG_TEGRA_NAND)
  58 __weak void pin_mux_nand(void)
  59 {
  60         funcmux_select(PERIPH_ID_NDFLASH, FUNCMUX_DEFAULT);
  61 }
  62 #endif
  63
  64 /*
  65  * Routine: power_det_init
  66  * Description: turn off power detects
  67  */
  68 static void power_det_init(void)
  69 {
  70 #if defined(CONFIG_TEGRA20)
  71         struct pmc_ctlr *const pmc = (struct pmc_ctlr *)NV_PA_PMC_BASE;
  72
  73         /* turn off power detects */
  74         writel(0, &pmc->pmc_pwr_det_latch);
  75         writel(0, &pmc->pmc_pwr_det);
  76 #endif
  77 }
  78
  79 __weak int tegra_board_id(void)
  80 {
  81         return -1;
  82 }
  83
  84 #ifdef CONFIG_DISPLAY_BOARDINFO
  85 int checkboard(void)
  86 {
  87         int board_id = tegra_board_id();
  88
  89         printf("Board: %s", CONFIG_TEGRA_BOARD_STRING);
  90         if (board_id != -1)
  91                 printf(", ID: %d\n", board_id);
  92         printf("\n");
  93
  94         return 0;
  95 }
  96 #endif  /* CONFIG_DISPLAY_BOARDINFO */
  97
  98 __weak int tegra_lcd_pmic_init(int board_it)
  99 {
 100         return 0;
 101 }
 102
 103 __weak int nvidia_board_init(void)
 104 {
 105         return 0;
 106 }
 107
 108 /*
 109  * Routine: board_init
 110  * Description: Early hardware init.
 111  */
 112 int board_init(void)
 113 {
 114         __maybe_unused int err;
 115         __maybe_unused int board_id;
 116
 117         /* Do clocks and UART first so that printf() works */
 118 #if IS_ENABLED(CONFIG_TEGRA_CLKRST)
 119         clock_init();
 120         clock_verify();
 121 #endif
 122
 123         tegra_gpu_config();
 124
 125 #ifdef CONFIG_TEGRA_SPI
 126         pin_mux_spi();
 127 #endif
 128
 129 #ifdef CONFIG_MMC_SDHCI_TEGRA
 130         pin_mux_mmc();
 131 #endif
 132
 133         /* Init is handled automatically in the driver-model case */
 134 #if defined(CONFIG_DM_VIDEO)
 135         pin_mux_display();
 136 #endif
 137         /* boot param addr */
 138         gd->bd->bi_boot_params = (NV_PA_SDRAM_BASE + 0x100);
 139
 140         power_det_init();
 141
 142 #ifdef CONFIG_SYS_I2C_TEGRA
 143 # ifdef CONFIG_TEGRA_PMU
 144         if (pmu_set_nominal())
 145                 debug("Failed to select nominal voltages\n");
 146 #  ifdef CONFIG_TEGRA_CLOCK_SCALING
 147         err = board_emc_init();
 148         if (err)
 149                 debug("Memory controller init failed: %d\n", err);
 150 #  endif
 151 # endif /* CONFIG_TEGRA_PMU */
 152 #endif /* CONFIG_SYS_I2C_TEGRA */
 153
 154 #ifdef CONFIG_USB_EHCI_TEGRA
 155         pin_mux_usb();
 156 #endif
 157
 158 #if defined(CONFIG_DM_VIDEO)
 159         board_id = tegra_board_id();
 160         err = tegra_lcd_pmic_init(board_id);
 161         if (err) {
 162                 debug("Failed to set up LCD PMIC\n");
 163                 return err;
 164         }
 165 #endif
 166
 167 #ifdef CONFIG_TEGRA_NAND
 168         pin_mux_nand();
 169 #endif
 170
 171         tegra_xusb_padctl_init();
 172
 173 #ifdef CONFIG_TEGRA_LP0
 174         /* save Sdram params to PMC 2, 4, and 24 for WB0 */
 175         warmboot_save_sdram_params();
 176
 177         /* prepare the WB code to LP0 location */
 178         warmboot_prepare_code(TEGRA_LP0_ADDR, TEGRA_LP0_SIZE);
 179 #endif
 180         return nvidia_board_init();
 181 }
 182
 183 #ifdef CONFIG_BOARD_EARLY_INIT_F
 184 static void __gpio_early_init(void)
 185 {
 186 }
 187
 188 void gpio_early_init(void) __attribute__((weak, alias("__gpio_early_init")));
 189
 190 int board_early_init_f(void)
 191 {
 192 #if IS_ENABLED(CONFIG_TEGRA_CLKRST)
 193         if (!clock_early_init_done())
 194                 clock_early_init();
 195 #endif
 196
 197 #if defined(CONFIG_TEGRA_DISCONNECT_UDC_ON_BOOT)
 198 #define USBCMD_FS2 (1 << 15)
 199         {
 200                 struct usb_ctlr *usbctlr = (struct usb_ctlr *)0x7d000000;
 201                 writel(USBCMD_FS2, &usbctlr->usb_cmd);
 202         }
 203 #endif
 204
 205         /* Do any special system timer/TSC setup */
 206 #if IS_ENABLED(CONFIG_TEGRA_CLKRST)
 207 #  if defined(CONFIG_TEGRA_SUPPORT_NON_SECURE)
 208         if (!tegra_cpu_is_non_secure())
 209 #  endif
 210                 arch_timer_init();
 211 #endif
 212
 213         pinmux_init();
 214         board_init_uart_f();
 215
 216         /* Initialize periph GPIOs */
 217         gpio_early_init();
 218         gpio_early_init_uart();
 219
 220         return 0;
 221 }
 222 #endif  /* EARLY_INIT */
 223
 224 int board_late_init(void)
 225 {
 226 #if CONFIG_IS_ENABLED(EFI_LOADER)
 227         if (gd->bd->bi_dram[1].start) {
 228                 /*
 229                  * Only bank 0 is below board_get_usable_ram_top(), so all of
 230                  * bank 1 is not mapped by the U-Boot MMU configuration, and so
 231                  * we must prevent EFI from using it.
 232                  */
 233                 efi_add_memory_map(gd->bd->bi_dram[1].start,
 234                                    gd->bd->bi_dram[1].size >> EFI_PAGE_SHIFT,
 235                                    EFI_BOOT_SERVICES_DATA, false);
 236         }
 237 #endif
 238
 239 #if defined(CONFIG_TEGRA_SUPPORT_NON_SECURE)
 240         if (tegra_cpu_is_non_secure()) {
 241                 printf("CPU is in NS mode\n");
 242                 env_set("cpu_ns_mode", "1");
 243         } else {
 244                 env_set("cpu_ns_mode", "");
 245         }
 246 #endif
 247         start_cpu_fan();
 248         cboot_late_init();
 249
 250         return 0;
 251 }
 252
 253 /*
 254  * In some SW environments, a memory carve-out exists to house a secure
 255  * monitor, a trusted OS, and/or various statically allocated media buffers.
 256  *
 257  * This carveout exists at the highest possible address that is within a
 258  * 32-bit physical address space.
 259  *
 260  * This function returns the total size of this carve-out. At present, the
 261  * returned value is hard-coded for simplicity. In the future, it may be
 262  * possible to determine the carve-out size:
 263  * - By querying some run-time information source, such as:
 264  *   - A structure passed to U-Boot by earlier boot software.
 265  *   - SoC registers.
 266  *   - A call into the secure monitor.
 267  * - In the per-board U-Boot configuration header, based on knowledge of the
 268  *   SW environment that U-Boot is being built for.
 269  *
 270  * For now, we support two configurations in U-Boot:
 271  * - 32-bit ports without any form of carve-out.
 272  * - 64 bit ports which are assumed to use a carve-out of a conservatively
 273  *   hard-coded size.
 274  */
 275 static ulong carveout_size(void)
 276 {
 277 #ifdef CONFIG_ARM64
 278         return SZ_512M;
 279 #elif defined(CONFIG_ARMV7_SECURE_RESERVE_SIZE)
 280         // BASE+SIZE might not == 4GB. If so, we want the carveout to cover
 281         // from BASE to 4GB, not BASE to BASE+SIZE.
 282         return (0 - CONFIG_ARMV7_SECURE_BASE) & ~(SZ_2M - 1);
 283 #else
 284         return 0;
 285 #endif
 286 }
 287
 288 /*
 289  * Determine the amount of usable RAM below 4GiB, taking into account any
 290  * carve-out that may be assigned.
 291  */
 292 static ulong usable_ram_size_below_4g(void)
 293 {
 294         ulong total_size_below_4g;
 295         ulong usable_size_below_4g;
 296
 297         /*
 298          * The total size of RAM below 4GiB is the lesser address of:
 299          * (a) 2GiB itself (RAM starts at 2GiB, and 4GiB - 2GiB == 2GiB).
 300          * (b) The size RAM physically present in the system.
 301          */
 302         if (gd->ram_size < SZ_2G)
 303                 total_size_below_4g = gd->ram_size;
 304         else
 305                 total_size_below_4g = SZ_2G;
 306
 307         /* Calculate usable RAM by subtracting out any carve-out size */
 308         usable_size_below_4g = total_size_below_4g - carveout_size();
 309
 310         return usable_size_below_4g;
 311 }
 312
 313 /*
 314  * Represent all available RAM in either one or two banks.
 315  *
 316  * The first bank describes any usable RAM below 4GiB.
 317  * The second bank describes any RAM above 4GiB.
 318  *
 319  * This split is driven by the following requirements:
 320  * - The NVIDIA L4T kernel requires separate entries in the DT /memory/reg
 321  *   property for memory below and above the 4GiB boundary. The layout of that
 322  *   DT property is directly driven by the entries in the U-Boot bank array.
 323  * - The potential existence of a carve-out at the end of RAM below 4GiB can
 324  *   only be represented using multiple banks.
 325  *
 326  * Explicitly removing the carve-out RAM from the bank entries makes the RAM
 327  * layout a bit more obvious, e.g. when running "bdinfo" at the U-Boot
 328  * command-line.
 329  *
 330  * This does mean that the DT U-Boot passes to the Linux kernel will not
 331  * include this RAM in /memory/reg at all. An alternative would be to include
 332  * all RAM in the U-Boot banks (and hence DT), and add a /memreserve/ node
 333  * into DT to stop the kernel from using the RAM. IIUC, I don't /think/ the
 334  * Linux kernel will ever need to access any RAM in* the carve-out via a CPU
 335  * mapping, so either way is acceptable.
 336  *
 337  * On 32-bit systems, we never define a bank for RAM above 4GiB, since the
 338  * start address of that bank cannot be represented in the 32-bit .size
 339  * field.
 340  */
 341 int dram_init_banksize(void)
 342 {
 343         int err;
 344
 345         /* try to compute DRAM bank size based on cboot DTB first */
 346         err = cboot_dram_init_banksize();
 347         if (err == 0)
 348                 return err;
 349
 350         /* fall back to default DRAM bank size computation */
 351
 352         gd->bd->bi_dram[0].start = CONFIG_SYS_SDRAM_BASE;
 353         gd->bd->bi_dram[0].size = usable_ram_size_below_4g();
 354
 355 #ifdef CONFIG_PCI
 356         gd->pci_ram_top = gd->bd->bi_dram[0].start + gd->bd->bi_dram[0].size;
 357 #endif
 358
 359 #ifdef CONFIG_PHYS_64BIT
 360         if (gd->ram_size > SZ_2G) {
 361                 gd->bd->bi_dram[1].start = 0x100000000;
 362                 gd->bd->bi_dram[1].size = gd->ram_size - SZ_2G;
 363         } else
 364 #endif
 365         {
 366                 gd->bd->bi_dram[1].start = 0;
 367                 gd->bd->bi_dram[1].size = 0;
 368         }
 369
 370         return 0;
 371 }
 372
 373 /*
 374  * Most hardware on 64-bit Tegra is still restricted to DMA to the lower
 375  * 32-bits of the physical address space. Cap the maximum usable RAM area
 376  * at 4 GiB to avoid DMA buffers from being allocated beyond the 32-bit
 377  * boundary that most devices can address. Also, don't let U-Boot use any
 378  * carve-out, as mentioned above.
 379  *
 380  * This function is called before dram_init_banksize(), so we can't simply
 381  * return gd->bd->bi_dram[1].start + gd->bd->bi_dram[1].size.
 382  */
 383 ulong board_get_usable_ram_top(ulong total_size)
 384 {
 385         ulong ram_top;
 386
 387         /* try to get top of usable RAM based on cboot DTB first */
 388         ram_top = cboot_get_usable_ram_top(total_size);
 389         if (ram_top > 0)
 390                 return ram_top;
 391
 392         /* fall back to default usable RAM computation */
 393
 394         return CONFIG_SYS_SDRAM_BASE + usable_ram_size_below_4g();
 395 }