arch/arm/mach-sunxi/board.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2012 Henrik Nordstrom <henrik@henriknordstrom.net>
   4  *
   5  * (C) Copyright 2007-2011
   6  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   7  * Tom Cubie <tangliang@allwinnertech.com>
   8  *
   9  * Some init for sunxi platform.
  10  */
  11
  12 #include <common.h>
  13 #include <mmc.h>
  14 #include <i2c.h>
  15 #include <serial.h>
  16 #include <spl.h>
  17 #include <asm/gpio.h>
  18 #include <asm/io.h>
  19 #include <asm/arch/clock.h>
  20 #include <asm/arch/gpio.h>
  21 #include <asm/arch/spl.h>
  22 #include <asm/arch/sys_proto.h>
  23 #include <asm/arch/timer.h>
  24 #include <asm/arch/tzpc.h>
  25 #include <asm/arch/mmc.h>
  26
  27 #include <linux/compiler.h>
  28
  29 struct fel_stash {
  30         uint32_t sp;
  31         uint32_t lr;
  32         uint32_t cpsr;
  33         uint32_t sctlr;
  34         uint32_t vbar;
  35         uint32_t cr;
  36 };
  37
  38 struct fel_stash fel_stash __attribute__((section(".data")));
  39
  40 #ifdef CONFIG_ARM64
  41 #include <asm/armv8/mmu.h>
  42
  43 static struct mm_region sunxi_mem_map[] = {
  44         {
  45                 /* SRAM, MMIO regions */
  46                 .virt = 0x0UL,
  47                 .phys = 0x0UL,
  48                 .size = 0x40000000UL,
  49                 .attrs = PTE_BLOCK_MEMTYPE(MT_DEVICE_NGNRNE) |
  50                          PTE_BLOCK_NON_SHARE
  51         }, {
  52                 /* RAM */
  53                 .virt = 0x40000000UL,
  54                 .phys = 0x40000000UL,
  55                 .size = 0xC0000000UL,
  56                 .attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
  57                          PTE_BLOCK_INNER_SHARE
  58         }, {
  59                 /* List terminator */
  60                 0,
  61         }
  62 };
  63 struct mm_region *mem_map = sunxi_mem_map;
  64 #endif
  65
  66 static int gpio_init(void)
  67 {
  68         __maybe_unused uint val;
  69 #if CONFIG_CONS_INDEX == 1 && defined(CONFIG_UART0_PORT_F)
  70 #if defined(CONFIG_MACH_SUN4I) || \
  71     defined(CONFIG_MACH_SUN7I) || \
  72     defined(CONFIG_MACH_SUN8I_R40)
  73         /* disable GPB22,23 as uart0 tx,rx to avoid conflict */
  74         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUNXI_GPIO_INPUT);
  75         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUNXI_GPIO_INPUT);
  76 #endif
  77 #if defined(CONFIG_MACH_SUN8I) && !defined(CONFIG_MACH_SUN8I_R40)
  78         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUN8I_GPF_UART0);
  79         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUN8I_GPF_UART0);
  80 #else
  81         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUNXI_GPF_UART0);
  82         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUNXI_GPF_UART0);
  83 #endif
  84         sunxi_gpio_set_pull(SUNXI_GPF(4), 1);
  85 #elif CONFIG_CONS_INDEX == 1 && (defined(CONFIG_MACH_SUN4I) || \
  86                                  defined(CONFIG_MACH_SUN7I) || \
  87                                  defined(CONFIG_MACH_SUN8I_R40))
  88         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUN4I_GPB_UART0);
  89         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUN4I_GPB_UART0);
  90         sunxi_gpio_set_pull(SUNXI_GPB(23), SUNXI_GPIO_PULL_UP);
  91 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN5I)
  92         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN5I_GPB_UART0);
  93         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN5I_GPB_UART0);
  94         sunxi_gpio_set_pull(SUNXI_GPB(20), SUNXI_GPIO_PULL_UP);
  95 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN6I)
  96         sunxi_gpio_set_cfgpin(SUNXI_GPH(20), SUN6I_GPH_UART0);
  97         sunxi_gpio_set_cfgpin(SUNXI_GPH(21), SUN6I_GPH_UART0);
  98         sunxi_gpio_set_pull(SUNXI_GPH(21), SUNXI_GPIO_PULL_UP);
  99 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_A33)
 100         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN8I_A33_GPB_UART0);
 101         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN8I_A33_GPB_UART0);
 102         sunxi_gpio_set_pull(SUNXI_GPB(1), SUNXI_GPIO_PULL_UP);
 103 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUNXI_H3_H5)
 104         sunxi_gpio_set_cfgpin(SUNXI_GPA(4), SUN8I_H3_GPA_UART0);
 105         sunxi_gpio_set_cfgpin(SUNXI_GPA(5), SUN8I_H3_GPA_UART0);
 106         sunxi_gpio_set_pull(SUNXI_GPA(5), SUNXI_GPIO_PULL_UP);
 107 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN50I)
 108         sunxi_gpio_set_cfgpin(SUNXI_GPB(8), SUN50I_GPB_UART0);
 109         sunxi_gpio_set_cfgpin(SUNXI_GPB(9), SUN50I_GPB_UART0);
 110         sunxi_gpio_set_pull(SUNXI_GPB(9), SUNXI_GPIO_PULL_UP);
 111 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN50I_H6)
 112         sunxi_gpio_set_cfgpin(SUNXI_GPH(0), SUN50I_H6_GPH_UART0);
 113         sunxi_gpio_set_cfgpin(SUNXI_GPH(1), SUN50I_H6_GPH_UART0);
 114         sunxi_gpio_set_pull(SUNXI_GPH(1), SUNXI_GPIO_PULL_UP);
 115 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_A83T)
 116         sunxi_gpio_set_cfgpin(SUNXI_GPB(9), SUN8I_A83T_GPB_UART0);
 117         sunxi_gpio_set_cfgpin(SUNXI_GPB(10), SUN8I_A83T_GPB_UART0);
 118         sunxi_gpio_set_pull(SUNXI_GPB(10), SUNXI_GPIO_PULL_UP);
 119 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_V3S)
 120         sunxi_gpio_set_cfgpin(SUNXI_GPB(8), SUN8I_V3S_GPB_UART0);
 121         sunxi_gpio_set_cfgpin(SUNXI_GPB(9), SUN8I_V3S_GPB_UART0);
 122         sunxi_gpio_set_pull(SUNXI_GPB(9), SUNXI_GPIO_PULL_UP);
 123 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN9I)
 124         sunxi_gpio_set_cfgpin(SUNXI_GPH(12), SUN9I_GPH_UART0);
 125         sunxi_gpio_set_cfgpin(SUNXI_GPH(13), SUN9I_GPH_UART0);
 126         sunxi_gpio_set_pull(SUNXI_GPH(13), SUNXI_GPIO_PULL_UP);
 127 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_MACH_SUN5I)
 128         sunxi_gpio_set_cfgpin(SUNXI_GPG(3), SUN5I_GPG_UART1);
 129         sunxi_gpio_set_cfgpin(SUNXI_GPG(4), SUN5I_GPG_UART1);
 130         sunxi_gpio_set_pull(SUNXI_GPG(4), SUNXI_GPIO_PULL_UP);
 131 #elif CONFIG_CONS_INDEX == 3 && defined(CONFIG_MACH_SUN8I)
 132         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN8I_GPB_UART2);
 133         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN8I_GPB_UART2);
 134         sunxi_gpio_set_pull(SUNXI_GPB(1), SUNXI_GPIO_PULL_UP);
 135 #elif CONFIG_CONS_INDEX == 5 && defined(CONFIG_MACH_SUN8I)
 136         sunxi_gpio_set_cfgpin(SUNXI_GPL(2), SUN8I_GPL_R_UART);
 137         sunxi_gpio_set_cfgpin(SUNXI_GPL(3), SUN8I_GPL_R_UART);
 138         sunxi_gpio_set_pull(SUNXI_GPL(3), SUNXI_GPIO_PULL_UP);
 139 #else
 140 #error Unsupported console port number. Please fix pin mux settings in board.c
 141 #endif
 142
 143 #ifdef CONFIG_MACH_SUN50I_H6
 144         /* Update PIO power bias configuration by copy hardware detected value */
 145         val = readl(SUNXI_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_VAL);
 146         writel(val, SUNXI_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_SEL);
 147         val = readl(SUNXI_R_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_VAL);
 148         writel(val, SUNXI_R_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_SEL);
 149 #endif
 150
 151         return 0;
 152 }
 153
 154 #if defined(CONFIG_SPL_BOARD_LOAD_IMAGE) && defined(CONFIG_SPL_BUILD)
 155 static int spl_board_load_image(struct spl_image_info *spl_image,
 156                                 struct spl_boot_device *bootdev)
 157 {
 158         debug("Returning to FEL sp=%x, lr=%x\n", fel_stash.sp, fel_stash.lr);
 159         return_to_fel(fel_stash.sp, fel_stash.lr);
 160
 161         return 0;
 162 }
 163 SPL_LOAD_IMAGE_METHOD("FEL", 0, BOOT_DEVICE_BOARD, spl_board_load_image);
 164 #endif
 165
 166 void s_init(void)
 167 {
 168         /*
 169          * Undocumented magic taken from boot0, without this DRAM
 170          * access gets messed up (seems cache related).
 171          * The boot0 sources describe this as: "config ema for cache sram"
 172          */
 173 #if defined CONFIG_MACH_SUN6I
 174         setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0x1800);
 175 #elif defined CONFIG_MACH_SUN8I
 176         __maybe_unused uint version;
 177
 178         /* Unlock sram version info reg, read it, relock */
 179         setbits_le32(SUNXI_SRAMC_BASE + 0x24, (1 << 15));
 180         version = readl(SUNXI_SRAMC_BASE + 0x24) >> 16;
 181         clrbits_le32(SUNXI_SRAMC_BASE + 0x24, (1 << 15));
 182
 183         /*
 184          * Ideally this would be a switch case, but we do not know exactly
 185          * which versions there are and which version needs which settings,
 186          * so reproduce the per SoC code from the BSP.
 187          */
 188 #if defined CONFIG_MACH_SUN8I_A23
 189         if (version == 0x1650)
 190                 setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0x1800);
 191         else /* 0x1661 ? */
 192                 setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0xc0);
 193 #elif defined CONFIG_MACH_SUN8I_A33
 194         if (version != 0x1667)
 195                 setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0xc0);
 196 #endif
 197         /* A83T BSP never modifies SUNXI_SRAMC_BASE + 0x44 */
 198         /* No H3 BSP, boot0 seems to not modify SUNXI_SRAMC_BASE + 0x44 */
 199 #endif
 200
 201 #if !defined(CONFIG_ARM_CORTEX_CPU_IS_UP) && !defined(CONFIG_ARM64)
 202         /* Enable SMP mode for CPU0, by setting bit 6 of Auxiliary Ctl reg */
 203         asm volatile(
 204                 "mrc p15, 0, r0, c1, c0, 1\n"
 205                 "orr r0, r0, #1 << 6\n"
 206                 "mcr p15, 0, r0, c1, c0, 1\n"
 207                 ::: "r0");
 208 #endif
 209 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I_H3
 210         /* Enable non-secure access to some peripherals */
 211         tzpc_init();
 212 #endif
 213
 214         clock_init();
 215         timer_init();
 216         gpio_init();
 217 #ifndef CONFIG_DM_I2C
 218         i2c_init_board();
 219 #endif
 220         eth_init_board();
 221 }
 222
 223 /* The sunxi internal brom will try to loader external bootloader
 224  * from mmc0, nand flash, mmc2.
 225  */
 226 uint32_t sunxi_get_boot_device(void)
 227 {
 228         int boot_source;
 229
 230         /*
 231          * When booting from the SD card or NAND memory, the "eGON.BT0"
 232          * signature is expected to be found in memory at the address 0x0004
 233          * (see the "mksunxiboot" tool, which generates this header).
 234          *
 235          * When booting in the FEL mode over USB, this signature is patched in
 236          * memory and replaced with something else by the 'fel' tool. This other
 237          * signature is selected in such a way, that it can't be present in a
 238          * valid bootable SD card image (because the BROM would refuse to
 239          * execute the SPL in this case).
 240          *
 241          * This checks for the signature and if it is not found returns to
 242          * the FEL code in the BROM to wait and receive the main u-boot
 243          * binary over USB. If it is found, it determines where SPL was
 244          * read from.
 245          */
 246         if (!is_boot0_magic(SPL_ADDR + 4)) /* eGON.BT0 */
 247                 return BOOT_DEVICE_BOARD;
 248
 249         boot_source = readb(SPL_ADDR + 0x28);
 250         switch (boot_source) {
 251         case SUNXI_BOOTED_FROM_MMC0:
 252         case SUNXI_BOOTED_FROM_MMC0_HIGH:
 253                 return BOOT_DEVICE_MMC1;
 254         case SUNXI_BOOTED_FROM_NAND:
 255                 return BOOT_DEVICE_NAND;
 256         case SUNXI_BOOTED_FROM_MMC2:
 257         case SUNXI_BOOTED_FROM_MMC2_HIGH:
 258                 return BOOT_DEVICE_MMC2;
 259         case SUNXI_BOOTED_FROM_SPI:
 260                 return BOOT_DEVICE_SPI;
 261         }
 262
 263         panic("Unknown boot source %d\n", boot_source);
 264         return -1;              /* Never reached */
 265 }
 266
 267 #ifdef CONFIG_SPL_BUILD
 268 u32 spl_boot_device(void)
 269 {
 270         return sunxi_get_boot_device();
 271 }
 272
 273 void board_init_f(ulong dummy)
 274 {
 275         spl_init();
 276         preloader_console_init();
 277
 278 #ifdef CONFIG_SPL_I2C_SUPPORT
 279         /* Needed early by sunxi_board_init if PMU is enabled */
 280         i2c_init(CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE);
 281 #endif
 282         sunxi_board_init();
 283 }
 284 #endif
 285
 286 void reset_cpu(ulong addr)
 287 {
 288 #if defined(CONFIG_SUNXI_GEN_SUN4I) || defined(CONFIG_MACH_SUN8I_R40)
 289         static const struct sunxi_wdog *wdog =
 290                  &((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 291
 292         /* Set the watchdog for its shortest interval (.5s) and wait */
 293         writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 294         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 295
 296         while (1) {
 297                 /* sun5i sometimes gets stuck without this */
 298                 writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 299         }
 300 #elif defined(CONFIG_SUNXI_GEN_SUN6I) || defined(CONFIG_MACH_SUN50I_H6)
 301 #if defined(CONFIG_MACH_SUN50I_H6)
 302         /* WDOG is broken for some H6 rev. use the R_WDOG instead */
 303         static const struct sunxi_wdog *wdog =
 304                 (struct sunxi_wdog *)SUNXI_R_WDOG_BASE;
 305 #else
 306         static const struct sunxi_wdog *wdog =
 307                 ((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 308 #endif
 309         /* Set the watchdog for its shortest interval (.5s) and wait */
 310         writel(WDT_CFG_RESET, &wdog->cfg);
 311         writel(WDT_MODE_EN, &wdog->mode);
 312         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 313         while (1) { }
 314 #endif
 315 }
 316
 317 #if !CONFIG_IS_ENABLED(SYS_DCACHE_OFF) && !defined(CONFIG_ARM64)
 318 void enable_caches(void)
 319 {
 320         /* Enable D-cache. I-cache is already enabled in start.S */
 321         dcache_enable();
 322 }
 323 #endif