arch/arm/mach-stm32mp/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause
   2 /*
   3  * Copyright (C) 2018, STMicroelectronics - All Rights Reserved
   4  */
   5 #include <common.h>
   6 #include <clk.h>
   7 #include <cpu_func.h>
   8 #include <debug_uart.h>
   9 #include <env.h>
  10 #include <misc.h>
  11 #include <asm/io.h>
  12 #include <asm/arch/stm32.h>
  13 #include <asm/arch/sys_proto.h>
  14 #include <dm/device.h>
  15 #include <dm/uclass.h>
  16
  17 /* RCC register */
  18 #define RCC_TZCR                (STM32_RCC_BASE + 0x00)
  19 #define RCC_DBGCFGR             (STM32_RCC_BASE + 0x080C)
  20 #define RCC_BDCR                (STM32_RCC_BASE + 0x0140)
  21 #define RCC_MP_APB5ENSETR       (STM32_RCC_BASE + 0x0208)
  22 #define RCC_MP_AHB5ENSETR       (STM32_RCC_BASE + 0x0210)
  23 #define RCC_BDCR_VSWRST         BIT(31)
  24 #define RCC_BDCR_RTCSRC         GENMASK(17, 16)
  25 #define RCC_DBGCFGR_DBGCKEN     BIT(8)
  26
  27 /* Security register */
  28 #define ETZPC_TZMA1_SIZE        (STM32_ETZPC_BASE + 0x04)
  29 #define ETZPC_DECPROT0          (STM32_ETZPC_BASE + 0x10)
  30
  31 #define TZC_GATE_KEEPER         (STM32_TZC_BASE + 0x008)
  32 #define TZC_REGION_ATTRIBUTE0   (STM32_TZC_BASE + 0x110)
  33 #define TZC_REGION_ID_ACCESS0   (STM32_TZC_BASE + 0x114)
  34
  35 #define TAMP_CR1                (STM32_TAMP_BASE + 0x00)
  36
  37 #define PWR_CR1                 (STM32_PWR_BASE + 0x00)
  38 #define PWR_MCUCR               (STM32_PWR_BASE + 0x14)
  39 #define PWR_CR1_DBP             BIT(8)
  40 #define PWR_MCUCR_SBF           BIT(6)
  41
  42 /* DBGMCU register */
  43 #define DBGMCU_IDC              (STM32_DBGMCU_BASE + 0x00)
  44 #define DBGMCU_APB4FZ1          (STM32_DBGMCU_BASE + 0x2C)
  45 #define DBGMCU_APB4FZ1_IWDG2    BIT(2)
  46 #define DBGMCU_IDC_DEV_ID_MASK  GENMASK(11, 0)
  47 #define DBGMCU_IDC_DEV_ID_SHIFT 0
  48 #define DBGMCU_IDC_REV_ID_MASK  GENMASK(31, 16)
  49 #define DBGMCU_IDC_REV_ID_SHIFT 16
  50
  51 /* GPIOZ registers */
  52 #define GPIOZ_SECCFGR           0x54004030
  53
  54 /* boot interface from Bootrom
  55  * - boot instance = bit 31:16
  56  * - boot device = bit 15:0
  57  */
  58 #define BOOTROM_PARAM_ADDR      0x2FFC0078
  59 #define BOOTROM_MODE_MASK       GENMASK(15, 0)
  60 #define BOOTROM_MODE_SHIFT      0
  61 #define BOOTROM_INSTANCE_MASK    GENMASK(31, 16)
  62 #define BOOTROM_INSTANCE_SHIFT  16
  63
  64 /* BSEC OTP index */
  65 #define BSEC_OTP_RPN    1
  66 #define BSEC_OTP_SERIAL 13
  67 #define BSEC_OTP_PKG    16
  68 #define BSEC_OTP_MAC    57
  69
  70 /* Device Part Number (RPN) = OTP_DATA1 lower 8 bits */
  71 #define RPN_SHIFT       0
  72 #define RPN_MASK        GENMASK(7, 0)
  73
  74 /* Package = bit 27:29 of OTP16
  75  * - 100: LBGA448 (FFI) => AA = LFBGA 18x18mm 448 balls p. 0.8mm
  76  * - 011: LBGA354 (LCI) => AB = LFBGA 16x16mm 359 balls p. 0.8mm
  77  * - 010: TFBGA361 (FFC) => AC = TFBGA 12x12mm 361 balls p. 0.5mm
  78  * - 001: TFBGA257 (LCC) => AD = TFBGA 10x10mm 257 balls p. 0.5mm
  79  * - others: Reserved
  80  */
  81 #define PKG_SHIFT       27
  82 #define PKG_MASK        GENMASK(2, 0)
  83
  84 #if !defined(CONFIG_SPL) || defined(CONFIG_SPL_BUILD)
  85 #ifndef CONFIG_STM32MP1_TRUSTED
  86 static void security_init(void)
  87 {
  88         /* Disable the backup domain write protection */
  89         /* the protection is enable at each reset by hardware */
  90         /* And must be disable by software */
  91         setbits_le32(PWR_CR1, PWR_CR1_DBP);
  92
  93         while (!(readl(PWR_CR1) & PWR_CR1_DBP))
  94                 ;
  95
  96         /* If RTC clock isn't enable so this is a cold boot then we need
  97          * to reset the backup domain
  98          */
  99         if (!(readl(RCC_BDCR) & RCC_BDCR_RTCSRC)) {
 100                 setbits_le32(RCC_BDCR, RCC_BDCR_VSWRST);
 101                 while (!(readl(RCC_BDCR) & RCC_BDCR_VSWRST))
 102                         ;
 103                 clrbits_le32(RCC_BDCR, RCC_BDCR_VSWRST);
 104         }
 105
 106         /* allow non secure access in Write/Read for all peripheral */
 107         writel(GENMASK(25, 0), ETZPC_DECPROT0);
 108
 109         /* Open SYSRAM for no secure access */
 110         writel(0x0, ETZPC_TZMA1_SIZE);
 111
 112         /* enable TZC1 TZC2 clock */
 113         writel(BIT(11) | BIT(12), RCC_MP_APB5ENSETR);
 114
 115         /* Region 0 set to no access by default */
 116         /* bit 0 / 16 => nsaid0 read/write Enable
 117          * bit 1 / 17 => nsaid1 read/write Enable
 118          * ...
 119          * bit 15 / 31 => nsaid15 read/write Enable
 120          */
 121         writel(0xFFFFFFFF, TZC_REGION_ID_ACCESS0);
 122         /* bit 30 / 31 => Secure Global Enable : write/read */
 123         /* bit 0 / 1 => Region Enable for filter 0/1 */
 124         writel(BIT(0) | BIT(1) | BIT(30) | BIT(31), TZC_REGION_ATTRIBUTE0);
 125
 126         /* Enable Filter 0 and 1 */
 127         setbits_le32(TZC_GATE_KEEPER, BIT(0) | BIT(1));
 128
 129         /* RCC trust zone deactivated */
 130         writel(0x0, RCC_TZCR);
 131
 132         /* TAMP: deactivate the internal tamper
 133          * Bit 23 ITAMP8E: monotonic counter overflow
 134          * Bit 20 ITAMP5E: RTC calendar overflow
 135          * Bit 19 ITAMP4E: HSE monitoring
 136          * Bit 18 ITAMP3E: LSE monitoring
 137          * Bit 16 ITAMP1E: RTC power domain supply monitoring
 138          */
 139         writel(0x0, TAMP_CR1);
 140
 141         /* GPIOZ: deactivate the security */
 142         writel(BIT(0), RCC_MP_AHB5ENSETR);
 143         writel(0x0, GPIOZ_SECCFGR);
 144 }
 145 #endif /* CONFIG_STM32MP1_TRUSTED */
 146
 147 /*
 148  * Debug init
 149  */
 150 static void dbgmcu_init(void)
 151 {
 152         setbits_le32(RCC_DBGCFGR, RCC_DBGCFGR_DBGCKEN);
 153
 154         /* Freeze IWDG2 if Cortex-A7 is in debug mode */
 155         setbits_le32(DBGMCU_APB4FZ1, DBGMCU_APB4FZ1_IWDG2);
 156 }
 157 #endif /* !defined(CONFIG_SPL) || defined(CONFIG_SPL_BUILD) */
 158
 159 #if !defined(CONFIG_STM32MP1_TRUSTED) && \
 160         (!defined(CONFIG_SPL) || defined(CONFIG_SPL_BUILD))
 161 /* get bootmode from ROM code boot context: saved in TAMP register */
 162 static void update_bootmode(void)
 163 {
 164         u32 boot_mode;
 165         u32 bootrom_itf = readl(BOOTROM_PARAM_ADDR);
 166         u32 bootrom_device, bootrom_instance;
 167
 168         /* enable TAMP clock = RTCAPBEN */
 169         writel(BIT(8), RCC_MP_APB5ENSETR);
 170
 171         /* read bootrom context */
 172         bootrom_device =
 173                 (bootrom_itf & BOOTROM_MODE_MASK) >> BOOTROM_MODE_SHIFT;
 174         bootrom_instance =
 175                 (bootrom_itf & BOOTROM_INSTANCE_MASK) >> BOOTROM_INSTANCE_SHIFT;
 176         boot_mode =
 177                 ((bootrom_device << BOOT_TYPE_SHIFT) & BOOT_TYPE_MASK) |
 178                 ((bootrom_instance << BOOT_INSTANCE_SHIFT) &
 179                  BOOT_INSTANCE_MASK);
 180
 181         /* save the boot mode in TAMP backup register */
 182         clrsetbits_le32(TAMP_BOOT_CONTEXT,
 183                         TAMP_BOOT_MODE_MASK,
 184                         boot_mode << TAMP_BOOT_MODE_SHIFT);
 185 }
 186 #endif
 187
 188 u32 get_bootmode(void)
 189 {
 190         /* read bootmode from TAMP backup register */
 191         return (readl(TAMP_BOOT_CONTEXT) & TAMP_BOOT_MODE_MASK) >>
 192                     TAMP_BOOT_MODE_SHIFT;
 193 }
 194
 195 /*
 196  * Early system init
 197  */
 198 int arch_cpu_init(void)
 199 {
 200         u32 boot_mode;
 201
 202         /* early armv7 timer init: needed for polling */
 203         timer_init();
 204
 205 #if !defined(CONFIG_SPL) || defined(CONFIG_SPL_BUILD)
 206         dbgmcu_init();
 207 #ifndef CONFIG_STM32MP1_TRUSTED
 208         security_init();
 209         update_bootmode();
 210 #endif
 211         /* Reset Coprocessor state unless it wakes up from Standby power mode */
 212         if (!(readl(PWR_MCUCR) & PWR_MCUCR_SBF)) {
 213                 writel(TAMP_COPRO_STATE_OFF, TAMP_COPRO_STATE);
 214                 writel(0, TAMP_COPRO_RSC_TBL_ADDRESS);
 215         }
 216 #endif
 217
 218         boot_mode = get_bootmode();
 219
 220         if ((boot_mode & TAMP_BOOT_DEVICE_MASK) == BOOT_SERIAL_UART)
 221                 gd->flags |= GD_FLG_SILENT | GD_FLG_DISABLE_CONSOLE;
 222 #if defined(CONFIG_DEBUG_UART) && \
 223         !defined(CONFIG_STM32MP1_TRUSTED) && \
 224         (!defined(CONFIG_SPL) || defined(CONFIG_SPL_BUILD))
 225         else
 226                 debug_uart_init();
 227 #endif
 228
 229         return 0;
 230 }
 231
 232 void enable_caches(void)
 233 {
 234         /* Enable D-cache. I-cache is already enabled in start.S */
 235         dcache_enable();
 236 }
 237
 238 static u32 read_idc(void)
 239 {
 240         setbits_le32(RCC_DBGCFGR, RCC_DBGCFGR_DBGCKEN);
 241
 242         return readl(DBGMCU_IDC);
 243 }
 244
 245 u32 get_cpu_rev(void)
 246 {
 247         return (read_idc() & DBGMCU_IDC_REV_ID_MASK) >> DBGMCU_IDC_REV_ID_SHIFT;
 248 }
 249
 250 static u32 get_otp(int index, int shift, int mask)
 251 {
 252         int ret;
 253         struct udevice *dev;
 254         u32 otp = 0;
 255
 256         ret = uclass_get_device_by_driver(UCLASS_MISC,
 257                                           DM_GET_DRIVER(stm32mp_bsec),
 258                                           &dev);
 259
 260         if (!ret)
 261                 ret = misc_read(dev, STM32_BSEC_SHADOW(index),
 262                                 &otp, sizeof(otp));
 263
 264         return (otp >> shift) & mask;
 265 }
 266
 267 /* Get Device Part Number (RPN) from OTP */
 268 static u32 get_cpu_rpn(void)
 269 {
 270         return get_otp(BSEC_OTP_RPN, RPN_SHIFT, RPN_MASK);
 271 }
 272
 273 u32 get_cpu_type(void)
 274 {
 275         u32 id;
 276
 277         id = (read_idc() & DBGMCU_IDC_DEV_ID_MASK) >> DBGMCU_IDC_DEV_ID_SHIFT;
 278
 279         return (id << 16) | get_cpu_rpn();
 280 }
 281
 282 /* Get Package options from OTP */
 283 u32 get_cpu_package(void)
 284 {
 285         return get_otp(BSEC_OTP_PKG, PKG_SHIFT, PKG_MASK);
 286 }
 287
 288 #if defined(CONFIG_DISPLAY_CPUINFO)
 289 int print_cpuinfo(void)
 290 {
 291         char *cpu_s, *cpu_r, *pkg;
 292
 293         /* MPUs Part Numbers */
 294         switch (get_cpu_type()) {
 295         case CPU_STM32MP157Cxx:
 296                 cpu_s = "157C";
 297                 break;
 298         case CPU_STM32MP157Axx:
 299                 cpu_s = "157A";
 300                 break;
 301         case CPU_STM32MP153Cxx:
 302                 cpu_s = "153C";
 303                 break;
 304         case CPU_STM32MP153Axx:
 305                 cpu_s = "153A";
 306                 break;
 307         case CPU_STM32MP151Cxx:
 308                 cpu_s = "151C";
 309                 break;
 310         case CPU_STM32MP151Axx:
 311                 cpu_s = "151A";
 312                 break;
 313         default:
 314                 cpu_s = "????";
 315                 break;
 316         }
 317
 318         /* Package */
 319         switch (get_cpu_package()) {
 320         case PKG_AA_LBGA448:
 321                 pkg = "AA";
 322                 break;
 323         case PKG_AB_LBGA354:
 324                 pkg = "AB";
 325                 break;
 326         case PKG_AC_TFBGA361:
 327                 pkg = "AC";
 328                 break;
 329         case PKG_AD_TFBGA257:
 330                 pkg = "AD";
 331                 break;
 332         default:
 333                 pkg = "??";
 334                 break;
 335         }
 336
 337         /* REVISION */
 338         switch (get_cpu_rev()) {
 339         case CPU_REVA:
 340                 cpu_r = "A";
 341                 break;
 342         case CPU_REVB:
 343                 cpu_r = "B";
 344                 break;
 345         case CPU_REVZ:
 346                 cpu_r = "Z";
 347                 break;
 348         default:
 349                 cpu_r = "?";
 350                 break;
 351         }
 352
 353         printf("CPU: STM32MP%s%s Rev.%s\n", cpu_s, pkg, cpu_r);
 354
 355         return 0;
 356 }
 357 #endif /* CONFIG_DISPLAY_CPUINFO */
 358
 359 static void setup_boot_mode(void)
 360 {
 361         const u32 serial_addr[] = {
 362                 STM32_USART1_BASE,
 363                 STM32_USART2_BASE,
 364                 STM32_USART3_BASE,
 365                 STM32_UART4_BASE,
 366                 STM32_UART5_BASE,
 367                 STM32_USART6_BASE,
 368                 STM32_UART7_BASE,
 369                 STM32_UART8_BASE
 370         };
 371         char cmd[60];
 372         u32 boot_ctx = readl(TAMP_BOOT_CONTEXT);
 373         u32 boot_mode =
 374                 (boot_ctx & TAMP_BOOT_MODE_MASK) >> TAMP_BOOT_MODE_SHIFT;
 375         unsigned int instance = (boot_mode & TAMP_BOOT_INSTANCE_MASK) - 1;
 376         u32 forced_mode = (boot_ctx & TAMP_BOOT_FORCED_MASK);
 377         struct udevice *dev;
 378         int alias;
 379
 380         pr_debug("%s: boot_ctx=0x%x => boot_mode=%x, instance=%d forced=%x\n",
 381                  __func__, boot_ctx, boot_mode, instance, forced_mode);
 382         switch (boot_mode & TAMP_BOOT_DEVICE_MASK) {
 383         case BOOT_SERIAL_UART:
 384                 if (instance > ARRAY_SIZE(serial_addr))
 385                         break;
 386                 /* serial : search associated alias in devicetree */
 387                 sprintf(cmd, "serial@%x", serial_addr[instance]);
 388                 if (uclass_get_device_by_name(UCLASS_SERIAL, cmd, &dev))
 389                         break;
 390                 if (fdtdec_get_alias_seq(gd->fdt_blob, "serial",
 391                                          dev_of_offset(dev), &alias))
 392                         break;
 393                 sprintf(cmd, "%d", alias);
 394                 env_set("boot_device", "serial");
 395                 env_set("boot_instance", cmd);
 396
 397                 /* restore console on uart when not used */
 398                 if (gd->cur_serial_dev != dev) {
 399                         gd->flags &= ~(GD_FLG_SILENT |
 400                                        GD_FLG_DISABLE_CONSOLE);
 401                         printf("serial boot with console enabled!\n");
 402                 }
 403                 break;
 404         case BOOT_SERIAL_USB:
 405                 env_set("boot_device", "usb");
 406                 env_set("boot_instance", "0");
 407                 break;
 408         case BOOT_FLASH_SD:
 409         case BOOT_FLASH_EMMC:
 410                 sprintf(cmd, "%d", instance);
 411                 env_set("boot_device", "mmc");
 412                 env_set("boot_instance", cmd);
 413                 break;
 414         case BOOT_FLASH_NAND:
 415                 env_set("boot_device", "nand");
 416                 env_set("boot_instance", "0");
 417                 break;
 418         case BOOT_FLASH_NOR:
 419                 env_set("boot_device", "nor");
 420                 env_set("boot_instance", "0");
 421                 break;
 422         default:
 423                 pr_debug("unexpected boot mode = %x\n", boot_mode);
 424                 break;
 425         }
 426
 427         switch (forced_mode) {
 428         case BOOT_FASTBOOT:
 429                 printf("Enter fastboot!\n");
 430                 env_set("preboot", "env set preboot; fastboot 0");
 431                 break;
 432         case BOOT_STM32PROG:
 433                 env_set("boot_device", "usb");
 434                 env_set("boot_instance", "0");
 435                 break;
 436         case BOOT_UMS_MMC0:
 437         case BOOT_UMS_MMC1:
 438         case BOOT_UMS_MMC2:
 439                 printf("Enter UMS!\n");
 440                 instance = forced_mode - BOOT_UMS_MMC0;
 441                 sprintf(cmd, "env set preboot; ums 0 mmc %d", instance);
 442                 env_set("preboot", cmd);
 443                 break;
 444         case BOOT_RECOVERY:
 445                 env_set("preboot", "env set preboot; run altbootcmd");
 446                 break;
 447         case BOOT_NORMAL:
 448                 break;
 449         default:
 450                 pr_debug("unexpected forced boot mode = %x\n", forced_mode);
 451                 break;
 452         }
 453
 454         /* clear TAMP for next reboot */
 455         clrsetbits_le32(TAMP_BOOT_CONTEXT, TAMP_BOOT_FORCED_MASK, BOOT_NORMAL);
 456 }
 457
 458 /*
 459  * If there is no MAC address in the environment, then it will be initialized
 460  * (silently) from the value in the OTP.
 461  */
 462 __weak int setup_mac_address(void)
 463 {
 464 #if defined(CONFIG_NET)
 465         int ret;
 466         int i;
 467         u32 otp[2];
 468         uchar enetaddr[6];
 469         struct udevice *dev;
 470
 471         /* MAC already in environment */
 472         if (eth_env_get_enetaddr("ethaddr", enetaddr))
 473                 return 0;
 474
 475         ret = uclass_get_device_by_driver(UCLASS_MISC,
 476                                           DM_GET_DRIVER(stm32mp_bsec),
 477                                           &dev);
 478         if (ret)
 479                 return ret;
 480
 481         ret = misc_read(dev, STM32_BSEC_SHADOW(BSEC_OTP_MAC),
 482                         otp, sizeof(otp));
 483         if (ret < 0)
 484                 return ret;
 485
 486         for (i = 0; i < 6; i++)
 487                 enetaddr[i] = ((uint8_t *)&otp)[i];
 488
 489         if (!is_valid_ethaddr(enetaddr)) {
 490                 pr_err("invalid MAC address in OTP %pM\n", enetaddr);
 491                 return -EINVAL;
 492         }
 493         pr_debug("OTP MAC address = %pM\n", enetaddr);
 494         ret = !eth_env_set_enetaddr("ethaddr", enetaddr);
 495         if (!ret)
 496                 pr_err("Failed to set mac address %pM from OTP: %d\n",
 497                        enetaddr, ret);
 498 #endif
 499
 500         return 0;
 501 }
 502
 503 static int setup_serial_number(void)
 504 {
 505         char serial_string[25];
 506         u32 otp[3] = {0, 0, 0 };
 507         struct udevice *dev;
 508         int ret;
 509
 510         if (env_get("serial#"))
 511                 return 0;
 512
 513         ret = uclass_get_device_by_driver(UCLASS_MISC,
 514                                           DM_GET_DRIVER(stm32mp_bsec),
 515                                           &dev);
 516         if (ret)
 517                 return ret;
 518
 519         ret = misc_read(dev, STM32_BSEC_SHADOW(BSEC_OTP_SERIAL),
 520                         otp, sizeof(otp));
 521         if (ret < 0)
 522                 return ret;
 523
 524         sprintf(serial_string, "%08X%08X%08X", otp[0], otp[1], otp[2]);
 525         env_set("serial#", serial_string);
 526
 527         return 0;
 528 }
 529
 530 int arch_misc_init(void)
 531 {
 532         setup_boot_mode();
 533         setup_mac_address();
 534         setup_serial_number();
 535
 536         return 0;
 537 }