arch/arm/mach-socfpga/spl_agilex.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Copyright (C) 2019 Intel Corporation <www.intel.com>
   4  *
   5  */
   6
   7 #include <asm/io.h>
   8 #include <asm/u-boot.h>
   9 #include <asm/utils.h>
  10 #include <common.h>
  11 #include <hang.h>
  12 #include <image.h>
  13 #include <spl.h>
  14 #include <asm/arch/clock_manager.h>
  15 #include <asm/arch/firewall.h>
  16 #include <asm/arch/mailbox_s10.h>
  17 #include <asm/arch/misc.h>
  18 #include <asm/arch/reset_manager.h>
  19 #include <asm/arch/system_manager.h>
  20 #include <watchdog.h>
  21 #include <dm/uclass.h>
  22
  23 DECLARE_GLOBAL_DATA_PTR;
  24
  25 u32 spl_boot_device(void)
  26 {
  27         return BOOT_DEVICE_MMC1;
  28 }
  29
  30 #ifdef CONFIG_SPL_MMC_SUPPORT
  31 u32 spl_boot_mode(const u32 boot_device)
  32 {
  33 #if defined(CONFIG_SPL_FS_FAT) || defined(CONFIG_SPL_FS_EXT4)
  34         return MMCSD_MODE_FS;
  35 #else
  36         return MMCSD_MODE_RAW;
  37 #endif
  38 }
  39 #endif
  40
  41 void board_init_f(ulong dummy)
  42 {
  43         int ret;
  44         struct udevice *dev;
  45
  46         ret = spl_early_init();
  47         if (ret)
  48                 hang();
  49
  50         socfpga_get_managers_addr();
  51
  52 #ifdef CONFIG_HW_WATCHDOG
  53         /* Ensure watchdog is paused when debugging is happening */
  54         writel(SYSMGR_WDDBG_PAUSE_ALL_CPU,
  55                socfpga_get_sysmgr_addr() + SYSMGR_SOC64_WDDBG);
  56
  57         /* Enable watchdog before initializing the HW */
  58         socfpga_per_reset(SOCFPGA_RESET(L4WD0), 1);
  59         socfpga_per_reset(SOCFPGA_RESET(L4WD0), 0);
  60         hw_watchdog_init();
  61 #endif
  62
  63         /* ensure all processors are not released prior Linux boot */
  64         writeq(0, CPU_RELEASE_ADDR);
  65
  66         timer_init();
  67
  68         sysmgr_pinmux_init();
  69
  70         ret = uclass_get_device(UCLASS_CLK, 0, &dev);
  71         if (ret) {
  72                 debug("Clock init failed: %d\n", ret);
  73                 hang();
  74         }
  75
  76         preloader_console_init();
  77         cm_print_clock_quick_summary();
  78
  79         firewall_setup();
  80         ret = uclass_get_device(UCLASS_CACHE, 0, &dev);
  81         if (ret) {
  82                 debug("CCU init failed: %d\n", ret);
  83                 hang();
  84         }
  85
  86 #if CONFIG_IS_ENABLED(ALTERA_SDRAM)
  87         ret = uclass_get_device(UCLASS_RAM, 0, &dev);
  88         if (ret) {
  89                 debug("DRAM init failed: %d\n", ret);
  90                 hang();
  91         }
  92 #endif
  93
  94         mbox_init();
  95
  96 #ifdef CONFIG_CADENCE_QSPI
  97         mbox_qspi_open();
  98 #endif
  99 }