arch/arm/mach-socfpga/misc.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  *  Copyright (C) 2012-2017 Altera Corporation <www.altera.com>
   4  */
   5
   6 #include <common.h>
   7 #include <asm/io.h>
   8 #include <errno.h>
   9 #include <fdtdec.h>
  10 #include <linux/libfdt.h>
  11 #include <altera.h>
  12 #include <miiphy.h>
  13 #include <netdev.h>
  14 #include <watchdog.h>
  15 #include <asm/arch/misc.h>
  16 #include <asm/arch/reset_manager.h>
  17 #include <asm/arch/scan_manager.h>
  18 #include <asm/arch/system_manager.h>
  19 #include <asm/arch/nic301.h>
  20 #include <asm/arch/scu.h>
  21 #include <asm/pl310.h>
  22
  23 DECLARE_GLOBAL_DATA_PTR;
  24
  25 #ifdef CONFIG_SYS_L2_PL310
  26 static const struct pl310_regs *const pl310 =
  27         (struct pl310_regs *)CONFIG_SYS_PL310_BASE;
  28 #endif
  29
  30 struct bsel bsel_str[] = {
  31         { "rsvd", "Reserved", },
  32         { "fpga", "FPGA (HPS2FPGA Bridge)", },
  33         { "nand", "NAND Flash (1.8V)", },
  34         { "nand", "NAND Flash (3.0V)", },
  35         { "sd", "SD/MMC External Transceiver (1.8V)", },
  36         { "sd", "SD/MMC Internal Transceiver (3.0V)", },
  37         { "qspi", "QSPI Flash (1.8V)", },
  38         { "qspi", "QSPI Flash (3.0V)", },
  39 };
  40
  41 int dram_init(void)
  42 {
  43         if (fdtdec_setup_mem_size_base() != 0)
  44                 return -EINVAL;
  45
  46         return 0;
  47 }
  48
  49 void enable_caches(void)
  50 {
  51 #if !CONFIG_IS_ENABLED(SYS_ICACHE_OFF)
  52         icache_enable();
  53 #endif
  54 #if !CONFIG_IS_ENABLED(SYS_DCACHE_OFF)
  55         dcache_enable();
  56 #endif
  57 }
  58
  59 #ifdef CONFIG_SYS_L2_PL310
  60 void v7_outer_cache_enable(void)
  61 {
  62         struct udevice *dev;
  63
  64         if (uclass_get_device(UCLASS_CACHE, 0, &dev))
  65                 pr_err("cache controller driver NOT found!\n");
  66 }
  67
  68 void v7_outer_cache_disable(void)
  69 {
  70         /* Disable the L2 cache */
  71         clrbits_le32(&pl310->pl310_ctrl, L2X0_CTRL_EN);
  72 }
  73 #endif
  74
  75 #if defined(CONFIG_SYS_CONSOLE_IS_IN_ENV) && \
  76 defined(CONFIG_SYS_CONSOLE_OVERWRITE_ROUTINE)
  77 int overwrite_console(void)
  78 {
  79         return 0;
  80 }
  81 #endif
  82
  83 #ifdef CONFIG_FPGA
  84 /* add device descriptor to FPGA device table */
  85 void socfpga_fpga_add(void *fpga_desc)
  86 {
  87         fpga_init();
  88         fpga_add(fpga_altera, fpga_desc);
  89 }
  90 #endif
  91
  92 int arch_cpu_init(void)
  93 {
  94 #ifdef CONFIG_HW_WATCHDOG
  95         /*
  96          * In case the watchdog is enabled, make sure to (re-)configure it
  97          * so that the defined timeout is valid. Otherwise the SPL (Perloader)
  98          * timeout value is still active which might too short for Linux
  99          * booting.
 100          */
 101         hw_watchdog_init();
 102 #else
 103         /*
 104          * If the HW watchdog is NOT enabled, make sure it is not running,
 105          * for example because it was enabled in the preloader. This might
 106          * trigger a watchdog-triggered reboot of Linux kernel later.
 107          * Toggle watchdog reset, so watchdog in not running state.
 108          */
 109         socfpga_per_reset(SOCFPGA_RESET(L4WD0), 1);
 110         socfpga_per_reset(SOCFPGA_RESET(L4WD0), 0);
 111 #endif
 112
 113         return 0;
 114 }
 115
 116 #ifndef CONFIG_SPL_BUILD
 117 static int do_bridge(cmd_tbl_t *cmdtp, int flag, int argc, char * const argv[])
 118 {
 119         unsigned int mask = ~0;
 120
 121         if (argc < 2 || argc > 3)
 122                 return CMD_RET_USAGE;
 123
 124         argv++;
 125
 126         if (argc == 3)
 127                 mask = simple_strtoul(argv[1], NULL, 16);
 128
 129         switch (*argv[0]) {
 130         case 'e':       /* Enable */
 131                 do_bridge_reset(1, mask);
 132                 break;
 133         case 'd':       /* Disable */
 134                 do_bridge_reset(0, mask);
 135                 break;
 136         default:
 137                 return CMD_RET_USAGE;
 138         }
 139
 140         return 0;
 141 }
 142
 143 U_BOOT_CMD(bridge, 3, 1, do_bridge,
 144            "SoCFPGA HPS FPGA bridge control",
 145            "enable [mask] - Enable HPS-to-FPGA, FPGA-to-HPS, LWHPS-to-FPGA bridges\n"
 146            "bridge disable [mask] - Enable HPS-to-FPGA, FPGA-to-HPS, LWHPS-to-FPGA bridges\n"
 147            ""
 148 );
 149
 150 #endif