arch/arm/cpu/armv8/fsl-layerscape/Kconfig

   1 config ARCH_LS1012A
   2         bool
   3         select ARMV8_SET_SMPEN
   4         select ARM_ERRATA_855873 if !TFABOOT
   5         select FSL_LAYERSCAPE
   6         select FSL_LSCH2
   7         select SYS_FSL_SRDS_1
   8         select SYS_HAS_SERDES
   9         select SYS_FSL_DDR_BE
  10         select SYS_FSL_MMDC
  11         select SYS_FSL_ERRATUM_A010315
  12         select SYS_FSL_ERRATUM_A009798
  13         select SYS_FSL_ERRATUM_A008997
  14         select SYS_FSL_ERRATUM_A009007
  15         select SYS_FSL_ERRATUM_A009008
  16         select ARCH_EARLY_INIT_R
  17         select BOARD_EARLY_INIT_F
  18         select SYS_I2C_MXC
  19         select SYS_I2C_MXC_I2C1
  20         select SYS_I2C_MXC_I2C2
  21         imply PANIC_HANG
  22
  23 config ARCH_LS1028A
  24         bool
  25         select ARMV8_SET_SMPEN
  26         select FSL_LSCH3
  27         select NXP_LSCH3_2
  28         select SYS_FSL_HAS_CCI400
  29         select SYS_FSL_SRDS_1
  30         select SYS_HAS_SERDES
  31         select SYS_FSL_DDR
  32         select SYS_FSL_DDR_LE
  33         select SYS_FSL_DDR_VER_50
  34         select SYS_FSL_HAS_DDR3
  35         select SYS_FSL_HAS_DDR4
  36         select SYS_FSL_HAS_SEC
  37         select SYS_FSL_SEC_COMPAT_5
  38         select SYS_FSL_SEC_LE
  39         select FSL_TZASC_1
  40         select ARCH_EARLY_INIT_R
  41         select BOARD_EARLY_INIT_F
  42         select SYS_I2C_MXC
  43         select SYS_I2C_MXC_I2C1
  44         select SYS_I2C_MXC_I2C2
  45         select SYS_I2C_MXC_I2C3
  46         select SYS_I2C_MXC_I2C4
  47         select SYS_I2C_MXC_I2C5
  48         select SYS_I2C_MXC_I2C6
  49         select SYS_I2C_MXC_I2C7
  50         select SYS_I2C_MXC_I2C8
  51         select SYS_FSL_ERRATUM_A009007
  52         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
  53         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  54         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  55         imply PANIC_HANG
  56
  57 config ARCH_LS1043A
  58         bool
  59         select ARMV8_SET_SMPEN
  60         select ARM_ERRATA_855873 if !TFABOOT
  61         select FSL_LAYERSCAPE
  62         select FSL_LSCH2
  63         select SYS_FSL_SRDS_1
  64         select SYS_HAS_SERDES
  65         select SYS_FSL_DDR
  66         select SYS_FSL_DDR_BE
  67         select SYS_FSL_DDR_VER_50
  68         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
  69         select SYS_FSL_ERRATUM_A008997
  70         select SYS_FSL_ERRATUM_A009007
  71         select SYS_FSL_ERRATUM_A009008
  72         select SYS_FSL_ERRATUM_A009660 if !TFABOOT
  73         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  74         select SYS_FSL_ERRATUM_A009798
  75         select SYS_FSL_ERRATUM_A009929
  76         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  77         select SYS_FSL_ERRATUM_A010315
  78         select SYS_FSL_ERRATUM_A010539
  79         select SYS_FSL_HAS_DDR3
  80         select SYS_FSL_HAS_DDR4
  81         select ARCH_EARLY_INIT_R
  82         select BOARD_EARLY_INIT_F
  83         select SYS_I2C_MXC
  84         select SYS_I2C_MXC_I2C1
  85         select SYS_I2C_MXC_I2C2
  86         select SYS_I2C_MXC_I2C3
  87         select SYS_I2C_MXC_I2C4
  88         imply CMD_PCI
  89
  90 config ARCH_LS1046A
  91         bool
  92         select ARMV8_SET_SMPEN
  93         select FSL_LAYERSCAPE
  94         select FSL_LSCH2
  95         select SYS_FSL_SRDS_1
  96         select SYS_HAS_SERDES
  97         select SYS_FSL_DDR
  98         select SYS_FSL_DDR_BE
  99         select SYS_FSL_DDR_VER_50
 100         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 101         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 102         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 103         select SYS_FSL_ERRATUM_A008997
 104         select SYS_FSL_ERRATUM_A009007
 105         select SYS_FSL_ERRATUM_A009008
 106         select SYS_FSL_ERRATUM_A009798
 107         select SYS_FSL_ERRATUM_A009801
 108         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 109         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 110         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 111         select SYS_FSL_ERRATUM_A010539
 112         select SYS_FSL_HAS_DDR4
 113         select SYS_FSL_SRDS_2
 114         select ARCH_EARLY_INIT_R
 115         select BOARD_EARLY_INIT_F
 116         select SYS_I2C_MXC
 117         select SYS_I2C_MXC_I2C1
 118         select SYS_I2C_MXC_I2C2
 119         select SYS_I2C_MXC_I2C3
 120         select SYS_I2C_MXC_I2C4
 121         imply SCSI
 122         imply SCSI_AHCI
 123
 124 config ARCH_LS1088A
 125         bool
 126         select ARMV8_SET_SMPEN
 127         select ARM_ERRATA_855873 if !TFABOOT
 128         select FSL_LAYERSCAPE
 129         select FSL_LSCH3
 130         select SYS_FSL_SRDS_1
 131         select SYS_HAS_SERDES
 132         select SYS_FSL_DDR
 133         select SYS_FSL_DDR_LE
 134         select SYS_FSL_DDR_VER_50
 135         select SYS_FSL_EC1
 136         select SYS_FSL_EC2
 137         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 138         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 139         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 140         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 141         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 142         select SYS_FSL_ERRATUM_A009007
 143         select SYS_FSL_HAS_CCI400
 144         select SYS_FSL_HAS_DDR4
 145         select SYS_FSL_HAS_RGMII
 146         select SYS_FSL_HAS_SEC
 147         select SYS_FSL_SEC_COMPAT_5
 148         select SYS_FSL_SEC_LE
 149         select SYS_FSL_SRDS_1
 150         select SYS_FSL_SRDS_2
 151         select FSL_TZASC_1
 152         select FSL_TZASC_400
 153         select FSL_TZPC_BP147
 154         select ARCH_EARLY_INIT_R
 155         select BOARD_EARLY_INIT_F
 156         select SYS_I2C_MXC
 157         select SYS_I2C_MXC_I2C1
 158         select SYS_I2C_MXC_I2C2
 159         select SYS_I2C_MXC_I2C3
 160         select SYS_I2C_MXC_I2C4
 161         imply SCSI
 162         imply PANIC_HANG
 163
 164 config ARCH_LS2080A
 165         bool
 166         select ARMV8_SET_SMPEN
 167         select ARM_ERRATA_826974
 168         select ARM_ERRATA_828024
 169         select ARM_ERRATA_829520
 170         select ARM_ERRATA_833471
 171         select FSL_LAYERSCAPE
 172         select FSL_LSCH3
 173         select SYS_FSL_SRDS_1
 174         select SYS_HAS_SERDES
 175         select SYS_FSL_DDR
 176         select SYS_FSL_DDR_LE
 177         select SYS_FSL_DDR_VER_50
 178         select SYS_FSL_HAS_CCN504
 179         select SYS_FSL_HAS_DP_DDR
 180         select SYS_FSL_HAS_SEC
 181         select SYS_FSL_HAS_DDR4
 182         select SYS_FSL_SEC_COMPAT_5
 183         select SYS_FSL_SEC_LE
 184         select SYS_FSL_SRDS_2
 185         select FSL_TZASC_1
 186         select FSL_TZASC_2
 187         select FSL_TZASC_400
 188         select FSL_TZPC_BP147
 189         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 190         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 191         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
 192         select SYS_FSL_ERRATUM_A008585
 193         select SYS_FSL_ERRATUM_A008997
 194         select SYS_FSL_ERRATUM_A009007
 195         select SYS_FSL_ERRATUM_A009008
 196         select SYS_FSL_ERRATUM_A009635
 197         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
 198         select SYS_FSL_ERRATUM_A009798
 199         select SYS_FSL_ERRATUM_A009801
 200         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 201         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 202         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 203         select SYS_FSL_ERRATUM_A009203
 204         select ARCH_EARLY_INIT_R
 205         select BOARD_EARLY_INIT_F
 206         select SYS_I2C_MXC
 207         select SYS_I2C_MXC_I2C1
 208         select SYS_I2C_MXC_I2C2
 209         select SYS_I2C_MXC_I2C3
 210         select SYS_I2C_MXC_I2C4
 211         imply DISTRO_DEFAULTS
 212         imply PANIC_HANG
 213
 214 config ARCH_LX2160A
 215         bool
 216         select ARMV8_SET_SMPEN
 217         select FSL_LSCH3
 218         select NXP_LSCH3_2
 219         select SYS_HAS_SERDES
 220         select SYS_FSL_SRDS_1
 221         select SYS_FSL_SRDS_2
 222         select SYS_NXP_SRDS_3
 223         select SYS_FSL_DDR
 224         select SYS_FSL_DDR_LE
 225         select SYS_FSL_DDR_VER_50
 226         select SYS_FSL_EC1
 227         select SYS_FSL_EC2
 228         select SYS_FSL_HAS_RGMII
 229         select SYS_FSL_HAS_SEC
 230         select SYS_FSL_HAS_CCN508
 231         select SYS_FSL_HAS_DDR4
 232         select SYS_FSL_SEC_COMPAT_5
 233         select SYS_FSL_SEC_LE
 234         select ARCH_EARLY_INIT_R
 235         select BOARD_EARLY_INIT_F
 236         select SYS_I2C_MXC
 237         select SYS_I2C_MXC_I2C1
 238         select SYS_I2C_MXC_I2C2
 239         select SYS_I2C_MXC_I2C3
 240         select SYS_I2C_MXC_I2C4
 241         select SYS_I2C_MXC_I2C5
 242         select SYS_I2C_MXC_I2C6
 243         select SYS_I2C_MXC_I2C7
 244         select SYS_I2C_MXC_I2C8
 245         imply DISTRO_DEFAULTS
 246         imply PANIC_HANG
 247         imply SCSI
 248         imply SCSI_AHCI
 249
 250 config FSL_LSCH2
 251         bool
 252         select SYS_FSL_HAS_CCI400
 253         select SYS_FSL_HAS_SEC
 254         select SYS_FSL_SEC_COMPAT_5
 255         select SYS_FSL_SEC_BE
 256
 257 config FSL_LSCH3
 258         bool
 259
 260 config NXP_LSCH3_2
 261         bool
 262
 263 config FSL_MC_ENET
 264         bool "Management Complex network"
 265         depends on ARCH_LS2080A || ARCH_LS1088A || ARCH_LX2160A
 266         default y
 267         select RESV_RAM
 268         help
 269           Enable Management Complex (MC) network
 270
 271 menu "Layerscape architecture"
 272         depends on FSL_LSCH2 || FSL_LSCH3
 273
 274 config FSL_LAYERSCAPE
 275         bool
 276
 277 config FSL_PCIE_COMPAT
 278         string "PCIe compatible of Kernel DT"
 279         depends on PCIE_LAYERSCAPE || PCIE_LAYERSCAPE_GEN4
 280         default "fsl,ls1012a-pcie" if ARCH_LS1012A
 281         default "fsl,ls1028a-pcie" if ARCH_LS1028A
 282         default "fsl,ls1043a-pcie" if ARCH_LS1043A
 283         default "fsl,ls1046a-pcie" if ARCH_LS1046A
 284         default "fsl,ls2080a-pcie" if ARCH_LS2080A
 285         default "fsl,ls1088a-pcie" if ARCH_LS1088A
 286         default "fsl,lx2160a-pcie" if ARCH_LX2160A
 287         help
 288           This compatible is used to find pci controller node in Kernel DT
 289           to complete fixup.
 290
 291 config HAS_FEATURE_GIC64K_ALIGN
 292         bool
 293         default y if ARCH_LS1043A
 294
 295 config HAS_FEATURE_ENHANCED_MSI
 296         bool
 297         default y if ARCH_LS1043A
 298
 299 menu "Layerscape PPA"
 300 config FSL_LS_PPA
 301         bool "FSL Layerscape PPA firmware support"
 302         depends on !ARMV8_PSCI
 303         select ARMV8_SEC_FIRMWARE_SUPPORT
 304         select SEC_FIRMWARE_ARMV8_PSCI
 305         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 306         help
 307           The FSL Primary Protected Application (PPA) is a software component
 308           which is loaded during boot stage, and then remains resident in RAM
 309           and runs in the TrustZone after boot.
 310           Say y to enable it.
 311
 312 config SPL_FSL_LS_PPA
 313         bool "FSL Layerscape PPA firmware support for SPL build"
 314         depends on !ARMV8_PSCI
 315         select SPL_ARMV8_SEC_FIRMWARE_SUPPORT
 316         select SEC_FIRMWARE_ARMV8_PSCI
 317         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 318         help
 319           The FSL Primary Protected Application (PPA) is a software component
 320           which is loaded during boot stage, and then remains resident in RAM
 321           and runs in the TrustZone after boot. This is to load PPA during SPL
 322           stage instead of the RAM version of U-Boot. Once PPA is initialized,
 323           the rest of U-Boot (including RAM version) runs at EL2.
 324 choice
 325         prompt "FSL Layerscape PPA firmware loading-media select"
 326         depends on FSL_LS_PPA
 327         default SYS_LS_PPA_FW_IN_MMC if SD_BOOT
 328         default SYS_LS_PPA_FW_IN_NAND if NAND_BOOT
 329         default SYS_LS_PPA_FW_IN_XIP
 330
 331 config SYS_LS_PPA_FW_IN_XIP
 332         bool "XIP"
 333         help
 334           Say Y here if the PPA firmware locate at XIP flash, such
 335           as NOR or QSPI flash.
 336
 337 config SYS_LS_PPA_FW_IN_MMC
 338         bool "eMMC or SD Card"
 339         help
 340           Say Y here if the PPA firmware locate at eMMC/SD card.
 341
 342 config SYS_LS_PPA_FW_IN_NAND
 343         bool "NAND"
 344         help
 345           Say Y here if the PPA firmware locate at NAND flash.
 346
 347 endchoice
 348
 349 config LS_PPA_ESBC_HDR_SIZE
 350         hex "Length of PPA ESBC header"
 351         depends on FSL_LS_PPA && CHAIN_OF_TRUST && !SYS_LS_PPA_FW_IN_XIP
 352         default 0x2000
 353         help
 354           Length (in bytes) of PPA ESBC header to be copied from MMC/SD or
 355           NAND to memory to validate PPA image.
 356
 357 endmenu
 358
 359 config SYS_FSL_ERRATUM_A008997
 360         bool "Workaround for USB PHY erratum A008997"
 361
 362 config SYS_FSL_ERRATUM_A009007
 363         bool
 364         help
 365           Workaround for USB PHY erratum A009007
 366
 367 config SYS_FSL_ERRATUM_A009008
 368         bool "Workaround for USB PHY erratum A009008"
 369
 370 config SYS_FSL_ERRATUM_A009798
 371         bool "Workaround for USB PHY erratum A009798"
 372
 373 config SYS_FSL_ERRATUM_A010315
 374         bool "Workaround for PCIe erratum A010315"
 375
 376 config SYS_FSL_ERRATUM_A010539
 377         bool "Workaround for PIN MUX erratum A010539"
 378
 379 config MAX_CPUS
 380         int "Maximum number of CPUs permitted for Layerscape"
 381         default 2 if ARCH_LS1028A
 382         default 4 if ARCH_LS1043A
 383         default 4 if ARCH_LS1046A
 384         default 16 if ARCH_LS2080A
 385         default 8 if ARCH_LS1088A
 386         default 16 if ARCH_LX2160A
 387         default 1
 388         help
 389           Set this number to the maximum number of possible CPUs in the SoC.
 390           SoCs may have multiple clusters with each cluster may have multiple
 391           ports. If some ports are reserved but higher ports are used for
 392           cores, count the reserved ports. This will allocate enough memory
 393           in spin table to properly handle all cores.
 394
 395 config EMC2305
 396         bool "Fan controller"
 397         help
 398          Enable the EMC2305 fan controller for configuration of fan
 399          speed.
 400
 401 config SECURE_BOOT
 402         bool "Secure Boot"
 403         help
 404                 Enable Freescale Secure Boot feature
 405
 406 config QSPI_AHB_INIT
 407         bool "Init the QSPI AHB bus"
 408         help
 409           The default setting for QSPI AHB bus just support 3bytes addressing.
 410           But some QSPI flash size up to 64MBytes, so initialize the QSPI AHB
 411           bus for those flashes to support the full QSPI flash size.
 412
 413 config SYS_CCI400_OFFSET
 414         hex "Offset for CCI400 base"
 415         depends on SYS_FSL_HAS_CCI400
 416         default 0x3090000 if ARCH_LS1088A || ARCH_LS1028A
 417         default 0x180000 if FSL_LSCH2
 418         help
 419           Offset for CCI400 base
 420           CCI400 base addr = CCSRBAR + CCI400_OFFSET
 421
 422 config SYS_FSL_IFC_BANK_COUNT
 423         int "Maximum banks of Integrated flash controller"
 424         depends on ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A || ARCH_LS1088A
 425         default 4 if ARCH_LS1043A
 426         default 4 if ARCH_LS1046A
 427         default 8 if ARCH_LS2080A || ARCH_LS1088A
 428
 429 config SYS_FSL_HAS_CCI400
 430         bool
 431
 432 config SYS_FSL_HAS_CCN504
 433         bool
 434
 435 config SYS_FSL_HAS_CCN508
 436         bool
 437
 438 config SYS_FSL_HAS_DP_DDR
 439         bool
 440
 441 config SYS_FSL_SRDS_1
 442         bool
 443
 444 config SYS_FSL_SRDS_2
 445         bool
 446
 447 config SYS_NXP_SRDS_3
 448         bool
 449
 450 config SYS_HAS_SERDES
 451         bool
 452
 453 config FSL_TZASC_1
 454         bool
 455
 456 config FSL_TZASC_2
 457         bool
 458
 459 config FSL_TZASC_400
 460         bool
 461
 462 config FSL_TZPC_BP147
 463         bool
 464 endmenu
 465
 466 menu "Layerscape clock tree configuration"
 467         depends on FSL_LSCH2 || FSL_LSCH3
 468
 469 config SYS_FSL_CLK
 470         bool "Enable clock tree initialization"
 471         default y
 472
 473 config CLUSTER_CLK_FREQ
 474         int "Reference clock of core cluster"
 475         depends on ARCH_LS1012A
 476         default 100000000
 477         help
 478           This number is the reference clock frequency of core PLL.
 479           For most platforms, the core PLL and Platform PLL have the same
 480           reference clock, but for some platforms, LS1012A for instance,
 481           they are provided sepatately.
 482
 483 config SYS_FSL_PCLK_DIV
 484         int "Platform clock divider"
 485         default 1 if ARCH_LS1028A
 486         default 1 if ARCH_LS1043A
 487         default 1 if ARCH_LS1046A
 488         default 1 if ARCH_LS1088A
 489         default 2
 490         help
 491           This is the divider that is used to derive Platform clock from
 492           Platform PLL, in another word:
 493                 Platform_clk = Platform_PLL_freq / this_divider
 494
 495 config SYS_FSL_DSPI_CLK_DIV
 496         int "DSPI clock divider"
 497         default 1 if ARCH_LS1043A
 498         default 2
 499         help
 500           This is the divider that is used to derive DSPI clock from Platform
 501           clock, in another word DSPI_clk = Platform_clk / this_divider.
 502
 503 config SYS_FSL_DUART_CLK_DIV
 504         int "DUART clock divider"
 505         default 1 if ARCH_LS1043A
 506         default 4 if ARCH_LX2160A
 507         default 2
 508         help
 509           This is the divider that is used to derive DUART clock from Platform
 510           clock, in another word DUART_clk = Platform_clk / this_divider.
 511
 512 config SYS_FSL_I2C_CLK_DIV
 513         int "I2C clock divider"
 514         default 1 if ARCH_LS1043A
 515         default 2
 516         help
 517           This is the divider that is used to derive I2C clock from Platform
 518           clock, in another word I2C_clk = Platform_clk / this_divider.
 519
 520 config SYS_FSL_IFC_CLK_DIV
 521         int "IFC clock divider"
 522         default 1 if ARCH_LS1043A
 523         default 2
 524         help
 525           This is the divider that is used to derive IFC clock from Platform
 526           clock, in another word IFC_clk = Platform_clk / this_divider.
 527
 528 config SYS_FSL_LPUART_CLK_DIV
 529         int "LPUART clock divider"
 530         default 1 if ARCH_LS1043A
 531         default 2
 532         help
 533           This is the divider that is used to derive LPUART clock from Platform
 534           clock, in another word LPUART_clk = Platform_clk / this_divider.
 535
 536 config SYS_FSL_SDHC_CLK_DIV
 537         int "SDHC clock divider"
 538         default 1 if ARCH_LS1043A
 539         default 1 if ARCH_LS1012A
 540         default 2
 541         help
 542           This is the divider that is used to derive SDHC clock from Platform
 543           clock, in another word SDHC_clk = Platform_clk / this_divider.
 544
 545 config SYS_FSL_QMAN_CLK_DIV
 546         int "QMAN clock divider"
 547         default 1 if ARCH_LS1043A
 548         default 2
 549         help
 550           This is the divider that is used to derive QMAN clock from Platform
 551           clock, in another word QMAN_clk = Platform_clk / this_divider.
 552 endmenu
 553
 554 config RESV_RAM
 555         bool
 556         help
 557           Reserve memory from the top, tracked by gd->arch.resv_ram. This
 558           reserved RAM can be used by special driver that resides in memory
 559           after U-Boot exits. It's up to implementation to allocate and allow
 560           access to this reserved memory. For example, the reserved RAM can
 561           be at the high end of physical memory. The reserve RAM may be
 562           excluded from memory bank(s) passed to OS, or marked as reserved.
 563
 564 config SYS_FSL_EC1
 565         bool
 566         help
 567           Ethernet controller 1, this is connected to
 568           MAC17 for LX2160A or to MAC3 for other SoCs
 569           Provides DPAA2 capabilities
 570
 571 config SYS_FSL_EC2
 572         bool
 573         help
 574           Ethernet controller 2, this is connected to
 575           MAC18 for LX2160A or to MAC4 for other SoCs
 576           Provides DPAA2 capabilities
 577
 578 config SYS_FSL_ERRATUM_A008336
 579         bool
 580
 581 config SYS_FSL_ERRATUM_A008514
 582         bool
 583
 584 config SYS_FSL_ERRATUM_A008585
 585         bool
 586
 587 config SYS_FSL_ERRATUM_A008850
 588         bool
 589
 590 config SYS_FSL_ERRATUM_A009203
 591         bool
 592
 593 config SYS_FSL_ERRATUM_A009635
 594         bool
 595
 596 config SYS_FSL_ERRATUM_A009660
 597         bool
 598
 599 config SYS_FSL_ERRATUM_A009929
 600         bool
 601
 602
 603 config SYS_FSL_HAS_RGMII
 604         bool
 605         depends on SYS_FSL_EC1 || SYS_FSL_EC2
 606
 607
 608 config SYS_MC_RSV_MEM_ALIGN
 609         hex "Management Complex reserved memory alignment"
 610         depends on RESV_RAM
 611         default 0x20000000 if ARCH_LS2080A || ARCH_LS1088A || ARCH_LX2160A
 612         help
 613           Reserved memory needs to be aligned for MC to use. Default value
 614           is 512MB.
 615
 616 config SPL_LDSCRIPT
 617         default "arch/arm/cpu/armv8/u-boot-spl.lds" if ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A
 618
 619 config HAS_FSL_XHCI_USB
 620         bool
 621         default y if ARCH_LS1043A || ARCH_LS1046A
 622         help
 623           For some SoC(such as LS1043A and LS1046A), USB and QE-HDLC multiplex use
 624           pins, select it when the pins are assigned to USB.
 625
 626 config TFABOOT
 627        bool "Support for booting from TFA"
 628        default n
 629        help
 630          Enabling this will make a U-Boot binary that is capable of being
 631          booted via TFA.