drivers/tty/serial/8250/8250_port.c

   1 /*
   2  *  Base port operations for 8250/16550-type serial ports
   3  *
   4  *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
   5  *  Split from 8250_core.c, Copyright (C) 2001 Russell King.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * A note about mapbase / membase
  13  *
  14  *  mapbase is the physical address of the IO port.
  15  *  membase is an 'ioremapped' cookie.
  16  */
  17
  18 #if defined(CONFIG_SERIAL_8250_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  19 #define SUPPORT_SYSRQ
  20 #endif
  21
  22 #include <linux/module.h>
  23 #include <linux/moduleparam.h>
  24 #include <linux/ioport.h>
  25 #include <linux/init.h>
  26 #include <linux/console.h>
  27 #include <linux/sysrq.h>
  28 #include <linux/delay.h>
  29 #include <linux/platform_device.h>
  30 #include <linux/tty.h>
  31 #include <linux/ratelimit.h>
  32 #include <linux/tty_flip.h>
  33 #include <linux/serial.h>
  34 #include <linux/serial_8250.h>
  35 #include <linux/nmi.h>
  36 #include <linux/mutex.h>
  37 #include <linux/slab.h>
  38 #include <linux/uaccess.h>
  39 #include <linux/pm_runtime.h>
  40
  41 #include <asm/io.h>
  42 #include <asm/irq.h>
  43
  44 #include "8250.h"
  45
  46 /*
  47  * Debugging.
  48  */
  49 #if 0
  50 #define DEBUG_AUTOCONF(fmt...)  printk(fmt)
  51 #else
  52 #define DEBUG_AUTOCONF(fmt...)  do { } while (0)
  53 #endif
  54
  55 #define BOTH_EMPTY      (UART_LSR_TEMT | UART_LSR_THRE)
  56
  57 /*
  58  * Here we define the default xmit fifo size used for each type of UART.
  59  */
  60 static const struct serial8250_config uart_config[] = {
  61         [PORT_UNKNOWN] = {
  62                 .name           = "unknown",
  63                 .fifo_size      = 1,
  64                 .tx_loadsz      = 1,
  65         },
  66         [PORT_8250] = {
  67                 .name           = "8250",
  68                 .fifo_size      = 1,
  69                 .tx_loadsz      = 1,
  70         },
  71         [PORT_16450] = {
  72                 .name           = "16450",
  73                 .fifo_size      = 1,
  74                 .tx_loadsz      = 1,
  75         },
  76         [PORT_16550] = {
  77                 .name           = "16550",
  78                 .fifo_size      = 1,
  79                 .tx_loadsz      = 1,
  80         },
  81         [PORT_16550A] = {
  82                 .name           = "16550A",
  83                 .fifo_size      = 16,
  84                 .tx_loadsz      = 16,
  85                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
  86                 .rxtrig_bytes   = {1, 4, 8, 14},
  87                 .flags          = UART_CAP_FIFO,
  88         },
  89         [PORT_CIRRUS] = {
  90                 .name           = "Cirrus",
  91                 .fifo_size      = 1,
  92                 .tx_loadsz      = 1,
  93         },
  94         [PORT_16650] = {
  95                 .name           = "ST16650",
  96                 .fifo_size      = 1,
  97                 .tx_loadsz      = 1,
  98                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
  99         },
 100         [PORT_16650V2] = {
 101                 .name           = "ST16650V2",
 102                 .fifo_size      = 32,
 103                 .tx_loadsz      = 16,
 104                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 105                                   UART_FCR_T_TRIG_00,
 106                 .rxtrig_bytes   = {8, 16, 24, 28},
 107                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 108         },
 109         [PORT_16750] = {
 110                 .name           = "TI16750",
 111                 .fifo_size      = 64,
 112                 .tx_loadsz      = 64,
 113                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10 |
 114                                   UART_FCR7_64BYTE,
 115                 .rxtrig_bytes   = {1, 16, 32, 56},
 116                 .flags          = UART_CAP_FIFO | UART_CAP_SLEEP | UART_CAP_AFE,
 117         },
 118         [PORT_STARTECH] = {
 119                 .name           = "Startech",
 120                 .fifo_size      = 1,
 121                 .tx_loadsz      = 1,
 122         },
 123         [PORT_16C950] = {
 124                 .name           = "16C950/954",
 125                 .fifo_size      = 128,
 126                 .tx_loadsz      = 128,
 127                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 128                 /* UART_CAP_EFR breaks billionon CF bluetooth card. */
 129                 .flags          = UART_CAP_FIFO | UART_CAP_SLEEP,
 130         },
 131         [PORT_16654] = {
 132                 .name           = "ST16654",
 133                 .fifo_size      = 64,
 134                 .tx_loadsz      = 32,
 135                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 136                                   UART_FCR_T_TRIG_10,
 137                 .rxtrig_bytes   = {8, 16, 56, 60},
 138                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 139         },
 140         [PORT_16850] = {
 141                 .name           = "XR16850",
 142                 .fifo_size      = 128,
 143                 .tx_loadsz      = 128,
 144                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 145                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 146         },
 147         [PORT_RSA] = {
 148                 .name           = "RSA",
 149                 .fifo_size      = 2048,
 150                 .tx_loadsz      = 2048,
 151                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_11,
 152                 .flags          = UART_CAP_FIFO,
 153         },
 154         [PORT_NS16550A] = {
 155                 .name           = "NS16550A",
 156                 .fifo_size      = 16,
 157                 .tx_loadsz      = 16,
 158                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 159                 .flags          = UART_CAP_FIFO | UART_NATSEMI,
 160         },
 161         [PORT_XSCALE] = {
 162                 .name           = "XScale",
 163                 .fifo_size      = 32,
 164                 .tx_loadsz      = 32,
 165                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 166                 .flags          = UART_CAP_FIFO | UART_CAP_UUE | UART_CAP_RTOIE,
 167         },
 168         [PORT_OCTEON] = {
 169                 .name           = "OCTEON",
 170                 .fifo_size      = 64,
 171                 .tx_loadsz      = 64,
 172                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 173                 .flags          = UART_CAP_FIFO,
 174         },
 175         [PORT_AR7] = {
 176                 .name           = "AR7",
 177                 .fifo_size      = 16,
 178                 .tx_loadsz      = 16,
 179                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_00,
 180                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 181         },
 182         [PORT_U6_16550A] = {
 183                 .name           = "U6_16550A",
 184                 .fifo_size      = 64,
 185                 .tx_loadsz      = 64,
 186                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 187                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 188         },
 189         [PORT_TEGRA] = {
 190                 .name           = "Tegra",
 191                 .fifo_size      = 32,
 192                 .tx_loadsz      = 8,
 193                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 194                                   UART_FCR_T_TRIG_01,
 195                 .rxtrig_bytes   = {1, 4, 8, 14},
 196                 .flags          = UART_CAP_FIFO | UART_CAP_RTOIE,
 197         },
 198         [PORT_XR17D15X] = {
 199                 .name           = "XR17D15X",
 200                 .fifo_size      = 64,
 201                 .tx_loadsz      = 64,
 202                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 203                 .flags          = UART_CAP_FIFO | UART_CAP_AFE | UART_CAP_EFR |
 204                                   UART_CAP_SLEEP,
 205         },
 206         [PORT_XR17V35X] = {
 207                 .name           = "XR17V35X",
 208                 .fifo_size      = 256,
 209                 .tx_loadsz      = 256,
 210                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_11 |
 211                                   UART_FCR_T_TRIG_11,
 212                 .flags          = UART_CAP_FIFO | UART_CAP_AFE | UART_CAP_EFR |
 213                                   UART_CAP_SLEEP,
 214         },
 215         [PORT_LPC3220] = {
 216                 .name           = "LPC3220",
 217                 .fifo_size      = 64,
 218                 .tx_loadsz      = 32,
 219                 .fcr            = UART_FCR_DMA_SELECT | UART_FCR_ENABLE_FIFO |
 220                                   UART_FCR_R_TRIG_00 | UART_FCR_T_TRIG_00,
 221                 .flags          = UART_CAP_FIFO,
 222         },
 223         [PORT_BRCM_TRUMANAGE] = {
 224                 .name           = "TruManage",
 225                 .fifo_size      = 1,
 226                 .tx_loadsz      = 1024,
 227                 .flags          = UART_CAP_HFIFO,
 228         },
 229         [PORT_8250_CIR] = {
 230                 .name           = "CIR port"
 231         },
 232         [PORT_ALTR_16550_F32] = {
 233                 .name           = "Altera 16550 FIFO32",
 234                 .fifo_size      = 32,
 235                 .tx_loadsz      = 32,
 236                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 237                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 238         },
 239         [PORT_ALTR_16550_F64] = {
 240                 .name           = "Altera 16550 FIFO64",
 241                 .fifo_size      = 64,
 242                 .tx_loadsz      = 64,
 243                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 244                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 245         },
 246         [PORT_ALTR_16550_F128] = {
 247                 .name           = "Altera 16550 FIFO128",
 248                 .fifo_size      = 128,
 249                 .tx_loadsz      = 128,
 250                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 251                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 252         },
 253 /* tx_loadsz is set to 63-bytes instead of 64-bytes to implement
 254 workaround of errata A-008006 which states that tx_loadsz should  be
 255 configured less than Maximum supported fifo bytes */
 256         [PORT_16550A_FSL64] = {
 257                 .name           = "16550A_FSL64",
 258                 .fifo_size      = 64,
 259                 .tx_loadsz      = 63,
 260                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10 |
 261                                   UART_FCR7_64BYTE,
 262                 .flags          = UART_CAP_FIFO,
 263         },
 264         [PORT_RT2880] = {
 265                 .name           = "Palmchip BK-3103",
 266                 .fifo_size      = 16,
 267                 .tx_loadsz      = 16,
 268                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 269                 .rxtrig_bytes   = {1, 4, 8, 14},
 270                 .flags          = UART_CAP_FIFO,
 271         },
 272 };
 273
 274 /* Uart divisor latch read */
 275 static int default_serial_dl_read(struct uart_8250_port *up)
 276 {
 277         return serial_in(up, UART_DLL) | serial_in(up, UART_DLM) << 8;
 278 }
 279
 280 /* Uart divisor latch write */
 281 static void default_serial_dl_write(struct uart_8250_port *up, int value)
 282 {
 283         serial_out(up, UART_DLL, value & 0xff);
 284         serial_out(up, UART_DLM, value >> 8 & 0xff);
 285 }
 286
 287 #ifdef CONFIG_SERIAL_8250_RT288X
 288
 289 /* Au1x00/RT288x UART hardware has a weird register layout */
 290 static const s8 au_io_in_map[8] = {
 291          0,     /* UART_RX  */
 292          2,     /* UART_IER */
 293          3,     /* UART_IIR */
 294          5,     /* UART_LCR */
 295          6,     /* UART_MCR */
 296          7,     /* UART_LSR */
 297          8,     /* UART_MSR */
 298         -1,     /* UART_SCR (unmapped) */
 299 };
 300
 301 static const s8 au_io_out_map[8] = {
 302          1,     /* UART_TX  */
 303          2,     /* UART_IER */
 304          4,     /* UART_FCR */
 305          5,     /* UART_LCR */
 306          6,     /* UART_MCR */
 307         -1,     /* UART_LSR (unmapped) */
 308         -1,     /* UART_MSR (unmapped) */
 309         -1,     /* UART_SCR (unmapped) */
 310 };
 311
 312 static unsigned int au_serial_in(struct uart_port *p, int offset)
 313 {
 314         if (offset >= ARRAY_SIZE(au_io_in_map))
 315                 return UINT_MAX;
 316         offset = au_io_in_map[offset];
 317         if (offset < 0)
 318                 return UINT_MAX;
 319         return __raw_readl(p->membase + (offset << p->regshift));
 320 }
 321
 322 static void au_serial_out(struct uart_port *p, int offset, int value)
 323 {
 324         if (offset >= ARRAY_SIZE(au_io_out_map))
 325                 return;
 326         offset = au_io_out_map[offset];
 327         if (offset < 0)
 328                 return;
 329         __raw_writel(value, p->membase + (offset << p->regshift));
 330 }
 331
 332 /* Au1x00 haven't got a standard divisor latch */
 333 static int au_serial_dl_read(struct uart_8250_port *up)
 334 {
 335         return __raw_readl(up->port.membase + 0x28);
 336 }
 337
 338 static void au_serial_dl_write(struct uart_8250_port *up, int value)
 339 {
 340         __raw_writel(value, up->port.membase + 0x28);
 341 }
 342
 343 #endif
 344
 345 static unsigned int hub6_serial_in(struct uart_port *p, int offset)
 346 {
 347         offset = offset << p->regshift;
 348         outb(p->hub6 - 1 + offset, p->iobase);
 349         return inb(p->iobase + 1);
 350 }
 351
 352 static void hub6_serial_out(struct uart_port *p, int offset, int value)
 353 {
 354         offset = offset << p->regshift;
 355         outb(p->hub6 - 1 + offset, p->iobase);
 356         outb(value, p->iobase + 1);
 357 }
 358
 359 static unsigned int mem_serial_in(struct uart_port *p, int offset)
 360 {
 361         offset = offset << p->regshift;
 362         return readb(p->membase + offset);
 363 }
 364
 365 static void mem_serial_out(struct uart_port *p, int offset, int value)
 366 {
 367         offset = offset << p->regshift;
 368         writeb(value, p->membase + offset);
 369 }
 370
 371 static void mem16_serial_out(struct uart_port *p, int offset, int value)
 372 {
 373         offset = offset << p->regshift;
 374         writew(value, p->membase + offset);
 375 }
 376
 377 static unsigned int mem16_serial_in(struct uart_port *p, int offset)
 378 {
 379         offset = offset << p->regshift;
 380         return readw(p->membase + offset);
 381 }
 382
 383 static void mem32_serial_out(struct uart_port *p, int offset, int value)
 384 {
 385         offset = offset << p->regshift;
 386         writel(value, p->membase + offset);
 387 }
 388
 389 static unsigned int mem32_serial_in(struct uart_port *p, int offset)
 390 {
 391         offset = offset << p->regshift;
 392         return readl(p->membase + offset);
 393 }
 394
 395 static void mem32be_serial_out(struct uart_port *p, int offset, int value)
 396 {
 397         offset = offset << p->regshift;
 398         iowrite32be(value, p->membase + offset);
 399 }
 400
 401 static unsigned int mem32be_serial_in(struct uart_port *p, int offset)
 402 {
 403         offset = offset << p->regshift;
 404         return ioread32be(p->membase + offset);
 405 }
 406
 407 static unsigned int io_serial_in(struct uart_port *p, int offset)
 408 {
 409         offset = offset << p->regshift;
 410         return inb(p->iobase + offset);
 411 }
 412
 413 static void io_serial_out(struct uart_port *p, int offset, int value)
 414 {
 415         offset = offset << p->regshift;
 416         outb(value, p->iobase + offset);
 417 }
 418
 419 static int serial8250_default_handle_irq(struct uart_port *port);
 420 static int exar_handle_irq(struct uart_port *port);
 421
 422 static void set_io_from_upio(struct uart_port *p)
 423 {
 424         struct uart_8250_port *up = up_to_u8250p(p);
 425
 426         up->dl_read = default_serial_dl_read;
 427         up->dl_write = default_serial_dl_write;
 428
 429         switch (p->iotype) {
 430         case UPIO_HUB6:
 431                 p->serial_in = hub6_serial_in;
 432                 p->serial_out = hub6_serial_out;
 433                 break;
 434
 435         case UPIO_MEM:
 436                 p->serial_in = mem_serial_in;
 437                 p->serial_out = mem_serial_out;
 438                 break;
 439
 440         case UPIO_MEM16:
 441                 p->serial_in = mem16_serial_in;
 442                 p->serial_out = mem16_serial_out;
 443                 break;
 444
 445         case UPIO_MEM32:
 446                 p->serial_in = mem32_serial_in;
 447                 p->serial_out = mem32_serial_out;
 448                 break;
 449
 450         case UPIO_MEM32BE:
 451                 p->serial_in = mem32be_serial_in;
 452                 p->serial_out = mem32be_serial_out;
 453                 break;
 454
 455 #ifdef CONFIG_SERIAL_8250_RT288X
 456         case UPIO_AU:
 457                 p->serial_in = au_serial_in;
 458                 p->serial_out = au_serial_out;
 459                 up->dl_read = au_serial_dl_read;
 460                 up->dl_write = au_serial_dl_write;
 461                 break;
 462 #endif
 463
 464         default:
 465                 p->serial_in = io_serial_in;
 466                 p->serial_out = io_serial_out;
 467                 break;
 468         }
 469         /* Remember loaded iotype */
 470         up->cur_iotype = p->iotype;
 471         p->handle_irq = serial8250_default_handle_irq;
 472 }
 473
 474 static void
 475 serial_port_out_sync(struct uart_port *p, int offset, int value)
 476 {
 477         switch (p->iotype) {
 478         case UPIO_MEM:
 479         case UPIO_MEM16:
 480         case UPIO_MEM32:
 481         case UPIO_MEM32BE:
 482         case UPIO_AU:
 483                 p->serial_out(p, offset, value);
 484                 p->serial_in(p, UART_LCR);      /* safe, no side-effects */
 485                 break;
 486         default:
 487                 p->serial_out(p, offset, value);
 488         }
 489 }
 490
 491 /*
 492  * For the 16C950
 493  */
 494 static void serial_icr_write(struct uart_8250_port *up, int offset, int value)
 495 {
 496         serial_out(up, UART_SCR, offset);
 497         serial_out(up, UART_ICR, value);
 498 }
 499
 500 static unsigned int serial_icr_read(struct uart_8250_port *up, int offset)
 501 {
 502         unsigned int value;
 503
 504         serial_icr_write(up, UART_ACR, up->acr | UART_ACR_ICRRD);
 505         serial_out(up, UART_SCR, offset);
 506         value = serial_in(up, UART_ICR);
 507         serial_icr_write(up, UART_ACR, up->acr);
 508
 509         return value;
 510 }
 511
 512 /*
 513  * FIFO support.
 514  */
 515 static void serial8250_clear_fifos(struct uart_8250_port *p)
 516 {
 517         if (p->capabilities & UART_CAP_FIFO) {
 518                 serial_out(p, UART_FCR, UART_FCR_ENABLE_FIFO);
 519                 serial_out(p, UART_FCR, UART_FCR_ENABLE_FIFO |
 520                                UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT);
 521                 serial_out(p, UART_FCR, 0);
 522         }
 523 }
 524
 525 void serial8250_clear_and_reinit_fifos(struct uart_8250_port *p)
 526 {
 527         serial8250_clear_fifos(p);
 528         serial_out(p, UART_FCR, p->fcr);
 529 }
 530 EXPORT_SYMBOL_GPL(serial8250_clear_and_reinit_fifos);
 531
 532 void serial8250_rpm_get(struct uart_8250_port *p)
 533 {
 534         if (!(p->capabilities & UART_CAP_RPM))
 535                 return;
 536         pm_runtime_get_sync(p->port.dev);
 537 }
 538 EXPORT_SYMBOL_GPL(serial8250_rpm_get);
 539
 540 void serial8250_rpm_put(struct uart_8250_port *p)
 541 {
 542         if (!(p->capabilities & UART_CAP_RPM))
 543                 return;
 544         pm_runtime_mark_last_busy(p->port.dev);
 545         pm_runtime_put_autosuspend(p->port.dev);
 546 }
 547 EXPORT_SYMBOL_GPL(serial8250_rpm_put);
 548
 549 /*
 550  * These two wrappers ensure that enable_runtime_pm_tx() can be called more than
 551  * once and disable_runtime_pm_tx() will still disable RPM because the fifo is
 552  * empty and the HW can idle again.
 553  */
 554 static void serial8250_rpm_get_tx(struct uart_8250_port *p)
 555 {
 556         unsigned char rpm_active;
 557
 558         if (!(p->capabilities & UART_CAP_RPM))
 559                 return;
 560
 561         rpm_active = xchg(&p->rpm_tx_active, 1);
 562         if (rpm_active)
 563                 return;
 564         pm_runtime_get_sync(p->port.dev);
 565 }
 566
 567 static void serial8250_rpm_put_tx(struct uart_8250_port *p)
 568 {
 569         unsigned char rpm_active;
 570
 571         if (!(p->capabilities & UART_CAP_RPM))
 572                 return;
 573
 574         rpm_active = xchg(&p->rpm_tx_active, 0);
 575         if (!rpm_active)
 576                 return;
 577         pm_runtime_mark_last_busy(p->port.dev);
 578         pm_runtime_put_autosuspend(p->port.dev);
 579 }
 580
 581 /*
 582  * IER sleep support.  UARTs which have EFRs need the "extended
 583  * capability" bit enabled.  Note that on XR16C850s, we need to
 584  * reset LCR to write to IER.
 585  */
 586 static void serial8250_set_sleep(struct uart_8250_port *p, int sleep)
 587 {
 588         unsigned char lcr = 0, efr = 0;
 589         /*
 590          * Exar UARTs have a SLEEP register that enables or disables
 591          * each UART to enter sleep mode separately.  On the XR17V35x the
 592          * register is accessible to each UART at the UART_EXAR_SLEEP
 593          * offset but the UART channel may only write to the corresponding
 594          * bit.
 595          */
 596         serial8250_rpm_get(p);
 597         if ((p->port.type == PORT_XR17V35X) ||
 598            (p->port.type == PORT_XR17D15X)) {
 599                 serial_out(p, UART_EXAR_SLEEP, sleep ? 0xff : 0);
 600                 goto out;
 601         }
 602
 603         if (p->capabilities & UART_CAP_SLEEP) {
 604                 if (p->capabilities & UART_CAP_EFR) {
 605                         lcr = serial_in(p, UART_LCR);
 606                         efr = serial_in(p, UART_EFR);
 607                         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_B);
 608                         serial_out(p, UART_EFR, UART_EFR_ECB);
 609                         serial_out(p, UART_LCR, 0);
 610                 }
 611                 serial_out(p, UART_IER, sleep ? UART_IERX_SLEEP : 0);
 612                 if (p->capabilities & UART_CAP_EFR) {
 613                         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_B);
 614                         serial_out(p, UART_EFR, efr);
 615                         serial_out(p, UART_LCR, lcr);
 616                 }
 617         }
 618 out:
 619         serial8250_rpm_put(p);
 620 }
 621
 622 #ifdef CONFIG_SERIAL_8250_RSA
 623 /*
 624  * Attempts to turn on the RSA FIFO.  Returns zero on failure.
 625  * We set the port uart clock rate if we succeed.
 626  */
 627 static int __enable_rsa(struct uart_8250_port *up)
 628 {
 629         unsigned char mode;
 630         int result;
 631
 632         mode = serial_in(up, UART_RSA_MSR);
 633         result = mode & UART_RSA_MSR_FIFO;
 634
 635         if (!result) {
 636                 serial_out(up, UART_RSA_MSR, mode | UART_RSA_MSR_FIFO);
 637                 mode = serial_in(up, UART_RSA_MSR);
 638                 result = mode & UART_RSA_MSR_FIFO;
 639         }
 640
 641         if (result)
 642                 up->port.uartclk = SERIAL_RSA_BAUD_BASE * 16;
 643
 644         return result;
 645 }
 646
 647 static void enable_rsa(struct uart_8250_port *up)
 648 {
 649         if (up->port.type == PORT_RSA) {
 650                 if (up->port.uartclk != SERIAL_RSA_BAUD_BASE * 16) {
 651                         spin_lock_irq(&up->port.lock);
 652                         __enable_rsa(up);
 653                         spin_unlock_irq(&up->port.lock);
 654                 }
 655                 if (up->port.uartclk == SERIAL_RSA_BAUD_BASE * 16)
 656                         serial_out(up, UART_RSA_FRR, 0);
 657         }
 658 }
 659
 660 /*
 661  * Attempts to turn off the RSA FIFO.  Returns zero on failure.
 662  * It is unknown why interrupts were disabled in here.  However,
 663  * the caller is expected to preserve this behaviour by grabbing
 664  * the spinlock before calling this function.
 665  */
 666 static void disable_rsa(struct uart_8250_port *up)
 667 {
 668         unsigned char mode;
 669         int result;
 670
 671         if (up->port.type == PORT_RSA &&
 672             up->port.uartclk == SERIAL_RSA_BAUD_BASE * 16) {
 673                 spin_lock_irq(&up->port.lock);
 674
 675                 mode = serial_in(up, UART_RSA_MSR);
 676                 result = !(mode & UART_RSA_MSR_FIFO);
 677
 678                 if (!result) {
 679                         serial_out(up, UART_RSA_MSR, mode & ~UART_RSA_MSR_FIFO);
 680                         mode = serial_in(up, UART_RSA_MSR);
 681                         result = !(mode & UART_RSA_MSR_FIFO);
 682                 }
 683
 684                 if (result)
 685                         up->port.uartclk = SERIAL_RSA_BAUD_BASE_LO * 16;
 686                 spin_unlock_irq(&up->port.lock);
 687         }
 688 }
 689 #endif /* CONFIG_SERIAL_8250_RSA */
 690
 691 /*
 692  * This is a quickie test to see how big the FIFO is.
 693  * It doesn't work at all the time, more's the pity.
 694  */
 695 static int size_fifo(struct uart_8250_port *up)
 696 {
 697         unsigned char old_fcr, old_mcr, old_lcr;
 698         unsigned short old_dl;
 699         int count;
 700
 701         old_lcr = serial_in(up, UART_LCR);
 702         serial_out(up, UART_LCR, 0);
 703         old_fcr = serial_in(up, UART_FCR);
 704         old_mcr = serial_in(up, UART_MCR);
 705         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO |
 706                     UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT);
 707         serial_out(up, UART_MCR, UART_MCR_LOOP);
 708         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
 709         old_dl = serial_dl_read(up);
 710         serial_dl_write(up, 0x0001);
 711         serial_out(up, UART_LCR, 0x03);
 712         for (count = 0; count < 256; count++)
 713                 serial_out(up, UART_TX, count);
 714         mdelay(20);/* FIXME - schedule_timeout */
 715         for (count = 0; (serial_in(up, UART_LSR) & UART_LSR_DR) &&
 716              (count < 256); count++)
 717                 serial_in(up, UART_RX);
 718         serial_out(up, UART_FCR, old_fcr);
 719         serial_out(up, UART_MCR, old_mcr);
 720         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
 721         serial_dl_write(up, old_dl);
 722         serial_out(up, UART_LCR, old_lcr);
 723
 724         return count;
 725 }
 726
 727 /*
 728  * Read UART ID using the divisor method - set DLL and DLM to zero
 729  * and the revision will be in DLL and device type in DLM.  We
 730  * preserve the device state across this.
 731  */
 732 static unsigned int autoconfig_read_divisor_id(struct uart_8250_port *p)
 733 {
 734         unsigned char old_dll, old_dlm, old_lcr;
 735         unsigned int id;
 736
 737         old_lcr = serial_in(p, UART_LCR);
 738         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_A);
 739
 740         old_dll = serial_in(p, UART_DLL);
 741         old_dlm = serial_in(p, UART_DLM);
 742
 743         serial_out(p, UART_DLL, 0);
 744         serial_out(p, UART_DLM, 0);
 745
 746         id = serial_in(p, UART_DLL) | serial_in(p, UART_DLM) << 8;
 747
 748         serial_out(p, UART_DLL, old_dll);
 749         serial_out(p, UART_DLM, old_dlm);
 750         serial_out(p, UART_LCR, old_lcr);
 751
 752         return id;
 753 }
 754
 755 /*
 756  * This is a helper routine to autodetect StarTech/Exar/Oxsemi UART's.
 757  * When this function is called we know it is at least a StarTech
 758  * 16650 V2, but it might be one of several StarTech UARTs, or one of
 759  * its clones.  (We treat the broken original StarTech 16650 V1 as a
 760  * 16550, and why not?  Startech doesn't seem to even acknowledge its
 761  * existence.)
 762  *
 763  * What evil have men's minds wrought...
 764  */
 765 static void autoconfig_has_efr(struct uart_8250_port *up)
 766 {
 767         unsigned int id1, id2, id3, rev;
 768
 769         /*
 770          * Everything with an EFR has SLEEP
 771          */
 772         up->capabilities |= UART_CAP_EFR | UART_CAP_SLEEP;
 773
 774         /*
 775          * First we check to see if it's an Oxford Semiconductor UART.
 776          *
 777          * If we have to do this here because some non-National
 778          * Semiconductor clone chips lock up if you try writing to the
 779          * LSR register (which serial_icr_read does)
 780          */
 781
 782         /*
 783          * Check for Oxford Semiconductor 16C950.
 784          *
 785          * EFR [4] must be set else this test fails.
 786          *
 787          * This shouldn't be necessary, but Mike Hudson (Exoray@isys.ca)
 788          * claims that it's needed for 952 dual UART's (which are not
 789          * recommended for new designs).
 790          */
 791         up->acr = 0;
 792         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
 793         serial_out(up, UART_EFR, UART_EFR_ECB);
 794         serial_out(up, UART_LCR, 0x00);
 795         id1 = serial_icr_read(up, UART_ID1);
 796         id2 = serial_icr_read(up, UART_ID2);
 797         id3 = serial_icr_read(up, UART_ID3);
 798         rev = serial_icr_read(up, UART_REV);
 799
 800         DEBUG_AUTOCONF("950id=%02x:%02x:%02x:%02x ", id1, id2, id3, rev);
 801
 802         if (id1 == 0x16 && id2 == 0xC9 &&
 803             (id3 == 0x50 || id3 == 0x52 || id3 == 0x54)) {
 804                 up->port.type = PORT_16C950;
 805
 806                 /*
 807                  * Enable work around for the Oxford Semiconductor 952 rev B
 808                  * chip which causes it to seriously miscalculate baud rates
 809                  * when DLL is 0.
 810                  */
 811                 if (id3 == 0x52 && rev == 0x01)
 812                         up->bugs |= UART_BUG_QUOT;
 813                 return;
 814         }
 815
 816         /*
 817          * We check for a XR16C850 by setting DLL and DLM to 0, and then
 818          * reading back DLL and DLM.  The chip type depends on the DLM
 819          * value read back:
 820          *  0x10 - XR16C850 and the DLL contains the chip revision.
 821          *  0x12 - XR16C2850.
 822          *  0x14 - XR16C854.
 823          */
 824         id1 = autoconfig_read_divisor_id(up);
 825         DEBUG_AUTOCONF("850id=%04x ", id1);
 826
 827         id2 = id1 >> 8;
 828         if (id2 == 0x10 || id2 == 0x12 || id2 == 0x14) {
 829                 up->port.type = PORT_16850;
 830                 return;
 831         }
 832
 833         /*
 834          * It wasn't an XR16C850.
 835          *
 836          * We distinguish between the '654 and the '650 by counting
 837          * how many bytes are in the FIFO.  I'm using this for now,
 838          * since that's the technique that was sent to me in the
 839          * serial driver update, but I'm not convinced this works.
 840          * I've had problems doing this in the past.  -TYT
 841          */
 842         if (size_fifo(up) == 64)
 843                 up->port.type = PORT_16654;
 844         else
 845                 up->port.type = PORT_16650V2;
 846 }
 847
 848 /*
 849  * We detected a chip without a FIFO.  Only two fall into
 850  * this category - the original 8250 and the 16450.  The
 851  * 16450 has a scratch register (accessible with LCR=0)
 852  */
 853 static void autoconfig_8250(struct uart_8250_port *up)
 854 {
 855         unsigned char scratch, status1, status2;
 856
 857         up->port.type = PORT_8250;
 858
 859         scratch = serial_in(up, UART_SCR);
 860         serial_out(up, UART_SCR, 0xa5);
 861         status1 = serial_in(up, UART_SCR);
 862         serial_out(up, UART_SCR, 0x5a);
 863         status2 = serial_in(up, UART_SCR);
 864         serial_out(up, UART_SCR, scratch);
 865
 866         if (status1 == 0xa5 && status2 == 0x5a)
 867                 up->port.type = PORT_16450;
 868 }
 869
 870 static int broken_efr(struct uart_8250_port *up)
 871 {
 872         /*
 873          * Exar ST16C2550 "A2" devices incorrectly detect as
 874          * having an EFR, and report an ID of 0x0201.  See
 875          * http://linux.derkeiler.com/Mailing-Lists/Kernel/2004-11/4812.html
 876          */
 877         if (autoconfig_read_divisor_id(up) == 0x0201 && size_fifo(up) == 16)
 878                 return 1;
 879
 880         return 0;
 881 }
 882
 883 /*
 884  * We know that the chip has FIFOs.  Does it have an EFR?  The
 885  * EFR is located in the same register position as the IIR and
 886  * we know the top two bits of the IIR are currently set.  The
 887  * EFR should contain zero.  Try to read the EFR.
 888  */
 889 static void autoconfig_16550a(struct uart_8250_port *up)
 890 {
 891         unsigned char status1, status2;
 892         unsigned int iersave;
 893
 894         up->port.type = PORT_16550A;
 895         up->capabilities |= UART_CAP_FIFO;
 896
 897         /*
 898          * XR17V35x UARTs have an extra divisor register, DLD
 899          * that gets enabled with when DLAB is set which will
 900          * cause the device to incorrectly match and assign
 901          * port type to PORT_16650.  The EFR for this UART is
 902          * found at offset 0x09. Instead check the Deice ID (DVID)
 903          * register for a 2, 4 or 8 port UART.
 904          */
 905         if (up->port.flags & UPF_EXAR_EFR) {
 906                 status1 = serial_in(up, UART_EXAR_DVID);
 907                 if (status1 == 0x82 || status1 == 0x84 || status1 == 0x88) {
 908                         DEBUG_AUTOCONF("Exar XR17V35x ");
 909                         up->port.type = PORT_XR17V35X;
 910                         up->capabilities |= UART_CAP_AFE | UART_CAP_EFR |
 911                                                 UART_CAP_SLEEP;
 912
 913                         return;
 914                 }
 915
 916         }
 917
 918         /*
 919          * Check for presence of the EFR when DLAB is set.
 920          * Only ST16C650V1 UARTs pass this test.
 921          */
 922         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
 923         if (serial_in(up, UART_EFR) == 0) {
 924                 serial_out(up, UART_EFR, 0xA8);
 925                 if (serial_in(up, UART_EFR) != 0) {
 926                         DEBUG_AUTOCONF("EFRv1 ");
 927                         up->port.type = PORT_16650;
 928                         up->capabilities |= UART_CAP_EFR | UART_CAP_SLEEP;
 929                 } else {
 930                         serial_out(up, UART_LCR, 0);
 931                         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO |
 932                                    UART_FCR7_64BYTE);
 933                         status1 = serial_in(up, UART_IIR) >> 5;
 934                         serial_out(up, UART_FCR, 0);
 935                         serial_out(up, UART_LCR, 0);
 936
 937                         if (status1 == 7)
 938                                 up->port.type = PORT_16550A_FSL64;
 939                         else
 940                                 DEBUG_AUTOCONF("Motorola 8xxx DUART ");
 941                 }
 942                 serial_out(up, UART_EFR, 0);
 943                 return;
 944         }
 945
 946         /*
 947          * Maybe it requires 0xbf to be written to the LCR.
 948          * (other ST16C650V2 UARTs, TI16C752A, etc)
 949          */
 950         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
 951         if (serial_in(up, UART_EFR) == 0 && !broken_efr(up)) {
 952                 DEBUG_AUTOCONF("EFRv2 ");
 953                 autoconfig_has_efr(up);
 954                 return;
 955         }
 956
 957         /*
 958          * Check for a National Semiconductor SuperIO chip.
 959          * Attempt to switch to bank 2, read the value of the LOOP bit
 960          * from EXCR1. Switch back to bank 0, change it in MCR. Then
 961          * switch back to bank 2, read it from EXCR1 again and check
 962          * it's changed. If so, set baud_base in EXCR2 to 921600. -- dwmw2
 963          */
 964         serial_out(up, UART_LCR, 0);
 965         status1 = serial_in(up, UART_MCR);
 966         serial_out(up, UART_LCR, 0xE0);
 967         status2 = serial_in(up, 0x02); /* EXCR1 */
 968
 969         if (!((status2 ^ status1) & UART_MCR_LOOP)) {
 970                 serial_out(up, UART_LCR, 0);
 971                 serial_out(up, UART_MCR, status1 ^ UART_MCR_LOOP);
 972                 serial_out(up, UART_LCR, 0xE0);
 973                 status2 = serial_in(up, 0x02); /* EXCR1 */
 974                 serial_out(up, UART_LCR, 0);
 975                 serial_out(up, UART_MCR, status1);
 976
 977                 if ((status2 ^ status1) & UART_MCR_LOOP) {
 978                         unsigned short quot;
 979
 980                         serial_out(up, UART_LCR, 0xE0);
 981
 982                         quot = serial_dl_read(up);
 983                         quot <<= 3;
 984
 985                         if (ns16550a_goto_highspeed(up))
 986                                 serial_dl_write(up, quot);
 987
 988                         serial_out(up, UART_LCR, 0);
 989
 990                         up->port.uartclk = 921600*16;
 991                         up->port.type = PORT_NS16550A;
 992                         up->capabilities |= UART_NATSEMI;
 993                         return;
 994                 }
 995         }
 996
 997         /*
 998          * No EFR.  Try to detect a TI16750, which only sets bit 5 of
 999          * the IIR when 64 byte FIFO mode is enabled when DLAB is set.
1000          * Try setting it with and without DLAB set.  Cheap clones
1001          * set bit 5 without DLAB set.
1002          */
1003         serial_out(up, UART_LCR, 0);
1004         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO | UART_FCR7_64BYTE);
1005         status1 = serial_in(up, UART_IIR) >> 5;
1006         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1007         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
1008         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO | UART_FCR7_64BYTE);
1009         status2 = serial_in(up, UART_IIR) >> 5;
1010         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1011         serial_out(up, UART_LCR, 0);
1012
1013         DEBUG_AUTOCONF("iir1=%d iir2=%d ", status1, status2);
1014
1015         if (status1 == 6 && status2 == 7) {
1016                 up->port.type = PORT_16750;
1017                 up->capabilities |= UART_CAP_AFE | UART_CAP_SLEEP;
1018                 return;
1019         }
1020
1021         /*
1022          * Try writing and reading the UART_IER_UUE bit (b6).
1023          * If it works, this is probably one of the Xscale platform's
1024          * internal UARTs.
1025          * We're going to explicitly set the UUE bit to 0 before
1026          * trying to write and read a 1 just to make sure it's not
1027          * already a 1 and maybe locked there before we even start start.
1028          */
1029         iersave = serial_in(up, UART_IER);
1030         serial_out(up, UART_IER, iersave & ~UART_IER_UUE);
1031         if (!(serial_in(up, UART_IER) & UART_IER_UUE)) {
1032                 /*
1033                  * OK it's in a known zero state, try writing and reading
1034                  * without disturbing the current state of the other bits.
1035                  */
1036                 serial_out(up, UART_IER, iersave | UART_IER_UUE);
1037                 if (serial_in(up, UART_IER) & UART_IER_UUE) {
1038                         /*
1039                          * It's an Xscale.
1040                          * We'll leave the UART_IER_UUE bit set to 1 (enabled).
1041                          */
1042                         DEBUG_AUTOCONF("Xscale ");
1043                         up->port.type = PORT_XSCALE;
1044                         up->capabilities |= UART_CAP_UUE | UART_CAP_RTOIE;
1045                         return;
1046                 }
1047         } else {
1048                 /*
1049                  * If we got here we couldn't force the IER_UUE bit to 0.
1050                  * Log it and continue.
1051                  */
1052                 DEBUG_AUTOCONF("Couldn't force IER_UUE to 0 ");
1053         }
1054         serial_out(up, UART_IER, iersave);
1055
1056         /*
1057          * Exar uarts have EFR in a weird location
1058          */
1059         if (up->port.flags & UPF_EXAR_EFR) {
1060                 DEBUG_AUTOCONF("Exar XR17D15x ");
1061                 up->port.type = PORT_XR17D15X;
1062                 up->capabilities |= UART_CAP_AFE | UART_CAP_EFR |
1063                                     UART_CAP_SLEEP;
1064
1065                 return;
1066         }
1067
1068         /*
1069          * We distinguish between 16550A and U6 16550A by counting
1070          * how many bytes are in the FIFO.
1071          */
1072         if (up->port.type == PORT_16550A && size_fifo(up) == 64) {
1073                 up->port.type = PORT_U6_16550A;
1074                 up->capabilities |= UART_CAP_AFE;
1075         }
1076 }
1077
1078 /*
1079  * This routine is called by rs_init() to initialize a specific serial
1080  * port.  It determines what type of UART chip this serial port is
1081  * using: 8250, 16450, 16550, 16550A.  The important question is
1082  * whether or not this UART is a 16550A or not, since this will
1083  * determine whether or not we can use its FIFO features or not.
1084  */
1085 static void autoconfig(struct uart_8250_port *up)
1086 {
1087         unsigned char status1, scratch, scratch2, scratch3;
1088         unsigned char save_lcr, save_mcr;
1089         struct uart_port *port = &up->port;
1090         unsigned long flags;
1091         unsigned int old_capabilities;
1092
1093         if (!port->iobase && !port->mapbase && !port->membase)
1094                 return;
1095
1096         DEBUG_AUTOCONF("ttyS%d: autoconf (0x%04lx, 0x%p): ",
1097                        serial_index(port), port->iobase, port->membase);
1098
1099         /*
1100          * We really do need global IRQs disabled here - we're going to
1101          * be frobbing the chips IRQ enable register to see if it exists.
1102          */
1103         spin_lock_irqsave(&port->lock, flags);
1104
1105         up->capabilities = 0;
1106         up->bugs = 0;
1107
1108         if (!(port->flags & UPF_BUGGY_UART)) {
1109                 /*
1110                  * Do a simple existence test first; if we fail this,
1111                  * there's no point trying anything else.
1112                  *
1113                  * 0x80 is used as a nonsense port to prevent against
1114                  * false positives due to ISA bus float.  The
1115                  * assumption is that 0x80 is a non-existent port;
1116                  * which should be safe since include/asm/io.h also
1117                  * makes this assumption.
1118                  *
1119                  * Note: this is safe as long as MCR bit 4 is clear
1120                  * and the device is in "PC" mode.
1121                  */
1122                 scratch = serial_in(up, UART_IER);
1123                 serial_out(up, UART_IER, 0);
1124 #ifdef __i386__
1125                 outb(0xff, 0x080);
1126 #endif
1127                 /*
1128                  * Mask out IER[7:4] bits for test as some UARTs (e.g. TL
1129                  * 16C754B) allow only to modify them if an EFR bit is set.
1130                  */
1131                 scratch2 = serial_in(up, UART_IER) & 0x0f;
1132                 serial_out(up, UART_IER, 0x0F);
1133 #ifdef __i386__
1134                 outb(0, 0x080);
1135 #endif
1136                 scratch3 = serial_in(up, UART_IER) & 0x0f;
1137                 serial_out(up, UART_IER, scratch);
1138                 if (scratch2 != 0 || scratch3 != 0x0F) {
1139                         /*
1140                          * We failed; there's nothing here
1141                          */
1142                         spin_unlock_irqrestore(&port->lock, flags);
1143                         DEBUG_AUTOCONF("IER test failed (%02x, %02x) ",
1144                                        scratch2, scratch3);
1145                         goto out;
1146                 }
1147         }
1148
1149         save_mcr = serial_in(up, UART_MCR);
1150         save_lcr = serial_in(up, UART_LCR);
1151
1152         /*
1153          * Check to see if a UART is really there.  Certain broken
1154          * internal modems based on the Rockwell chipset fail this
1155          * test, because they apparently don't implement the loopback
1156          * test mode.  So this test is skipped on the COM 1 through
1157          * COM 4 ports.  This *should* be safe, since no board
1158          * manufacturer would be stupid enough to design a board
1159          * that conflicts with COM 1-4 --- we hope!
1160          */
1161         if (!(port->flags & UPF_SKIP_TEST)) {
1162                 serial_out(up, UART_MCR, UART_MCR_LOOP | 0x0A);
1163                 status1 = serial_in(up, UART_MSR) & 0xF0;
1164                 serial_out(up, UART_MCR, save_mcr);
1165                 if (status1 != 0x90) {
1166                         spin_unlock_irqrestore(&port->lock, flags);
1167                         DEBUG_AUTOCONF("LOOP test failed (%02x) ",
1168                                        status1);
1169                         goto out;
1170                 }
1171         }
1172
1173         /*
1174          * We're pretty sure there's a port here.  Lets find out what
1175          * type of port it is.  The IIR top two bits allows us to find
1176          * out if it's 8250 or 16450, 16550, 16550A or later.  This
1177          * determines what we test for next.
1178          *
1179          * We also initialise the EFR (if any) to zero for later.  The
1180          * EFR occupies the same register location as the FCR and IIR.
1181          */
1182         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
1183         serial_out(up, UART_EFR, 0);
1184         serial_out(up, UART_LCR, 0);
1185
1186         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1187         scratch = serial_in(up, UART_IIR) >> 6;
1188
1189         switch (scratch) {
1190         case 0:
1191                 autoconfig_8250(up);
1192                 break;
1193         case 1:
1194                 port->type = PORT_UNKNOWN;
1195                 break;
1196         case 2:
1197                 port->type = PORT_16550;
1198                 break;
1199         case 3:
1200                 autoconfig_16550a(up);
1201                 break;
1202         }
1203
1204 #ifdef CONFIG_SERIAL_8250_RSA
1205         /*
1206          * Only probe for RSA ports if we got the region.
1207          */
1208         if (port->type == PORT_16550A && up->probe & UART_PROBE_RSA &&
1209             __enable_rsa(up))
1210                 port->type = PORT_RSA;
1211 #endif
1212
1213         serial_out(up, UART_LCR, save_lcr);
1214
1215         port->fifosize = uart_config[up->port.type].fifo_size;
1216         old_capabilities = up->capabilities;
1217         up->capabilities = uart_config[port->type].flags;
1218         up->tx_loadsz = uart_config[port->type].tx_loadsz;
1219
1220         if (port->type == PORT_UNKNOWN)
1221                 goto out_lock;
1222
1223         /*
1224          * Reset the UART.
1225          */
1226 #ifdef CONFIG_SERIAL_8250_RSA
1227         if (port->type == PORT_RSA)
1228                 serial_out(up, UART_RSA_FRR, 0);
1229 #endif
1230         serial_out(up, UART_MCR, save_mcr);
1231         serial8250_clear_fifos(up);
1232         serial_in(up, UART_RX);
1233         if (up->capabilities & UART_CAP_UUE)
1234                 serial_out(up, UART_IER, UART_IER_UUE);
1235         else
1236                 serial_out(up, UART_IER, 0);
1237
1238 out_lock:
1239         spin_unlock_irqrestore(&port->lock, flags);
1240         if (up->capabilities != old_capabilities) {
1241                 printk(KERN_WARNING
1242                        "ttyS%d: detected caps %08x should be %08x\n",
1243                        serial_index(port), old_capabilities,
1244                        up->capabilities);
1245         }
1246 out:
1247         DEBUG_AUTOCONF("iir=%d ", scratch);
1248         DEBUG_AUTOCONF("type=%s\n", uart_config[port->type].name);
1249 }
1250
1251 static void autoconfig_irq(struct uart_8250_port *up)
1252 {
1253         struct uart_port *port = &up->port;
1254         unsigned char save_mcr, save_ier;
1255         unsigned char save_ICP = 0;
1256         unsigned int ICP = 0;
1257         unsigned long irqs;
1258         int irq;
1259
1260         if (port->flags & UPF_FOURPORT) {
1261                 ICP = (port->iobase & 0xfe0) | 0x1f;
1262                 save_ICP = inb_p(ICP);
1263                 outb_p(0x80, ICP);
1264                 inb_p(ICP);
1265         }
1266
1267         if (uart_console(port))
1268                 console_lock();
1269
1270         /* forget possible initially masked and pending IRQ */
1271         probe_irq_off(probe_irq_on());
1272         save_mcr = serial_in(up, UART_MCR);
1273         save_ier = serial_in(up, UART_IER);
1274         serial_out(up, UART_MCR, UART_MCR_OUT1 | UART_MCR_OUT2);
1275
1276         irqs = probe_irq_on();
1277         serial_out(up, UART_MCR, 0);
1278         udelay(10);
1279         if (port->flags & UPF_FOURPORT) {
1280                 serial_out(up, UART_MCR,
1281                             UART_MCR_DTR | UART_MCR_RTS);
1282         } else {
1283                 serial_out(up, UART_MCR,
1284                             UART_MCR_DTR | UART_MCR_RTS | UART_MCR_OUT2);
1285         }
1286         serial_out(up, UART_IER, 0x0f); /* enable all intrs */
1287         serial_in(up, UART_LSR);
1288         serial_in(up, UART_RX);
1289         serial_in(up, UART_IIR);
1290         serial_in(up, UART_MSR);
1291         serial_out(up, UART_TX, 0xFF);
1292         udelay(20);
1293         irq = probe_irq_off(irqs);
1294
1295         serial_out(up, UART_MCR, save_mcr);
1296         serial_out(up, UART_IER, save_ier);
1297
1298         if (port->flags & UPF_FOURPORT)
1299                 outb_p(save_ICP, ICP);
1300
1301         if (uart_console(port))
1302                 console_unlock();
1303
1304         port->irq = (irq > 0) ? irq : 0;
1305 }
1306
1307 static inline void __stop_tx(struct uart_8250_port *p)
1308 {
1309         if (p->ier & UART_IER_THRI) {
1310                 p->ier &= ~UART_IER_THRI;
1311                 serial_out(p, UART_IER, p->ier);
1312                 serial8250_rpm_put_tx(p);
1313         }
1314 }
1315
1316 static void serial8250_stop_tx(struct uart_port *port)
1317 {
1318         struct uart_8250_port *up = up_to_u8250p(port);
1319
1320         serial8250_rpm_get(up);
1321         __stop_tx(up);
1322
1323         /*
1324          * We really want to stop the transmitter from sending.
1325          */
1326         if (port->type == PORT_16C950) {
1327                 up->acr |= UART_ACR_TXDIS;
1328                 serial_icr_write(up, UART_ACR, up->acr);
1329         }
1330         serial8250_rpm_put(up);
1331 }
1332
1333 static void serial8250_start_tx(struct uart_port *port)
1334 {
1335         struct uart_8250_port *up = up_to_u8250p(port);
1336
1337         serial8250_rpm_get_tx(up);
1338
1339         if (up->dma && !up->dma->tx_dma(up))
1340                 return;
1341
1342         if (!(up->ier & UART_IER_THRI)) {
1343                 up->ier |= UART_IER_THRI;
1344                 serial_port_out(port, UART_IER, up->ier);
1345
1346                 if (up->bugs & UART_BUG_TXEN) {
1347                         unsigned char lsr;
1348                         lsr = serial_in(up, UART_LSR);
1349                         up->lsr_saved_flags |= lsr & LSR_SAVE_FLAGS;
1350                         if (lsr & UART_LSR_THRE)
1351                                 serial8250_tx_chars(up);
1352                 }
1353         }
1354
1355         /*
1356          * Re-enable the transmitter if we disabled it.
1357          */
1358         if (port->type == PORT_16C950 && up->acr & UART_ACR_TXDIS) {
1359                 up->acr &= ~UART_ACR_TXDIS;
1360                 serial_icr_write(up, UART_ACR, up->acr);
1361         }
1362 }
1363
1364 static void serial8250_throttle(struct uart_port *port)
1365 {
1366         port->throttle(port);
1367 }
1368
1369 static void serial8250_unthrottle(struct uart_port *port)
1370 {
1371         port->unthrottle(port);
1372 }
1373
1374 static void serial8250_stop_rx(struct uart_port *port)
1375 {
1376         struct uart_8250_port *up = up_to_u8250p(port);
1377
1378         serial8250_rpm_get(up);
1379
1380         up->ier &= ~(UART_IER_RLSI | UART_IER_RDI);
1381         up->port.read_status_mask &= ~UART_LSR_DR;
1382         serial_port_out(port, UART_IER, up->ier);
1383
1384         serial8250_rpm_put(up);
1385 }
1386
1387 static void serial8250_disable_ms(struct uart_port *port)
1388 {
1389         struct uart_8250_port *up =
1390                 container_of(port, struct uart_8250_port, port);
1391
1392         /* no MSR capabilities */
1393         if (up->bugs & UART_BUG_NOMSR)
1394                 return;
1395
1396         up->ier &= ~UART_IER_MSI;
1397         serial_port_out(port, UART_IER, up->ier);
1398 }
1399
1400 static void serial8250_enable_ms(struct uart_port *port)
1401 {
1402         struct uart_8250_port *up = up_to_u8250p(port);
1403
1404         /* no MSR capabilities */
1405         if (up->bugs & UART_BUG_NOMSR)
1406                 return;
1407
1408         up->ier |= UART_IER_MSI;
1409
1410         serial8250_rpm_get(up);
1411         serial_port_out(port, UART_IER, up->ier);
1412         serial8250_rpm_put(up);
1413 }
1414
1415 /*
1416  * serial8250_rx_chars: processes according to the passed in LSR
1417  * value, and returns the remaining LSR bits not handled
1418  * by this Rx routine.
1419  */
1420 unsigned char
1421 serial8250_rx_chars(struct uart_8250_port *up, unsigned char lsr)
1422 {
1423         struct uart_port *port = &up->port;
1424         unsigned char ch;
1425         int max_count = 256;
1426         char flag;
1427
1428         do {
1429                 if (likely(lsr & UART_LSR_DR))
1430                         ch = serial_in(up, UART_RX);
1431                 else
1432                         /*
1433                          * Intel 82571 has a Serial Over Lan device that will
1434                          * set UART_LSR_BI without setting UART_LSR_DR when
1435                          * it receives a break. To avoid reading from the
1436                          * receive buffer without UART_LSR_DR bit set, we
1437                          * just force the read character to be 0
1438                          */
1439                         ch = 0;
1440
1441                 flag = TTY_NORMAL;
1442                 port->icount.rx++;
1443
1444                 lsr |= up->lsr_saved_flags;
1445                 up->lsr_saved_flags = 0;
1446
1447                 if (unlikely(lsr & UART_LSR_BRK_ERROR_BITS)) {
1448                         if (lsr & UART_LSR_BI) {
1449                                 lsr &= ~(UART_LSR_FE | UART_LSR_PE);
1450                                 port->icount.brk++;
1451                                 /*
1452                                  * We do the SysRQ and SAK checking
1453                                  * here because otherwise the break
1454                                  * may get masked by ignore_status_mask
1455                                  * or read_status_mask.
1456                                  */
1457                                 if (uart_handle_break(port))
1458                                         goto ignore_char;
1459                         } else if (lsr & UART_LSR_PE)
1460                                 port->icount.parity++;
1461                         else if (lsr & UART_LSR_FE)
1462                                 port->icount.frame++;
1463                         if (lsr & UART_LSR_OE)
1464                                 port->icount.overrun++;
1465
1466                         /*
1467                          * Mask off conditions which should be ignored.
1468                          */
1469                         lsr &= port->read_status_mask;
1470
1471                         if (lsr & UART_LSR_BI) {
1472                                 DEBUG_INTR("handling break....");
1473                                 flag = TTY_BREAK;
1474                         } else if (lsr & UART_LSR_PE)
1475                                 flag = TTY_PARITY;
1476                         else if (lsr & UART_LSR_FE)
1477                                 flag = TTY_FRAME;
1478                 }
1479                 if (uart_handle_sysrq_char(port, ch))
1480                         goto ignore_char;
1481
1482                 uart_insert_char(port, lsr, UART_LSR_OE, ch, flag);
1483
1484 ignore_char:
1485                 lsr = serial_in(up, UART_LSR);
1486         } while ((lsr & (UART_LSR_DR | UART_LSR_BI)) && (--max_count > 0));
1487         spin_unlock(&port->lock);
1488         tty_flip_buffer_push(&port->state->port);
1489         spin_lock(&port->lock);
1490         return lsr;
1491 }
1492 EXPORT_SYMBOL_GPL(serial8250_rx_chars);
1493
1494 void serial8250_tx_chars(struct uart_8250_port *up)
1495 {
1496         struct uart_port *port = &up->port;
1497         struct circ_buf *xmit = &port->state->xmit;
1498         int count;
1499
1500         if (port->x_char) {
1501                 serial_out(up, UART_TX, port->x_char);
1502                 port->icount.tx++;
1503                 port->x_char = 0;
1504                 return;
1505         }
1506         if (uart_tx_stopped(port)) {
1507                 serial8250_stop_tx(port);
1508                 return;
1509         }
1510         if (uart_circ_empty(xmit)) {
1511                 __stop_tx(up);
1512                 return;
1513         }
1514
1515         count = up->tx_loadsz;
1516         do {
1517                 serial_out(up, UART_TX, xmit->buf[xmit->tail]);
1518                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
1519                 port->icount.tx++;
1520                 if (uart_circ_empty(xmit))
1521                         break;
1522                 if (up->capabilities & UART_CAP_HFIFO) {
1523                         if ((serial_port_in(port, UART_LSR) & BOTH_EMPTY) !=
1524                             BOTH_EMPTY)
1525                                 break;
1526                 }
1527         } while (--count > 0);
1528
1529         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1530                 uart_write_wakeup(port);
1531
1532         DEBUG_INTR("THRE...");
1533
1534         /*
1535          * With RPM enabled, we have to wait until the FIFO is empty before the
1536          * HW can go idle. So we get here once again with empty FIFO and disable
1537          * the interrupt and RPM in __stop_tx()
1538          */
1539         if (uart_circ_empty(xmit) && !(up->capabilities & UART_CAP_RPM))
1540                 __stop_tx(up);
1541 }
1542 EXPORT_SYMBOL_GPL(serial8250_tx_chars);
1543
1544 /* Caller holds uart port lock */
1545 unsigned int serial8250_modem_status(struct uart_8250_port *up)
1546 {
1547         struct uart_port *port = &up->port;
1548         unsigned int status = serial_in(up, UART_MSR);
1549
1550         status |= up->msr_saved_flags;
1551         up->msr_saved_flags = 0;
1552         if (status & UART_MSR_ANY_DELTA && up->ier & UART_IER_MSI &&
1553             port->state != NULL) {
1554                 if (status & UART_MSR_TERI)
1555                         port->icount.rng++;
1556                 if (status & UART_MSR_DDSR)
1557                         port->icount.dsr++;
1558                 if (status & UART_MSR_DDCD)
1559                         uart_handle_dcd_change(port, status & UART_MSR_DCD);
1560                 if (status & UART_MSR_DCTS)
1561                         uart_handle_cts_change(port, status & UART_MSR_CTS);
1562
1563                 wake_up_interruptible(&port->state->port.delta_msr_wait);
1564         }
1565
1566         return status;
1567 }
1568 EXPORT_SYMBOL_GPL(serial8250_modem_status);
1569
1570 /*
1571  * This handles the interrupt from one port.
1572  */
1573 int serial8250_handle_irq(struct uart_port *port, unsigned int iir)
1574 {
1575         unsigned char status;
1576         unsigned long flags;
1577         struct uart_8250_port *up = up_to_u8250p(port);
1578         int dma_err = 0;
1579
1580         if (iir & UART_IIR_NO_INT)
1581                 return 0;
1582
1583         spin_lock_irqsave(&port->lock, flags);
1584
1585         status = serial_port_in(port, UART_LSR);
1586
1587         DEBUG_INTR("status = %x...", status);
1588
1589         if (status & (UART_LSR_DR | UART_LSR_BI)) {
1590                 if (up->dma)
1591                         dma_err = up->dma->rx_dma(up, iir);
1592
1593                 if (!up->dma || dma_err)
1594                         status = serial8250_rx_chars(up, status);
1595         }
1596         serial8250_modem_status(up);
1597         if ((!up->dma || (up->dma && up->dma->tx_err)) &&
1598             (status & UART_LSR_THRE))
1599                 serial8250_tx_chars(up);
1600
1601         spin_unlock_irqrestore(&port->lock, flags);
1602         return 1;
1603 }
1604 EXPORT_SYMBOL_GPL(serial8250_handle_irq);
1605
1606 static int serial8250_default_handle_irq(struct uart_port *port)
1607 {
1608         struct uart_8250_port *up = up_to_u8250p(port);
1609         unsigned int iir;
1610         int ret;
1611
1612         serial8250_rpm_get(up);
1613
1614         iir = serial_port_in(port, UART_IIR);
1615         ret = serial8250_handle_irq(port, iir);
1616
1617         serial8250_rpm_put(up);
1618         return ret;
1619 }
1620
1621 /*
1622  * These Exar UARTs have an extra interrupt indicator that could
1623  * fire for a few unimplemented interrupts.  One of which is a
1624  * wakeup event when coming out of sleep.  Put this here just
1625  * to be on the safe side that these interrupts don't go unhandled.
1626  */
1627 static int exar_handle_irq(struct uart_port *port)
1628 {
1629         unsigned char int0, int1, int2, int3;
1630         unsigned int iir = serial_port_in(port, UART_IIR);
1631         int ret;
1632
1633         ret = serial8250_handle_irq(port, iir);
1634
1635         if ((port->type == PORT_XR17V35X) ||
1636            (port->type == PORT_XR17D15X)) {
1637                 int0 = serial_port_in(port, 0x80);
1638                 int1 = serial_port_in(port, 0x81);
1639                 int2 = serial_port_in(port, 0x82);
1640                 int3 = serial_port_in(port, 0x83);
1641         }
1642
1643         return ret;
1644 }
1645
1646 static unsigned int serial8250_tx_empty(struct uart_port *port)
1647 {
1648         struct uart_8250_port *up = up_to_u8250p(port);
1649         unsigned long flags;
1650         unsigned int lsr;
1651
1652         serial8250_rpm_get(up);
1653
1654         spin_lock_irqsave(&port->lock, flags);
1655         lsr = serial_port_in(port, UART_LSR);
1656         up->lsr_saved_flags |= lsr & LSR_SAVE_FLAGS;
1657         spin_unlock_irqrestore(&port->lock, flags);
1658
1659         serial8250_rpm_put(up);
1660
1661         return (lsr & BOTH_EMPTY) == BOTH_EMPTY ? TIOCSER_TEMT : 0;
1662 }
1663
1664 static unsigned int serial8250_get_mctrl(struct uart_port *port)
1665 {
1666         struct uart_8250_port *up = up_to_u8250p(port);
1667         unsigned int status;
1668         unsigned int ret;
1669
1670         serial8250_rpm_get(up);
1671         status = serial8250_modem_status(up);
1672         serial8250_rpm_put(up);
1673
1674         ret = 0;
1675         if (status & UART_MSR_DCD)
1676                 ret |= TIOCM_CAR;
1677         if (status & UART_MSR_RI)
1678                 ret |= TIOCM_RNG;
1679         if (status & UART_MSR_DSR)
1680                 ret |= TIOCM_DSR;
1681         if (status & UART_MSR_CTS)
1682                 ret |= TIOCM_CTS;
1683         return ret;
1684 }
1685
1686 void serial8250_do_set_mctrl(struct uart_port *port, unsigned int mctrl)
1687 {
1688         struct uart_8250_port *up = up_to_u8250p(port);
1689         unsigned char mcr = 0;
1690
1691         if (mctrl & TIOCM_RTS)
1692                 mcr |= UART_MCR_RTS;
1693         if (mctrl & TIOCM_DTR)
1694                 mcr |= UART_MCR_DTR;
1695         if (mctrl & TIOCM_OUT1)
1696                 mcr |= UART_MCR_OUT1;
1697         if (mctrl & TIOCM_OUT2)
1698                 mcr |= UART_MCR_OUT2;
1699         if (mctrl & TIOCM_LOOP)
1700                 mcr |= UART_MCR_LOOP;
1701
1702         mcr = (mcr & up->mcr_mask) | up->mcr_force | up->mcr;
1703
1704         serial_port_out(port, UART_MCR, mcr);
1705 }
1706 EXPORT_SYMBOL_GPL(serial8250_do_set_mctrl);
1707
1708 static void serial8250_set_mctrl(struct uart_port *port, unsigned int mctrl)
1709 {
1710         if (port->set_mctrl)
1711                 port->set_mctrl(port, mctrl);
1712         else
1713                 serial8250_do_set_mctrl(port, mctrl);
1714 }
1715
1716 static void serial8250_break_ctl(struct uart_port *port, int break_state)
1717 {
1718         struct uart_8250_port *up = up_to_u8250p(port);
1719         unsigned long flags;
1720
1721         serial8250_rpm_get(up);
1722         spin_lock_irqsave(&port->lock, flags);
1723         if (break_state == -1)
1724                 up->lcr |= UART_LCR_SBC;
1725         else
1726                 up->lcr &= ~UART_LCR_SBC;
1727         serial_port_out(port, UART_LCR, up->lcr);
1728         spin_unlock_irqrestore(&port->lock, flags);
1729         serial8250_rpm_put(up);
1730 }
1731
1732 /*
1733  *      Wait for transmitter & holding register to empty
1734  */
1735 static void wait_for_xmitr(struct uart_8250_port *up, int bits)
1736 {
1737         unsigned int status, tmout = 10000;
1738
1739         /* Wait up to 10ms for the character(s) to be sent. */
1740         for (;;) {
1741                 status = serial_in(up, UART_LSR);
1742
1743                 up->lsr_saved_flags |= status & LSR_SAVE_FLAGS;
1744
1745                 if ((status & bits) == bits)
1746                         break;
1747                 if (--tmout == 0)
1748                         break;
1749                 udelay(1);
1750         }
1751
1752         /* Wait up to 1s for flow control if necessary */
1753         if (up->port.flags & UPF_CONS_FLOW) {
1754                 unsigned int tmout;
1755                 for (tmout = 1000000; tmout; tmout--) {
1756                         unsigned int msr = serial_in(up, UART_MSR);
1757                         up->msr_saved_flags |= msr & MSR_SAVE_FLAGS;
1758                         if (msr & UART_MSR_CTS)
1759                                 break;
1760                         udelay(1);
1761                         touch_nmi_watchdog();
1762                 }
1763         }
1764 }
1765
1766 #ifdef CONFIG_CONSOLE_POLL
1767 /*
1768  * Console polling routines for writing and reading from the uart while
1769  * in an interrupt or debug context.
1770  */
1771
1772 static int serial8250_get_poll_char(struct uart_port *port)
1773 {
1774         struct uart_8250_port *up = up_to_u8250p(port);
1775         unsigned char lsr;
1776         int status;
1777
1778         serial8250_rpm_get(up);
1779
1780         lsr = serial_port_in(port, UART_LSR);
1781
1782         if (!(lsr & UART_LSR_DR)) {
1783                 status = NO_POLL_CHAR;
1784                 goto out;
1785         }
1786
1787         status = serial_port_in(port, UART_RX);
1788 out:
1789         serial8250_rpm_put(up);
1790         return status;
1791 }
1792
1793
1794 static void serial8250_put_poll_char(struct uart_port *port,
1795                          unsigned char c)
1796 {
1797         unsigned int ier;
1798         struct uart_8250_port *up = up_to_u8250p(port);
1799
1800         serial8250_rpm_get(up);
1801         /*
1802          *      First save the IER then disable the interrupts
1803          */
1804         ier = serial_port_in(port, UART_IER);
1805         if (up->capabilities & UART_CAP_UUE)
1806                 serial_port_out(port, UART_IER, UART_IER_UUE);
1807         else
1808                 serial_port_out(port, UART_IER, 0);
1809
1810         wait_for_xmitr(up, BOTH_EMPTY);
1811         /*
1812          *      Send the character out.
1813          */
1814         serial_port_out(port, UART_TX, c);
1815
1816         /*
1817          *      Finally, wait for transmitter to become empty
1818          *      and restore the IER
1819          */
1820         wait_for_xmitr(up, BOTH_EMPTY);
1821         serial_port_out(port, UART_IER, ier);
1822         serial8250_rpm_put(up);
1823 }
1824
1825 #endif /* CONFIG_CONSOLE_POLL */
1826
1827 int serial8250_do_startup(struct uart_port *port)
1828 {
1829         struct uart_8250_port *up = up_to_u8250p(port);
1830         unsigned long flags;
1831         unsigned char lsr, iir;
1832         int retval;
1833
1834         if (!port->fifosize)
1835                 port->fifosize = uart_config[port->type].fifo_size;
1836         if (!up->tx_loadsz)
1837                 up->tx_loadsz = uart_config[port->type].tx_loadsz;
1838         if (!up->capabilities)
1839                 up->capabilities = uart_config[port->type].flags;
1840         up->mcr = 0;
1841
1842         if (port->iotype != up->cur_iotype)
1843                 set_io_from_upio(port);
1844
1845         serial8250_rpm_get(up);
1846         if (port->type == PORT_16C950) {
1847                 /* Wake up and initialize UART */
1848                 up->acr = 0;
1849                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
1850                 serial_port_out(port, UART_EFR, UART_EFR_ECB);
1851                 serial_port_out(port, UART_IER, 0);
1852                 serial_port_out(port, UART_LCR, 0);
1853                 serial_icr_write(up, UART_CSR, 0); /* Reset the UART */
1854                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
1855                 serial_port_out(port, UART_EFR, UART_EFR_ECB);
1856                 serial_port_out(port, UART_LCR, 0);
1857         }
1858
1859 #ifdef CONFIG_SERIAL_8250_RSA
1860         /*
1861          * If this is an RSA port, see if we can kick it up to the
1862          * higher speed clock.
1863          */
1864         enable_rsa(up);
1865 #endif
1866
1867         if (port->type == PORT_XR17V35X) {
1868                 /*
1869                  * First enable access to IER [7:5], ISR [5:4], FCR [5:4],
1870                  * MCR [7:5] and MSR [7:0]
1871                  */
1872                 serial_port_out(port, UART_XR_EFR, UART_EFR_ECB);
1873
1874                 /*
1875                  * Make sure all interrups are masked until initialization is
1876                  * complete and the FIFOs are cleared
1877                  */
1878                 serial_port_out(port, UART_IER, 0);
1879         }
1880
1881         /*
1882          * Clear the FIFO buffers and disable them.
1883          * (they will be reenabled in set_termios())
1884          */
1885         serial8250_clear_fifos(up);
1886
1887         /*
1888          * Clear the interrupt registers.
1889          */
1890         serial_port_in(port, UART_LSR);
1891         serial_port_in(port, UART_RX);
1892         serial_port_in(port, UART_IIR);
1893         serial_port_in(port, UART_MSR);
1894
1895         /*
1896          * At this point, there's no way the LSR could still be 0xff;
1897          * if it is, then bail out, because there's likely no UART
1898          * here.
1899          */
1900         if (!(port->flags & UPF_BUGGY_UART) &&
1901             (serial_port_in(port, UART_LSR) == 0xff)) {
1902                 printk_ratelimited(KERN_INFO "ttyS%d: LSR safety check engaged!\n",
1903                                    serial_index(port));
1904                 retval = -ENODEV;
1905                 goto out;
1906         }
1907
1908         /*
1909          * For a XR16C850, we need to set the trigger levels
1910          */
1911         if (port->type == PORT_16850) {
1912                 unsigned char fctr;
1913
1914                 serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
1915
1916                 fctr = serial_in(up, UART_FCTR) & ~(UART_FCTR_RX|UART_FCTR_TX);
1917                 serial_port_out(port, UART_FCTR,
1918                                 fctr | UART_FCTR_TRGD | UART_FCTR_RX);
1919                 serial_port_out(port, UART_TRG, UART_TRG_96);
1920                 serial_port_out(port, UART_FCTR,
1921                                 fctr | UART_FCTR_TRGD | UART_FCTR_TX);
1922                 serial_port_out(port, UART_TRG, UART_TRG_96);
1923
1924                 serial_port_out(port, UART_LCR, 0);
1925         }
1926
1927         if (port->irq) {
1928                 unsigned char iir1;
1929                 /*
1930                  * Test for UARTs that do not reassert THRE when the
1931                  * transmitter is idle and the interrupt has already
1932                  * been cleared.  Real 16550s should always reassert
1933                  * this interrupt whenever the transmitter is idle and
1934                  * the interrupt is enabled.  Delays are necessary to
1935                  * allow register changes to become visible.
1936                  */
1937                 spin_lock_irqsave(&port->lock, flags);
1938                 if (up->port.irqflags & IRQF_SHARED)
1939                         disable_irq_nosync(port->irq);
1940
1941                 wait_for_xmitr(up, UART_LSR_THRE);
1942                 serial_port_out_sync(port, UART_IER, UART_IER_THRI);
1943                 udelay(1); /* allow THRE to set */
1944                 iir1 = serial_port_in(port, UART_IIR);
1945                 serial_port_out(port, UART_IER, 0);
1946                 serial_port_out_sync(port, UART_IER, UART_IER_THRI);
1947                 udelay(1); /* allow a working UART time to re-assert THRE */
1948                 iir = serial_port_in(port, UART_IIR);
1949                 serial_port_out(port, UART_IER, 0);
1950
1951                 if (port->irqflags & IRQF_SHARED)
1952                         enable_irq(port->irq);
1953                 spin_unlock_irqrestore(&port->lock, flags);
1954
1955                 /*
1956                  * If the interrupt is not reasserted, or we otherwise
1957                  * don't trust the iir, setup a timer to kick the UART
1958                  * on a regular basis.
1959                  */
1960                 if ((!(iir1 & UART_IIR_NO_INT) && (iir & UART_IIR_NO_INT)) ||
1961                     up->port.flags & UPF_BUG_THRE) {
1962                         up->bugs |= UART_BUG_THRE;
1963                 }
1964         }
1965
1966         retval = up->ops->setup_irq(up);
1967         if (retval)
1968                 goto out;
1969
1970         /*
1971          * Now, initialize the UART
1972          */
1973         serial_port_out(port, UART_LCR, UART_LCR_WLEN8);
1974
1975         spin_lock_irqsave(&port->lock, flags);
1976         if (up->port.flags & UPF_FOURPORT) {
1977                 if (!up->port.irq)
1978                         up->port.mctrl |= TIOCM_OUT1;
1979         } else
1980                 /*
1981                  * Most PC uarts need OUT2 raised to enable interrupts.
1982                  */
1983                 if (port->irq)
1984                         up->port.mctrl |= TIOCM_OUT2;
1985
1986         serial8250_set_mctrl(port, port->mctrl);
1987
1988         /* Serial over Lan (SoL) hack:
1989            Intel 8257x Gigabit ethernet chips have a
1990            16550 emulation, to be used for Serial Over Lan.
1991            Those chips take a longer time than a normal
1992            serial device to signalize that a transmission
1993            data was queued. Due to that, the above test generally
1994            fails. One solution would be to delay the reading of
1995            iir. However, this is not reliable, since the timeout
1996            is variable. So, let's just don't test if we receive
1997            TX irq. This way, we'll never enable UART_BUG_TXEN.
1998          */
1999         if (up->port.flags & UPF_NO_TXEN_TEST)
2000                 goto dont_test_tx_en;
2001
2002         /*
2003          * Do a quick test to see if we receive an
2004          * interrupt when we enable the TX irq.
2005          */
2006         serial_port_out(port, UART_IER, UART_IER_THRI);
2007         lsr = serial_port_in(port, UART_LSR);
2008         iir = serial_port_in(port, UART_IIR);
2009         serial_port_out(port, UART_IER, 0);
2010
2011         if (lsr & UART_LSR_TEMT && iir & UART_IIR_NO_INT) {
2012                 if (!(up->bugs & UART_BUG_TXEN)) {
2013                         up->bugs |= UART_BUG_TXEN;
2014                         pr_debug("ttyS%d - enabling bad tx status workarounds\n",
2015                                  serial_index(port));
2016                 }
2017         } else {
2018                 up->bugs &= ~UART_BUG_TXEN;
2019         }
2020
2021 dont_test_tx_en:
2022         spin_unlock_irqrestore(&port->lock, flags);
2023
2024         /*
2025          * Clear the interrupt registers again for luck, and clear the
2026          * saved flags to avoid getting false values from polling
2027          * routines or the previous session.
2028          */
2029         serial_port_in(port, UART_LSR);
2030         serial_port_in(port, UART_RX);
2031         serial_port_in(port, UART_IIR);
2032         serial_port_in(port, UART_MSR);
2033         up->lsr_saved_flags = 0;
2034         up->msr_saved_flags = 0;
2035
2036         /*
2037          * Request DMA channels for both RX and TX.
2038          */
2039         if (up->dma) {
2040                 retval = serial8250_request_dma(up);
2041                 if (retval) {
2042                         pr_warn_ratelimited("ttyS%d - failed to request DMA\n",
2043                                             serial_index(port));
2044                         up->dma = NULL;
2045                 }
2046         }
2047
2048         /*
2049          * Set the IER shadow for rx interrupts but defer actual interrupt
2050          * enable until after the FIFOs are enabled; otherwise, an already-
2051          * active sender can swamp the interrupt handler with "too much work".
2052          */
2053         up->ier = UART_IER_RLSI | UART_IER_RDI;
2054
2055         if (port->flags & UPF_FOURPORT) {
2056                 unsigned int icp;
2057                 /*
2058                  * Enable interrupts on the AST Fourport board
2059                  */
2060                 icp = (port->iobase & 0xfe0) | 0x01f;
2061                 outb_p(0x80, icp);
2062                 inb_p(icp);
2063         }
2064         retval = 0;
2065 out:
2066         serial8250_rpm_put(up);
2067         return retval;
2068 }
2069 EXPORT_SYMBOL_GPL(serial8250_do_startup);
2070
2071 static int serial8250_startup(struct uart_port *port)
2072 {
2073         if (port->startup)
2074                 return port->startup(port);
2075         return serial8250_do_startup(port);
2076 }
2077
2078 void serial8250_do_shutdown(struct uart_port *port)
2079 {
2080         struct uart_8250_port *up = up_to_u8250p(port);
2081         unsigned long flags;
2082
2083         serial8250_rpm_get(up);
2084         /*
2085          * Disable interrupts from this port
2086          */
2087         up->ier = 0;
2088         serial_port_out(port, UART_IER, 0);
2089
2090         if (up->dma)
2091                 serial8250_release_dma(up);
2092
2093         spin_lock_irqsave(&port->lock, flags);
2094         if (port->flags & UPF_FOURPORT) {
2095                 /* reset interrupts on the AST Fourport board */
2096                 inb((port->iobase & 0xfe0) | 0x1f);
2097                 port->mctrl |= TIOCM_OUT1;
2098         } else
2099                 port->mctrl &= ~TIOCM_OUT2;
2100
2101         serial8250_set_mctrl(port, port->mctrl);
2102         spin_unlock_irqrestore(&port->lock, flags);
2103
2104         /*
2105          * Disable break condition and FIFOs
2106          */
2107         serial_port_out(port, UART_LCR,
2108                         serial_port_in(port, UART_LCR) & ~UART_LCR_SBC);
2109         serial8250_clear_fifos(up);
2110
2111 #ifdef CONFIG_SERIAL_8250_RSA
2112         /*
2113          * Reset the RSA board back to 115kbps compat mode.
2114          */
2115         disable_rsa(up);
2116 #endif
2117
2118         /*
2119          * Read data port to reset things, and then unlink from
2120          * the IRQ chain.
2121          */
2122         serial_port_in(port, UART_RX);
2123         serial8250_rpm_put(up);
2124
2125         up->ops->release_irq(up);
2126 }
2127 EXPORT_SYMBOL_GPL(serial8250_do_shutdown);
2128
2129 static void serial8250_shutdown(struct uart_port *port)
2130 {
2131         if (port->shutdown)
2132                 port->shutdown(port);
2133         else
2134                 serial8250_do_shutdown(port);
2135 }
2136
2137 /*
2138  * XR17V35x UARTs have an extra fractional divisor register (DLD)
2139  * Calculate divisor with extra 4-bit fractional portion
2140  */
2141 static unsigned int xr17v35x_get_divisor(struct uart_8250_port *up,
2142                                          unsigned int baud,
2143                                          unsigned int *frac)
2144 {
2145         struct uart_port *port = &up->port;
2146         unsigned int quot_16;
2147
2148         quot_16 = DIV_ROUND_CLOSEST(port->uartclk, baud);
2149         *frac = quot_16 & 0x0f;
2150
2151         return quot_16 >> 4;
2152 }
2153
2154 static unsigned int serial8250_get_divisor(struct uart_8250_port *up,
2155                                            unsigned int baud,
2156                                            unsigned int *frac)
2157 {
2158         struct uart_port *port = &up->port;
2159         unsigned int quot;
2160
2161         /*
2162          * Handle magic divisors for baud rates above baud_base on
2163          * SMSC SuperIO chips.
2164          *
2165          */
2166         if ((port->flags & UPF_MAGIC_MULTIPLIER) &&
2167             baud == (port->uartclk/4))
2168                 quot = 0x8001;
2169         else if ((port->flags & UPF_MAGIC_MULTIPLIER) &&
2170                  baud == (port->uartclk/8))
2171                 quot = 0x8002;
2172         else if (up->port.type == PORT_XR17V35X)
2173                 quot = xr17v35x_get_divisor(up, baud, frac);
2174         else
2175                 quot = uart_get_divisor(port, baud);
2176
2177         /*
2178          * Oxford Semi 952 rev B workaround
2179          */
2180         if (up->bugs & UART_BUG_QUOT && (quot & 0xff) == 0)
2181                 quot++;
2182
2183         return quot;
2184 }
2185
2186 static unsigned char serial8250_compute_lcr(struct uart_8250_port *up,
2187                                             tcflag_t c_cflag)
2188 {
2189         unsigned char cval;
2190
2191         switch (c_cflag & CSIZE) {
2192         case CS5:
2193                 cval = UART_LCR_WLEN5;
2194                 break;
2195         case CS6:
2196                 cval = UART_LCR_WLEN6;
2197                 break;
2198         case CS7:
2199                 cval = UART_LCR_WLEN7;
2200                 break;
2201         default:
2202         case CS8:
2203                 cval = UART_LCR_WLEN8;
2204                 break;
2205         }
2206
2207         if (c_cflag & CSTOPB)
2208                 cval |= UART_LCR_STOP;
2209         if (c_cflag & PARENB) {
2210                 cval |= UART_LCR_PARITY;
2211                 if (up->bugs & UART_BUG_PARITY)
2212                         up->fifo_bug = true;
2213         }
2214         if (!(c_cflag & PARODD))
2215                 cval |= UART_LCR_EPAR;
2216 #ifdef CMSPAR
2217         if (c_cflag & CMSPAR)
2218                 cval |= UART_LCR_SPAR;
2219 #endif
2220
2221         return cval;
2222 }
2223
2224 static void serial8250_set_divisor(struct uart_port *port, unsigned int baud,
2225                             unsigned int quot, unsigned int quot_frac)
2226 {
2227         struct uart_8250_port *up = up_to_u8250p(port);
2228
2229         /* Workaround to enable 115200 baud on OMAP1510 internal ports */
2230         if (is_omap1510_8250(up)) {
2231                 if (baud == 115200) {
2232                         quot = 1;
2233                         serial_port_out(port, UART_OMAP_OSC_12M_SEL, 1);
2234                 } else
2235                         serial_port_out(port, UART_OMAP_OSC_12M_SEL, 0);
2236         }
2237
2238         /*
2239          * For NatSemi, switch to bank 2 not bank 1, to avoid resetting EXCR2,
2240          * otherwise just set DLAB
2241          */
2242         if (up->capabilities & UART_NATSEMI)
2243                 serial_port_out(port, UART_LCR, 0xe0);
2244         else
2245                 serial_port_out(port, UART_LCR, up->lcr | UART_LCR_DLAB);
2246
2247         serial_dl_write(up, quot);
2248
2249         /* XR17V35x UARTs have an extra fractional divisor register (DLD) */
2250         if (up->port.type == PORT_XR17V35X)
2251                 serial_port_out(port, 0x2, quot_frac);
2252 }
2253
2254 static unsigned int
2255 serial8250_get_baud_rate(struct uart_port *port, struct ktermios *termios,
2256                          struct ktermios *old)
2257 {
2258         unsigned int tolerance = port->uartclk / 100;
2259
2260         /*
2261          * Ask the core to calculate the divisor for us.
2262          * Allow 1% tolerance at the upper limit so uart clks marginally
2263          * slower than nominal still match standard baud rates without
2264          * causing transmission errors.
2265          */
2266         return uart_get_baud_rate(port, termios, old,
2267                                   port->uartclk / 16 / 0xffff,
2268                                   (port->uartclk + tolerance) / 16);
2269 }
2270
2271 void
2272 serial8250_do_set_termios(struct uart_port *port, struct ktermios *termios,
2273                           struct ktermios *old)
2274 {
2275         struct uart_8250_port *up = up_to_u8250p(port);
2276         unsigned char cval;
2277         unsigned long flags;
2278         unsigned int baud, quot, frac = 0;
2279
2280         cval = serial8250_compute_lcr(up, termios->c_cflag);
2281
2282         baud = serial8250_get_baud_rate(port, termios, old);
2283         quot = serial8250_get_divisor(up, baud, &frac);
2284
2285         /*
2286          * Ok, we're now changing the port state.  Do it with
2287          * interrupts disabled.
2288          */
2289         serial8250_rpm_get(up);
2290         spin_lock_irqsave(&port->lock, flags);
2291
2292         up->lcr = cval;                                 /* Save computed LCR */
2293
2294         if (up->capabilities & UART_CAP_FIFO && port->fifosize > 1) {
2295                 /* NOTE: If fifo_bug is not set, a user can set RX_trigger. */
2296                 if ((baud < 2400 && !up->dma) || up->fifo_bug) {
2297                         up->fcr &= ~UART_FCR_TRIGGER_MASK;
2298                         up->fcr |= UART_FCR_TRIGGER_1;
2299                 }
2300         }
2301
2302         /*
2303          * MCR-based auto flow control.  When AFE is enabled, RTS will be
2304          * deasserted when the receive FIFO contains more characters than
2305          * the trigger, or the MCR RTS bit is cleared.  In the case where
2306          * the remote UART is not using CTS auto flow control, we must
2307          * have sufficient FIFO entries for the latency of the remote
2308          * UART to respond.  IOW, at least 32 bytes of FIFO.
2309          */
2310         if (up->capabilities & UART_CAP_AFE && port->fifosize >= 32) {
2311                 up->mcr &= ~UART_MCR_AFE;
2312                 if (termios->c_cflag & CRTSCTS)
2313                         up->mcr |= UART_MCR_AFE;
2314         }
2315
2316         /*
2317          * Update the per-port timeout.
2318          */
2319         uart_update_timeout(port, termios->c_cflag, baud);
2320
2321         port->read_status_mask = UART_LSR_OE | UART_LSR_THRE | UART_LSR_DR;
2322         if (termios->c_iflag & INPCK)
2323                 port->read_status_mask |= UART_LSR_FE | UART_LSR_PE;
2324         if (termios->c_iflag & (IGNBRK | BRKINT | PARMRK))
2325                 port->read_status_mask |= UART_LSR_BI;
2326
2327         /*
2328          * Characteres to ignore
2329          */
2330         port->ignore_status_mask = 0;
2331         if (termios->c_iflag & IGNPAR)
2332                 port->ignore_status_mask |= UART_LSR_PE | UART_LSR_FE;
2333         if (termios->c_iflag & IGNBRK) {
2334                 port->ignore_status_mask |= UART_LSR_BI;
2335                 /*
2336                  * If we're ignoring parity and break indicators,
2337                  * ignore overruns too (for real raw support).
2338                  */
2339                 if (termios->c_iflag & IGNPAR)
2340                         port->ignore_status_mask |= UART_LSR_OE;
2341         }
2342
2343         /*
2344          * ignore all characters if CREAD is not set
2345          */
2346         if ((termios->c_cflag & CREAD) == 0)
2347                 port->ignore_status_mask |= UART_LSR_DR;
2348
2349         /*
2350          * CTS flow control flag and modem status interrupts
2351          */
2352         up->ier &= ~UART_IER_MSI;
2353         if (!(up->bugs & UART_BUG_NOMSR) &&
2354                         UART_ENABLE_MS(&up->port, termios->c_cflag))
2355                 up->ier |= UART_IER_MSI;
2356         if (up->capabilities & UART_CAP_UUE)
2357                 up->ier |= UART_IER_UUE;
2358         if (up->capabilities & UART_CAP_RTOIE)
2359                 up->ier |= UART_IER_RTOIE;
2360
2361         serial_port_out(port, UART_IER, up->ier);
2362
2363         if (up->capabilities & UART_CAP_EFR) {
2364                 unsigned char efr = 0;
2365                 /*
2366                  * TI16C752/Startech hardware flow control.  FIXME:
2367                  * - TI16C752 requires control thresholds to be set.
2368                  * - UART_MCR_RTS is ineffective if auto-RTS mode is enabled.
2369                  */
2370                 if (termios->c_cflag & CRTSCTS)
2371                         efr |= UART_EFR_CTS;
2372
2373                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
2374                 if (port->flags & UPF_EXAR_EFR)
2375                         serial_port_out(port, UART_XR_EFR, efr);
2376                 else
2377                         serial_port_out(port, UART_EFR, efr);
2378         }
2379
2380         serial8250_set_divisor(port, baud, quot, frac);
2381
2382         /*
2383          * LCR DLAB must be set to enable 64-byte FIFO mode. If the FCR
2384          * is written without DLAB set, this mode will be disabled.
2385          */
2386         if (port->type == PORT_16750)
2387                 serial_port_out(port, UART_FCR, up->fcr);
2388
2389         serial_port_out(port, UART_LCR, up->lcr);       /* reset DLAB */
2390         if (port->type != PORT_16750) {
2391                 /* emulated UARTs (Lucent Venus 167x) need two steps */
2392                 if (up->fcr & UART_FCR_ENABLE_FIFO)
2393                         serial_port_out(port, UART_FCR, UART_FCR_ENABLE_FIFO);
2394                 serial_port_out(port, UART_FCR, up->fcr);       /* set fcr */
2395         }
2396         serial8250_set_mctrl(port, port->mctrl);
2397         spin_unlock_irqrestore(&port->lock, flags);
2398         serial8250_rpm_put(up);
2399
2400         /* Don't rewrite B0 */
2401         if (tty_termios_baud_rate(termios))
2402                 tty_termios_encode_baud_rate(termios, baud, baud);
2403 }
2404 EXPORT_SYMBOL(serial8250_do_set_termios);
2405
2406 static void
2407 serial8250_set_termios(struct uart_port *port, struct ktermios *termios,
2408                        struct ktermios *old)
2409 {
2410         if (port->set_termios)
2411                 port->set_termios(port, termios, old);
2412         else
2413                 serial8250_do_set_termios(port, termios, old);
2414 }
2415
2416 static void
2417 serial8250_set_ldisc(struct uart_port *port, struct ktermios *termios)
2418 {
2419         if (termios->c_line == N_PPS) {
2420                 port->flags |= UPF_HARDPPS_CD;
2421                 spin_lock_irq(&port->lock);
2422                 serial8250_enable_ms(port);
2423                 spin_unlock_irq(&port->lock);
2424         } else {
2425                 port->flags &= ~UPF_HARDPPS_CD;
2426                 if (!UART_ENABLE_MS(port, termios->c_cflag)) {
2427                         spin_lock_irq(&port->lock);
2428                         serial8250_disable_ms(port);
2429                         spin_unlock_irq(&port->lock);
2430                 }
2431         }
2432 }
2433
2434
2435 void serial8250_do_pm(struct uart_port *port, unsigned int state,
2436                       unsigned int oldstate)
2437 {
2438         struct uart_8250_port *p = up_to_u8250p(port);
2439
2440         serial8250_set_sleep(p, state != 0);
2441 }
2442 EXPORT_SYMBOL(serial8250_do_pm);
2443
2444 static void
2445 serial8250_pm(struct uart_port *port, unsigned int state,
2446               unsigned int oldstate)
2447 {
2448         if (port->pm)
2449                 port->pm(port, state, oldstate);
2450         else
2451                 serial8250_do_pm(port, state, oldstate);
2452 }
2453
2454 static unsigned int serial8250_port_size(struct uart_8250_port *pt)
2455 {
2456         if (pt->port.mapsize)
2457                 return pt->port.mapsize;
2458         if (pt->port.iotype == UPIO_AU) {
2459                 if (pt->port.type == PORT_RT2880)
2460                         return 0x100;
2461                 return 0x1000;
2462         }
2463         if (is_omap1_8250(pt))
2464                 return 0x16 << pt->port.regshift;
2465
2466         return 8 << pt->port.regshift;
2467 }
2468
2469 /*
2470  * Resource handling.
2471  */
2472 static int serial8250_request_std_resource(struct uart_8250_port *up)
2473 {
2474         unsigned int size = serial8250_port_size(up);
2475         struct uart_port *port = &up->port;
2476         int ret = 0;
2477
2478         switch (port->iotype) {
2479         case UPIO_AU:
2480         case UPIO_TSI:
2481         case UPIO_MEM32:
2482         case UPIO_MEM32BE:
2483         case UPIO_MEM16:
2484         case UPIO_MEM:
2485                 if (!port->mapbase)
2486                         break;
2487
2488                 if (!request_mem_region(port->mapbase, size, "serial")) {
2489                         ret = -EBUSY;
2490                         break;
2491                 }
2492
2493                 if (port->flags & UPF_IOREMAP) {
2494                         port->membase = ioremap_nocache(port->mapbase, size);
2495                         if (!port->membase) {
2496                                 release_mem_region(port->mapbase, size);
2497                                 ret = -ENOMEM;
2498                         }
2499                 }
2500                 break;
2501
2502         case UPIO_HUB6:
2503         case UPIO_PORT:
2504                 if (!request_region(port->iobase, size, "serial"))
2505                         ret = -EBUSY;
2506                 break;
2507         }
2508         return ret;
2509 }
2510
2511 static void serial8250_release_std_resource(struct uart_8250_port *up)
2512 {
2513         unsigned int size = serial8250_port_size(up);
2514         struct uart_port *port = &up->port;
2515
2516         switch (port->iotype) {
2517         case UPIO_AU:
2518         case UPIO_TSI:
2519         case UPIO_MEM32:
2520         case UPIO_MEM32BE:
2521         case UPIO_MEM16:
2522         case UPIO_MEM:
2523                 if (!port->mapbase)
2524                         break;
2525
2526                 if (port->flags & UPF_IOREMAP) {
2527                         iounmap(port->membase);
2528                         port->membase = NULL;
2529                 }
2530
2531                 release_mem_region(port->mapbase, size);
2532                 break;
2533
2534         case UPIO_HUB6:
2535         case UPIO_PORT:
2536                 release_region(port->iobase, size);
2537                 break;
2538         }
2539 }
2540
2541 static void serial8250_release_port(struct uart_port *port)
2542 {
2543         struct uart_8250_port *up = up_to_u8250p(port);
2544
2545         serial8250_release_std_resource(up);
2546 }
2547
2548 static int serial8250_request_port(struct uart_port *port)
2549 {
2550         struct uart_8250_port *up = up_to_u8250p(port);
2551
2552         return serial8250_request_std_resource(up);
2553 }
2554
2555 static int fcr_get_rxtrig_bytes(struct uart_8250_port *up)
2556 {
2557         const struct serial8250_config *conf_type = &uart_config[up->port.type];
2558         unsigned char bytes;
2559
2560         bytes = conf_type->rxtrig_bytes[UART_FCR_R_TRIG_BITS(up->fcr)];
2561
2562         return bytes ? bytes : -EOPNOTSUPP;
2563 }
2564
2565 static int bytes_to_fcr_rxtrig(struct uart_8250_port *up, unsigned char bytes)
2566 {
2567         const struct serial8250_config *conf_type = &uart_config[up->port.type];
2568         int i;
2569
2570         if (!conf_type->rxtrig_bytes[UART_FCR_R_TRIG_BITS(UART_FCR_R_TRIG_00)])
2571                 return -EOPNOTSUPP;
2572
2573         for (i = 1; i < UART_FCR_R_TRIG_MAX_STATE; i++) {
2574                 if (bytes < conf_type->rxtrig_bytes[i])
2575                         /* Use the nearest lower value */
2576                         return (--i) << UART_FCR_R_TRIG_SHIFT;
2577         }
2578
2579         return UART_FCR_R_TRIG_11;
2580 }
2581
2582 static int do_get_rxtrig(struct tty_port *port)
2583 {
2584         struct uart_state *state = container_of(port, struct uart_state, port);
2585         struct uart_port *uport = state->uart_port;
2586         struct uart_8250_port *up =
2587                 container_of(uport, struct uart_8250_port, port);
2588
2589         if (!(up->capabilities & UART_CAP_FIFO) || uport->fifosize <= 1)
2590                 return -EINVAL;
2591
2592         return fcr_get_rxtrig_bytes(up);
2593 }
2594
2595 static int do_serial8250_get_rxtrig(struct tty_port *port)
2596 {
2597         int rxtrig_bytes;
2598
2599         mutex_lock(&port->mutex);
2600         rxtrig_bytes = do_get_rxtrig(port);
2601         mutex_unlock(&port->mutex);
2602
2603         return rxtrig_bytes;
2604 }
2605
2606 static ssize_t serial8250_get_attr_rx_trig_bytes(struct device *dev,
2607         struct device_attribute *attr, char *buf)
2608 {
2609         struct tty_port *port = dev_get_drvdata(dev);
2610         int rxtrig_bytes;
2611
2612         rxtrig_bytes = do_serial8250_get_rxtrig(port);
2613         if (rxtrig_bytes < 0)
2614                 return rxtrig_bytes;
2615
2616         return snprintf(buf, PAGE_SIZE, "%d\n", rxtrig_bytes);
2617 }
2618
2619 static int do_set_rxtrig(struct tty_port *port, unsigned char bytes)
2620 {
2621         struct uart_state *state = container_of(port, struct uart_state, port);
2622         struct uart_port *uport = state->uart_port;
2623         struct uart_8250_port *up =
2624                 container_of(uport, struct uart_8250_port, port);
2625         int rxtrig;
2626
2627         if (!(up->capabilities & UART_CAP_FIFO) || uport->fifosize <= 1 ||
2628             up->fifo_bug)
2629                 return -EINVAL;
2630
2631         rxtrig = bytes_to_fcr_rxtrig(up, bytes);
2632         if (rxtrig < 0)
2633                 return rxtrig;
2634
2635         serial8250_clear_fifos(up);
2636         up->fcr &= ~UART_FCR_TRIGGER_MASK;
2637         up->fcr |= (unsigned char)rxtrig;
2638         serial_out(up, UART_FCR, up->fcr);
2639         return 0;
2640 }
2641
2642 static int do_serial8250_set_rxtrig(struct tty_port *port, unsigned char bytes)
2643 {
2644         int ret;
2645
2646         mutex_lock(&port->mutex);
2647         ret = do_set_rxtrig(port, bytes);
2648         mutex_unlock(&port->mutex);
2649
2650         return ret;
2651 }
2652
2653 static ssize_t serial8250_set_attr_rx_trig_bytes(struct device *dev,
2654         struct device_attribute *attr, const char *buf, size_t count)
2655 {
2656         struct tty_port *port = dev_get_drvdata(dev);
2657         unsigned char bytes;
2658         int ret;
2659
2660         if (!count)
2661                 return -EINVAL;
2662
2663         ret = kstrtou8(buf, 10, &bytes);
2664         if (ret < 0)
2665                 return ret;
2666
2667         ret = do_serial8250_set_rxtrig(port, bytes);
2668         if (ret < 0)
2669                 return ret;
2670
2671         return count;
2672 }
2673
2674 static DEVICE_ATTR(rx_trig_bytes, S_IRUSR | S_IWUSR | S_IRGRP,
2675                    serial8250_get_attr_rx_trig_bytes,
2676                    serial8250_set_attr_rx_trig_bytes);
2677
2678 static struct attribute *serial8250_dev_attrs[] = {
2679         &dev_attr_rx_trig_bytes.attr,
2680         NULL,
2681         };
2682
2683 static struct attribute_group serial8250_dev_attr_group = {
2684         .attrs = serial8250_dev_attrs,
2685         };
2686
2687 static void register_dev_spec_attr_grp(struct uart_8250_port *up)
2688 {
2689         const struct serial8250_config *conf_type = &uart_config[up->port.type];
2690
2691         if (conf_type->rxtrig_bytes[0])
2692                 up->port.attr_group = &serial8250_dev_attr_group;
2693 }
2694
2695 static void serial8250_config_port(struct uart_port *port, int flags)
2696 {
2697         struct uart_8250_port *up = up_to_u8250p(port);
2698         int ret;
2699
2700         /*
2701          * Find the region that we can probe for.  This in turn
2702          * tells us whether we can probe for the type of port.
2703          */
2704         ret = serial8250_request_std_resource(up);
2705         if (ret < 0)
2706                 return;
2707
2708         if (port->iotype != up->cur_iotype)
2709                 set_io_from_upio(port);
2710
2711         if (flags & UART_CONFIG_TYPE)
2712                 autoconfig(up);
2713
2714         /* if access method is AU, it is a 16550 with a quirk */
2715         if (port->type == PORT_16550A && port->iotype == UPIO_AU)
2716                 up->bugs |= UART_BUG_NOMSR;
2717
2718         /* HW bugs may trigger IRQ while IIR == NO_INT */
2719         if (port->type == PORT_TEGRA)
2720                 up->bugs |= UART_BUG_NOMSR;
2721
2722         if (port->type != PORT_UNKNOWN && flags & UART_CONFIG_IRQ)
2723                 autoconfig_irq(up);
2724
2725         if (port->type == PORT_UNKNOWN)
2726                 serial8250_release_std_resource(up);
2727
2728         /* Fixme: probably not the best place for this */
2729         if ((port->type == PORT_XR17V35X) ||
2730            (port->type == PORT_XR17D15X))
2731                 port->handle_irq = exar_handle_irq;
2732
2733         register_dev_spec_attr_grp(up);
2734         up->fcr = uart_config[up->port.type].fcr;
2735 }
2736
2737 static int
2738 serial8250_verify_port(struct uart_port *port, struct serial_struct *ser)
2739 {
2740         if (ser->irq >= nr_irqs || ser->irq < 0 ||
2741             ser->baud_base < 9600 || ser->type < PORT_UNKNOWN ||
2742             ser->type >= ARRAY_SIZE(uart_config) || ser->type == PORT_CIRRUS ||
2743             ser->type == PORT_STARTECH)
2744                 return -EINVAL;
2745         return 0;
2746 }
2747
2748 static const char *
2749 serial8250_type(struct uart_port *port)
2750 {
2751         int type = port->type;
2752
2753         if (type >= ARRAY_SIZE(uart_config))
2754                 type = 0;
2755         return uart_config[type].name;
2756 }
2757
2758 static const struct uart_ops serial8250_pops = {
2759         .tx_empty       = serial8250_tx_empty,
2760         .set_mctrl      = serial8250_set_mctrl,
2761         .get_mctrl      = serial8250_get_mctrl,
2762         .stop_tx        = serial8250_stop_tx,
2763         .start_tx       = serial8250_start_tx,
2764         .throttle       = serial8250_throttle,
2765         .unthrottle     = serial8250_unthrottle,
2766         .stop_rx        = serial8250_stop_rx,
2767         .enable_ms      = serial8250_enable_ms,
2768         .break_ctl      = serial8250_break_ctl,
2769         .startup        = serial8250_startup,
2770         .shutdown       = serial8250_shutdown,
2771         .set_termios    = serial8250_set_termios,
2772         .set_ldisc      = serial8250_set_ldisc,
2773         .pm             = serial8250_pm,
2774         .type           = serial8250_type,
2775         .release_port   = serial8250_release_port,
2776         .request_port   = serial8250_request_port,
2777         .config_port    = serial8250_config_port,
2778         .verify_port    = serial8250_verify_port,
2779 #ifdef CONFIG_CONSOLE_POLL
2780         .poll_get_char = serial8250_get_poll_char,
2781         .poll_put_char = serial8250_put_poll_char,
2782 #endif
2783 };
2784
2785 void serial8250_init_port(struct uart_8250_port *up)
2786 {
2787         struct uart_port *port = &up->port;
2788
2789         spin_lock_init(&port->lock);
2790         port->ops = &serial8250_pops;
2791
2792         up->cur_iotype = 0xFF;
2793 }
2794 EXPORT_SYMBOL_GPL(serial8250_init_port);
2795
2796 void serial8250_set_defaults(struct uart_8250_port *up)
2797 {
2798         struct uart_port *port = &up->port;
2799
2800         if (up->port.flags & UPF_FIXED_TYPE) {
2801                 unsigned int type = up->port.type;
2802
2803                 if (!up->port.fifosize)
2804                         up->port.fifosize = uart_config[type].fifo_size;
2805                 if (!up->tx_loadsz)
2806                         up->tx_loadsz = uart_config[type].tx_loadsz;
2807                 if (!up->capabilities)
2808                         up->capabilities = uart_config[type].flags;
2809         }
2810
2811         set_io_from_upio(port);
2812
2813         /* default dma handlers */
2814         if (up->dma) {
2815                 if (!up->dma->tx_dma)
2816                         up->dma->tx_dma = serial8250_tx_dma;
2817                 if (!up->dma->rx_dma)
2818                         up->dma->rx_dma = serial8250_rx_dma;
2819         }
2820 }
2821 EXPORT_SYMBOL_GPL(serial8250_set_defaults);
2822
2823 #ifdef CONFIG_SERIAL_8250_CONSOLE
2824
2825 static void serial8250_console_putchar(struct uart_port *port, int ch)
2826 {
2827         struct uart_8250_port *up = up_to_u8250p(port);
2828
2829         wait_for_xmitr(up, UART_LSR_THRE);
2830         serial_port_out(port, UART_TX, ch);
2831 }
2832
2833 /*
2834  *      Restore serial console when h/w power-off detected
2835  */
2836 static void serial8250_console_restore(struct uart_8250_port *up)
2837 {
2838         struct uart_port *port = &up->port;
2839         struct ktermios termios;
2840         unsigned int baud, quot, frac = 0;
2841
2842         termios.c_cflag = port->cons->cflag;
2843         if (port->state->port.tty && termios.c_cflag == 0)
2844                 termios.c_cflag = port->state->port.tty->termios.c_cflag;
2845
2846         baud = serial8250_get_baud_rate(port, &termios, NULL);
2847         quot = serial8250_get_divisor(up, baud, &frac);
2848
2849         serial8250_set_divisor(port, baud, quot, frac);
2850         serial_port_out(port, UART_LCR, up->lcr);
2851         serial_port_out(port, UART_MCR, UART_MCR_DTR | UART_MCR_RTS);
2852 }
2853
2854 /*
2855  *      Print a string to the serial port trying not to disturb
2856  *      any possible real use of the port...
2857  *
2858  *      The console_lock must be held when we get here.
2859  */
2860 void serial8250_console_write(struct uart_8250_port *up, const char *s,
2861                               unsigned int count)
2862 {
2863         struct uart_port *port = &up->port;
2864         unsigned long flags;
2865         unsigned int ier;
2866         int locked = 1;
2867
2868         touch_nmi_watchdog();
2869
2870         serial8250_rpm_get(up);
2871
2872         if (port->sysrq)
2873                 locked = 0;
2874         else if (oops_in_progress)
2875                 locked = spin_trylock_irqsave(&port->lock, flags);
2876         else
2877                 spin_lock_irqsave(&port->lock, flags);
2878
2879         /*
2880          *      First save the IER then disable the interrupts
2881          */
2882         ier = serial_port_in(port, UART_IER);
2883
2884         if (up->capabilities & UART_CAP_UUE)
2885                 serial_port_out(port, UART_IER, UART_IER_UUE);
2886         else
2887                 serial_port_out(port, UART_IER, 0);
2888
2889         /* check scratch reg to see if port powered off during system sleep */
2890         if (up->canary && (up->canary != serial_port_in(port, UART_SCR))) {
2891                 serial8250_console_restore(up);
2892                 up->canary = 0;
2893         }
2894
2895         uart_console_write(port, s, count, serial8250_console_putchar);
2896
2897         /*
2898          *      Finally, wait for transmitter to become empty
2899          *      and restore the IER
2900          */
2901         wait_for_xmitr(up, BOTH_EMPTY);
2902         serial_port_out(port, UART_IER, ier);
2903
2904         /*
2905          *      The receive handling will happen properly because the
2906          *      receive ready bit will still be set; it is not cleared
2907          *      on read.  However, modem control will not, we must
2908          *      call it if we have saved something in the saved flags
2909          *      while processing with interrupts off.
2910          */
2911         if (up->msr_saved_flags)
2912                 serial8250_modem_status(up);
2913
2914         if (locked)
2915                 spin_unlock_irqrestore(&port->lock, flags);
2916         serial8250_rpm_put(up);
2917 }
2918
2919 static unsigned int probe_baud(struct uart_port *port)
2920 {
2921         unsigned char lcr, dll, dlm;
2922         unsigned int quot;
2923
2924         lcr = serial_port_in(port, UART_LCR);
2925         serial_port_out(port, UART_LCR, lcr | UART_LCR_DLAB);
2926         dll = serial_port_in(port, UART_DLL);
2927         dlm = serial_port_in(port, UART_DLM);
2928         serial_port_out(port, UART_LCR, lcr);
2929
2930         quot = (dlm << 8) | dll;
2931         return (port->uartclk / 16) / quot;
2932 }
2933
2934 int serial8250_console_setup(struct uart_port *port, char *options, bool probe)
2935 {
2936         int baud = 9600;
2937         int bits = 8;
2938         int parity = 'n';
2939         int flow = 'n';
2940
2941         if (!port->iobase && !port->membase)
2942                 return -ENODEV;
2943
2944         if (options)
2945                 uart_parse_options(options, &baud, &parity, &bits, &flow);
2946         else if (probe)
2947                 baud = probe_baud(port);
2948
2949         return uart_set_options(port, port->cons, baud, parity, bits, flow);
2950 }
2951
2952 #endif /* CONFIG_SERIAL_8250_CONSOLE */
2953
2954 MODULE_LICENSE("GPL");