drivers/staging/iio/adc/ad7192.c

   1 /*
   2  * AD7190 AD7192 AD7193 AD7195 SPI ADC driver
   3  *
   4  * Copyright 2011-2015 Analog Devices Inc.
   5  *
   6  * Licensed under the GPL-2.
   7  */
   8
   9 #include <linux/interrupt.h>
  10 #include <linux/device.h>
  11 #include <linux/kernel.h>
  12 #include <linux/slab.h>
  13 #include <linux/sysfs.h>
  14 #include <linux/spi/spi.h>
  15 #include <linux/regulator/consumer.h>
  16 #include <linux/err.h>
  17 #include <linux/sched.h>
  18 #include <linux/delay.h>
  19
  20 #include <linux/iio/iio.h>
  21 #include <linux/iio/sysfs.h>
  22 #include <linux/iio/buffer.h>
  23 #include <linux/iio/trigger.h>
  24 #include <linux/iio/trigger_consumer.h>
  25 #include <linux/iio/triggered_buffer.h>
  26 #include <linux/iio/adc/ad_sigma_delta.h>
  27
  28 #include "ad7192.h"
  29
  30 /* Registers */
  31 #define AD7192_REG_COMM         0 /* Communications Register (WO, 8-bit) */
  32 #define AD7192_REG_STAT         0 /* Status Register         (RO, 8-bit) */
  33 #define AD7192_REG_MODE         1 /* Mode Register           (RW, 24-bit */
  34 #define AD7192_REG_CONF         2 /* Configuration Register  (RW, 24-bit) */
  35 #define AD7192_REG_DATA         3 /* Data Register           (RO, 24/32-bit) */
  36 #define AD7192_REG_ID           4 /* ID Register             (RO, 8-bit) */
  37 #define AD7192_REG_GPOCON       5 /* GPOCON Register         (RO, 8-bit) */
  38 #define AD7192_REG_OFFSET       6 /* Offset Register         (RW, 16-bit */
  39                                   /* (AD7792)/24-bit (AD7192)) */
  40 #define AD7192_REG_FULLSALE     7 /* Full-Scale Register */
  41                                   /* (RW, 16-bit (AD7792)/24-bit (AD7192)) */
  42
  43 /* Communications Register Bit Designations (AD7192_REG_COMM) */
  44 #define AD7192_COMM_WEN         BIT(7) /* Write Enable */
  45 #define AD7192_COMM_WRITE       0 /* Write Operation */
  46 #define AD7192_COMM_READ        BIT(6) /* Read Operation */
  47 #define AD7192_COMM_ADDR(x)     (((x) & 0x7) << 3) /* Register Address */
  48 #define AD7192_COMM_CREAD       BIT(2) /* Continuous Read of Data Register */
  49
  50 /* Status Register Bit Designations (AD7192_REG_STAT) */
  51 #define AD7192_STAT_RDY         BIT(7) /* Ready */
  52 #define AD7192_STAT_ERR         BIT(6) /* Error (Overrange, Underrange) */
  53 #define AD7192_STAT_NOREF       BIT(5) /* Error no external reference */
  54 #define AD7192_STAT_PARITY      BIT(4) /* Parity */
  55 #define AD7192_STAT_CH3         BIT(2) /* Channel 3 */
  56 #define AD7192_STAT_CH2         BIT(1) /* Channel 2 */
  57 #define AD7192_STAT_CH1         BIT(0) /* Channel 1 */
  58
  59 /* Mode Register Bit Designations (AD7192_REG_MODE) */
  60 #define AD7192_MODE_SEL(x)      (((x) & 0x7) << 21) /* Operation Mode Select */
  61 #define AD7192_MODE_SEL_MASK    (0x7 << 21) /* Operation Mode Select Mask */
  62 #define AD7192_MODE_DAT_STA     BIT(20) /* Status Register transmission */
  63 #define AD7192_MODE_CLKSRC(x)   (((x) & 0x3) << 18) /* Clock Source Select */
  64 #define AD7192_MODE_SINC3       BIT(15) /* SINC3 Filter Select */
  65 #define AD7192_MODE_ACX         BIT(14) /* AC excitation enable(AD7195 only)*/
  66 #define AD7192_MODE_ENPAR       BIT(13) /* Parity Enable */
  67 #define AD7192_MODE_CLKDIV      BIT(12) /* Clock divide by 2 (AD7190/2 only)*/
  68 #define AD7192_MODE_SCYCLE      BIT(11) /* Single cycle conversion */
  69 #define AD7192_MODE_REJ60       BIT(10) /* 50/60Hz notch filter */
  70 #define AD7192_MODE_RATE(x)     ((x) & 0x3FF) /* Filter Update Rate Select */
  71
  72 /* Mode Register: AD7192_MODE_SEL options */
  73 #define AD7192_MODE_CONT                0 /* Continuous Conversion Mode */
  74 #define AD7192_MODE_SINGLE              1 /* Single Conversion Mode */
  75 #define AD7192_MODE_IDLE                2 /* Idle Mode */
  76 #define AD7192_MODE_PWRDN               3 /* Power-Down Mode */
  77 #define AD7192_MODE_CAL_INT_ZERO        4 /* Internal Zero-Scale Calibration */
  78 #define AD7192_MODE_CAL_INT_FULL        5 /* Internal Full-Scale Calibration */
  79 #define AD7192_MODE_CAL_SYS_ZERO        6 /* System Zero-Scale Calibration */
  80 #define AD7192_MODE_CAL_SYS_FULL        7 /* System Full-Scale Calibration */
  81
  82 /* Mode Register: AD7192_MODE_CLKSRC options */
  83 #define AD7192_CLK_EXT_MCLK1_2          0 /* External 4.92 MHz Clock connected*/
  84                                           /* from MCLK1 to MCLK2 */
  85 #define AD7192_CLK_EXT_MCLK2            1 /* External Clock applied to MCLK2 */
  86 #define AD7192_CLK_INT                  2 /* Internal 4.92 MHz Clock not */
  87                                           /* available at the MCLK2 pin */
  88 #define AD7192_CLK_INT_CO               3 /* Internal 4.92 MHz Clock available*/
  89                                           /* at the MCLK2 pin */
  90
  91 /* Configuration Register Bit Designations (AD7192_REG_CONF) */
  92
  93 #define AD7192_CONF_CHOP        BIT(23) /* CHOP enable */
  94 #define AD7192_CONF_REFSEL      BIT(20) /* REFIN1/REFIN2 Reference Select */
  95 #define AD7192_CONF_CHAN(x)     ((x) << 8) /* Channel select */
  96 #define AD7192_CONF_CHAN_MASK   (0x7FF << 8) /* Channel select mask */
  97 #define AD7192_CONF_BURN        BIT(7) /* Burnout current enable */
  98 #define AD7192_CONF_REFDET      BIT(6) /* Reference detect enable */
  99 #define AD7192_CONF_BUF         BIT(4) /* Buffered Mode Enable */
 100 #define AD7192_CONF_UNIPOLAR    BIT(3) /* Unipolar/Bipolar Enable */
 101 #define AD7192_CONF_GAIN(x)     ((x) & 0x7) /* Gain Select */
 102
 103 #define AD7192_CH_AIN1P_AIN2M   BIT(0) /* AIN1(+) - AIN2(-) */
 104 #define AD7192_CH_AIN3P_AIN4M   BIT(1) /* AIN3(+) - AIN4(-) */
 105 #define AD7192_CH_TEMP          BIT(2) /* Temp Sensor */
 106 #define AD7192_CH_AIN2P_AIN2M   BIT(3) /* AIN2(+) - AIN2(-) */
 107 #define AD7192_CH_AIN1          BIT(4) /* AIN1 - AINCOM */
 108 #define AD7192_CH_AIN2          BIT(5) /* AIN2 - AINCOM */
 109 #define AD7192_CH_AIN3          BIT(6) /* AIN3 - AINCOM */
 110 #define AD7192_CH_AIN4          BIT(7) /* AIN4 - AINCOM */
 111
 112 #define AD7193_CH_AIN1P_AIN2M   0x001  /* AIN1(+) - AIN2(-) */
 113 #define AD7193_CH_AIN3P_AIN4M   0x002  /* AIN3(+) - AIN4(-) */
 114 #define AD7193_CH_AIN5P_AIN6M   0x004  /* AIN5(+) - AIN6(-) */
 115 #define AD7193_CH_AIN7P_AIN8M   0x008  /* AIN7(+) - AIN8(-) */
 116 #define AD7193_CH_TEMP          0x100 /* Temp senseor */
 117 #define AD7193_CH_AIN2P_AIN2M   0x200 /* AIN2(+) - AIN2(-) */
 118 #define AD7193_CH_AIN1          0x401 /* AIN1 - AINCOM */
 119 #define AD7193_CH_AIN2          0x402 /* AIN2 - AINCOM */
 120 #define AD7193_CH_AIN3          0x404 /* AIN3 - AINCOM */
 121 #define AD7193_CH_AIN4          0x408 /* AIN4 - AINCOM */
 122 #define AD7193_CH_AIN5          0x410 /* AIN5 - AINCOM */
 123 #define AD7193_CH_AIN6          0x420 /* AIN6 - AINCOM */
 124 #define AD7193_CH_AIN7          0x440 /* AIN7 - AINCOM */
 125 #define AD7193_CH_AIN8          0x480 /* AIN7 - AINCOM */
 126 #define AD7193_CH_AINCOM        0x600 /* AINCOM - AINCOM */
 127
 128 /* ID Register Bit Designations (AD7192_REG_ID) */
 129 #define ID_AD7190               0x4
 130 #define ID_AD7192               0x0
 131 #define ID_AD7193               0x2
 132 #define ID_AD7195               0x6
 133 #define AD7192_ID_MASK          0x0F
 134
 135 /* GPOCON Register Bit Designations (AD7192_REG_GPOCON) */
 136 #define AD7192_GPOCON_BPDSW     BIT(6) /* Bridge power-down switch enable */
 137 #define AD7192_GPOCON_GP32EN    BIT(5) /* Digital Output P3 and P2 enable */
 138 #define AD7192_GPOCON_GP10EN    BIT(4) /* Digital Output P1 and P0 enable */
 139 #define AD7192_GPOCON_P3DAT     BIT(3) /* P3 state */
 140 #define AD7192_GPOCON_P2DAT     BIT(2) /* P2 state */
 141 #define AD7192_GPOCON_P1DAT     BIT(1) /* P1 state */
 142 #define AD7192_GPOCON_P0DAT     BIT(0) /* P0 state */
 143
 144 #define AD7192_EXT_FREQ_MHZ_MIN 2457600
 145 #define AD7192_EXT_FREQ_MHZ_MAX 5120000
 146 #define AD7192_INT_FREQ_MHZ     4915200
 147
 148 /* NOTE:
 149  * The AD7190/2/5 features a dual use data out ready DOUT/RDY output.
 150  * In order to avoid contentions on the SPI bus, it's therefore necessary
 151  * to use spi bus locking.
 152  *
 153  * The DOUT/RDY output must also be wired to an interrupt capable GPIO.
 154  */
 155
 156 struct ad7192_state {
 157         struct regulator                *reg;
 158         u16                             int_vref_mv;
 159         u32                             mclk;
 160         u32                             f_order;
 161         u32                             mode;
 162         u32                             conf;
 163         u32                             scale_avail[8][2];
 164         u8                              gpocon;
 165         u8                              devid;
 166
 167         struct ad_sigma_delta           sd;
 168 };
 169
 170 static struct ad7192_state *ad_sigma_delta_to_ad7192(struct ad_sigma_delta *sd)
 171 {
 172         return container_of(sd, struct ad7192_state, sd);
 173 }
 174
 175 static int ad7192_set_channel(struct ad_sigma_delta *sd, unsigned int channel)
 176 {
 177         struct ad7192_state *st = ad_sigma_delta_to_ad7192(sd);
 178
 179         st->conf &= ~AD7192_CONF_CHAN_MASK;
 180         st->conf |= AD7192_CONF_CHAN(channel);
 181
 182         return ad_sd_write_reg(&st->sd, AD7192_REG_CONF, 3, st->conf);
 183 }
 184
 185 static int ad7192_set_mode(struct ad_sigma_delta *sd,
 186                            enum ad_sigma_delta_mode mode)
 187 {
 188         struct ad7192_state *st = ad_sigma_delta_to_ad7192(sd);
 189
 190         st->mode &= ~AD7192_MODE_SEL_MASK;
 191         st->mode |= AD7192_MODE_SEL(mode);
 192
 193         return ad_sd_write_reg(&st->sd, AD7192_REG_MODE, 3, st->mode);
 194 }
 195
 196 static const struct ad_sigma_delta_info ad7192_sigma_delta_info = {
 197         .set_channel = ad7192_set_channel,
 198         .set_mode = ad7192_set_mode,
 199         .has_registers = true,
 200         .addr_shift = 3,
 201         .read_mask = BIT(6),
 202 };
 203
 204 static const struct ad_sd_calib_data ad7192_calib_arr[8] = {
 205         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN1},
 206         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN1},
 207         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN2},
 208         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN2},
 209         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN3},
 210         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN3},
 211         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN4},
 212         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN4}
 213 };
 214
 215 static int ad7192_calibrate_all(struct ad7192_state *st)
 216 {
 217                 return ad_sd_calibrate_all(&st->sd, ad7192_calib_arr,
 218                                 ARRAY_SIZE(ad7192_calib_arr));
 219 }
 220
 221 static inline bool ad7192_valid_external_frequency(u32 freq)
 222 {
 223         return (freq >= AD7192_EXT_FREQ_MHZ_MIN &&
 224                 freq <= AD7192_EXT_FREQ_MHZ_MAX);
 225 }
 226
 227 static int ad7192_setup(struct ad7192_state *st,
 228                         const struct ad7192_platform_data *pdata)
 229 {
 230         struct iio_dev *indio_dev = spi_get_drvdata(st->sd.spi);
 231         unsigned long long scale_uv;
 232         int i, ret, id;
 233
 234         /* reset the serial interface */
 235         ret = ad_sd_reset(&st->sd, 48);
 236         if (ret < 0)
 237                 goto out;
 238         usleep_range(500, 1000); /* Wait for at least 500us */
 239
 240         /* write/read test for device presence */
 241         ret = ad_sd_read_reg(&st->sd, AD7192_REG_ID, 1, &id);
 242         if (ret)
 243                 goto out;
 244
 245         id &= AD7192_ID_MASK;
 246
 247         if (id != st->devid)
 248                 dev_warn(&st->sd.spi->dev, "device ID query failed (0x%X)\n",
 249                          id);
 250
 251         switch (pdata->clock_source_sel) {
 252         case AD7192_CLK_INT:
 253         case AD7192_CLK_INT_CO:
 254                 st->mclk = AD7192_INT_FREQ_MHZ;
 255                 break;
 256         case AD7192_CLK_EXT_MCLK1_2:
 257         case AD7192_CLK_EXT_MCLK2:
 258                 if (ad7192_valid_external_frequency(pdata->ext_clk_hz)) {
 259                         st->mclk = pdata->ext_clk_hz;
 260                         break;
 261                 }
 262                 dev_err(&st->sd.spi->dev, "Invalid frequency setting %u\n",
 263                         pdata->ext_clk_hz);
 264                 ret = -EINVAL;
 265                 goto out;
 266         default:
 267                 ret = -EINVAL;
 268                 goto out;
 269         }
 270
 271         st->mode = AD7192_MODE_SEL(AD7192_MODE_IDLE) |
 272                 AD7192_MODE_CLKSRC(pdata->clock_source_sel) |
 273                 AD7192_MODE_RATE(480);
 274
 275         st->conf = AD7192_CONF_GAIN(0);
 276
 277         if (pdata->rej60_en)
 278                 st->mode |= AD7192_MODE_REJ60;
 279
 280         if (pdata->sinc3_en)
 281                 st->mode |= AD7192_MODE_SINC3;
 282
 283         if (pdata->refin2_en && (st->devid != ID_AD7195))
 284                 st->conf |= AD7192_CONF_REFSEL;
 285
 286         if (pdata->chop_en) {
 287                 st->conf |= AD7192_CONF_CHOP;
 288                 if (pdata->sinc3_en)
 289                         st->f_order = 3; /* SINC 3rd order */
 290                 else
 291                         st->f_order = 4; /* SINC 4th order */
 292         } else {
 293                 st->f_order = 1;
 294         }
 295
 296         if (pdata->buf_en)
 297                 st->conf |= AD7192_CONF_BUF;
 298
 299         if (pdata->unipolar_en)
 300                 st->conf |= AD7192_CONF_UNIPOLAR;
 301
 302         if (pdata->burnout_curr_en)
 303                 st->conf |= AD7192_CONF_BURN;
 304
 305         ret = ad_sd_write_reg(&st->sd, AD7192_REG_MODE, 3, st->mode);
 306         if (ret)
 307                 goto out;
 308
 309         ret = ad_sd_write_reg(&st->sd, AD7192_REG_CONF, 3, st->conf);
 310         if (ret)
 311                 goto out;
 312
 313         ret = ad7192_calibrate_all(st);
 314         if (ret)
 315                 goto out;
 316
 317         /* Populate available ADC input ranges */
 318         for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++) {
 319                 scale_uv = ((u64)st->int_vref_mv * 100000000)
 320                         >> (indio_dev->channels[0].scan_type.realbits -
 321                         ((st->conf & AD7192_CONF_UNIPOLAR) ? 0 : 1));
 322                 scale_uv >>= i;
 323
 324                 st->scale_avail[i][1] = do_div(scale_uv, 100000000) * 10;
 325                 st->scale_avail[i][0] = scale_uv;
 326         }
 327
 328         return 0;
 329 out:
 330         dev_err(&st->sd.spi->dev, "setup failed\n");
 331         return ret;
 332 }
 333
 334 static ssize_t ad7192_read_frequency(struct device *dev,
 335                                      struct device_attribute *attr,
 336                                      char *buf)
 337 {
 338         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 339         struct ad7192_state *st = iio_priv(indio_dev);
 340
 341         return sprintf(buf, "%d\n", st->mclk /
 342                         (st->f_order * 1024 * AD7192_MODE_RATE(st->mode)));
 343 }
 344
 345 static ssize_t ad7192_write_frequency(struct device *dev,
 346                                       struct device_attribute *attr,
 347                                       const char *buf,
 348                                       size_t len)
 349 {
 350         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 351         struct ad7192_state *st = iio_priv(indio_dev);
 352         unsigned long lval;
 353         int div, ret;
 354
 355         ret = kstrtoul(buf, 10, &lval);
 356         if (ret)
 357                 return ret;
 358         if (lval == 0)
 359                 return -EINVAL;
 360
 361         ret = iio_device_claim_direct_mode(indio_dev);
 362         if (ret)
 363                 return ret;
 364
 365         div = st->mclk / (lval * st->f_order * 1024);
 366         if (div < 1 || div > 1023) {
 367                 ret = -EINVAL;
 368                 goto out;
 369         }
 370
 371         st->mode &= ~AD7192_MODE_RATE(-1);
 372         st->mode |= AD7192_MODE_RATE(div);
 373         ad_sd_write_reg(&st->sd, AD7192_REG_MODE, 3, st->mode);
 374
 375 out:
 376         iio_device_release_direct_mode(indio_dev);
 377
 378         return ret ? ret : len;
 379 }
 380
 381 static IIO_DEV_ATTR_SAMP_FREQ(S_IWUSR | S_IRUGO,
 382                 ad7192_read_frequency,
 383                 ad7192_write_frequency);
 384
 385 static ssize_t
 386 ad7192_show_scale_available(struct device *dev,
 387                             struct device_attribute *attr, char *buf)
 388 {
 389         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 390         struct ad7192_state *st = iio_priv(indio_dev);
 391         int i, len = 0;
 392
 393         for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++)
 394                 len += sprintf(buf + len, "%d.%09u ", st->scale_avail[i][0],
 395                                st->scale_avail[i][1]);
 396
 397         len += sprintf(buf + len, "\n");
 398
 399         return len;
 400 }
 401
 402 static IIO_DEVICE_ATTR_NAMED(in_v_m_v_scale_available,
 403                              in_voltage-voltage_scale_available,
 404                              S_IRUGO, ad7192_show_scale_available, NULL, 0);
 405
 406 static IIO_DEVICE_ATTR(in_voltage_scale_available, S_IRUGO,
 407                        ad7192_show_scale_available, NULL, 0);
 408
 409 static ssize_t ad7192_show_ac_excitation(struct device *dev,
 410                                          struct device_attribute *attr,
 411                                          char *buf)
 412 {
 413         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 414         struct ad7192_state *st = iio_priv(indio_dev);
 415
 416         return sprintf(buf, "%d\n", !!(st->mode & AD7192_MODE_ACX));
 417 }
 418
 419 static ssize_t ad7192_show_bridge_switch(struct device *dev,
 420                                          struct device_attribute *attr,
 421                                          char *buf)
 422 {
 423         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 424         struct ad7192_state *st = iio_priv(indio_dev);
 425
 426         return sprintf(buf, "%d\n", !!(st->gpocon & AD7192_GPOCON_BPDSW));
 427 }
 428
 429 static ssize_t ad7192_set(struct device *dev,
 430                           struct device_attribute *attr,
 431                           const char *buf,
 432                           size_t len)
 433 {
 434         struct iio_dev *indio_dev = dev_to_iio_dev(dev);
 435         struct ad7192_state *st = iio_priv(indio_dev);
 436         struct iio_dev_attr *this_attr = to_iio_dev_attr(attr);
 437         int ret;
 438         bool val;
 439
 440         ret = strtobool(buf, &val);
 441         if (ret < 0)
 442                 return ret;
 443
 444         ret = iio_device_claim_direct_mode(indio_dev);
 445         if (ret)
 446                 return ret;
 447
 448         switch ((u32)this_attr->address) {
 449         case AD7192_REG_GPOCON:
 450                 if (val)
 451                         st->gpocon |= AD7192_GPOCON_BPDSW;
 452                 else
 453                         st->gpocon &= ~AD7192_GPOCON_BPDSW;
 454
 455                 ad_sd_write_reg(&st->sd, AD7192_REG_GPOCON, 1, st->gpocon);
 456                 break;
 457         case AD7192_REG_MODE:
 458                 if (val)
 459                         st->mode |= AD7192_MODE_ACX;
 460                 else
 461                         st->mode &= ~AD7192_MODE_ACX;
 462
 463                 ad_sd_write_reg(&st->sd, AD7192_REG_MODE, 3, st->mode);
 464                 break;
 465         default:
 466                 ret = -EINVAL;
 467         }
 468
 469         iio_device_release_direct_mode(indio_dev);
 470
 471         return ret ? ret : len;
 472 }
 473
 474 static IIO_DEVICE_ATTR(bridge_switch_en, S_IRUGO | S_IWUSR,
 475                        ad7192_show_bridge_switch, ad7192_set,
 476                        AD7192_REG_GPOCON);
 477
 478 static IIO_DEVICE_ATTR(ac_excitation_en, S_IRUGO | S_IWUSR,
 479                        ad7192_show_ac_excitation, ad7192_set,
 480                        AD7192_REG_MODE);
 481
 482 static struct attribute *ad7192_attributes[] = {
 483         &iio_dev_attr_sampling_frequency.dev_attr.attr,
 484         &iio_dev_attr_in_v_m_v_scale_available.dev_attr.attr,
 485         &iio_dev_attr_in_voltage_scale_available.dev_attr.attr,
 486         &iio_dev_attr_bridge_switch_en.dev_attr.attr,
 487         &iio_dev_attr_ac_excitation_en.dev_attr.attr,
 488         NULL
 489 };
 490
 491 static const struct attribute_group ad7192_attribute_group = {
 492         .attrs = ad7192_attributes,
 493 };
 494
 495 static struct attribute *ad7195_attributes[] = {
 496         &iio_dev_attr_sampling_frequency.dev_attr.attr,
 497         &iio_dev_attr_in_v_m_v_scale_available.dev_attr.attr,
 498         &iio_dev_attr_in_voltage_scale_available.dev_attr.attr,
 499         &iio_dev_attr_bridge_switch_en.dev_attr.attr,
 500         NULL
 501 };
 502
 503 static const struct attribute_group ad7195_attribute_group = {
 504         .attrs = ad7195_attributes,
 505 };
 506
 507 static unsigned int ad7192_get_temp_scale(bool unipolar)
 508 {
 509         return unipolar ? 2815 * 2 : 2815;
 510 }
 511
 512 static int ad7192_read_raw(struct iio_dev *indio_dev,
 513                            struct iio_chan_spec const *chan,
 514                            int *val,
 515                            int *val2,
 516                            long m)
 517 {
 518         struct ad7192_state *st = iio_priv(indio_dev);
 519         bool unipolar = !!(st->conf & AD7192_CONF_UNIPOLAR);
 520
 521         switch (m) {
 522         case IIO_CHAN_INFO_RAW:
 523                 return ad_sigma_delta_single_conversion(indio_dev, chan, val);
 524         case IIO_CHAN_INFO_SCALE:
 525                 switch (chan->type) {
 526                 case IIO_VOLTAGE:
 527                         mutex_lock(&indio_dev->mlock);
 528                         *val = st->scale_avail[AD7192_CONF_GAIN(st->conf)][0];
 529                         *val2 = st->scale_avail[AD7192_CONF_GAIN(st->conf)][1];
 530                         mutex_unlock(&indio_dev->mlock);
 531                         return IIO_VAL_INT_PLUS_NANO;
 532                 case IIO_TEMP:
 533                         *val = 0;
 534                         *val2 = 1000000000 / ad7192_get_temp_scale(unipolar);
 535                         return IIO_VAL_INT_PLUS_NANO;
 536                 default:
 537                         return -EINVAL;
 538                 }
 539         case IIO_CHAN_INFO_OFFSET:
 540                 if (!unipolar)
 541                         *val = -(1 << (chan->scan_type.realbits - 1));
 542                 else
 543                         *val = 0;
 544                 /* Kelvin to Celsius */
 545                 if (chan->type == IIO_TEMP)
 546                         *val -= 273 * ad7192_get_temp_scale(unipolar);
 547                 return IIO_VAL_INT;
 548         }
 549
 550         return -EINVAL;
 551 }
 552
 553 static int ad7192_write_raw(struct iio_dev *indio_dev,
 554                             struct iio_chan_spec const *chan,
 555                             int val,
 556                             int val2,
 557                             long mask)
 558 {
 559         struct ad7192_state *st = iio_priv(indio_dev);
 560         int ret, i;
 561         unsigned int tmp;
 562
 563         ret = iio_device_claim_direct_mode(indio_dev);
 564         if (ret)
 565                 return ret;
 566
 567         switch (mask) {
 568         case IIO_CHAN_INFO_SCALE:
 569                 ret = -EINVAL;
 570                 for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++)
 571                         if (val2 == st->scale_avail[i][1]) {
 572                                 ret = 0;
 573                                 tmp = st->conf;
 574                                 st->conf &= ~AD7192_CONF_GAIN(-1);
 575                                 st->conf |= AD7192_CONF_GAIN(i);
 576                                 if (tmp == st->conf)
 577                                         break;
 578                                 ad_sd_write_reg(&st->sd, AD7192_REG_CONF,
 579                                                 3, st->conf);
 580                                 ad7192_calibrate_all(st);
 581                                 break;
 582                         }
 583                 break;
 584         default:
 585                 ret = -EINVAL;
 586         }
 587
 588         iio_device_release_direct_mode(indio_dev);
 589
 590         return ret;
 591 }
 592
 593 static int ad7192_write_raw_get_fmt(struct iio_dev *indio_dev,
 594                                     struct iio_chan_spec const *chan,
 595                                     long mask)
 596 {
 597         return IIO_VAL_INT_PLUS_NANO;
 598 }
 599
 600 static const struct iio_info ad7192_info = {
 601         .read_raw = &ad7192_read_raw,
 602         .write_raw = &ad7192_write_raw,
 603         .write_raw_get_fmt = &ad7192_write_raw_get_fmt,
 604         .attrs = &ad7192_attribute_group,
 605         .validate_trigger = ad_sd_validate_trigger,
 606         .driver_module = THIS_MODULE,
 607 };
 608
 609 static const struct iio_info ad7195_info = {
 610         .read_raw = &ad7192_read_raw,
 611         .write_raw = &ad7192_write_raw,
 612         .write_raw_get_fmt = &ad7192_write_raw_get_fmt,
 613         .attrs = &ad7195_attribute_group,
 614         .validate_trigger = ad_sd_validate_trigger,
 615         .driver_module = THIS_MODULE,
 616 };
 617
 618 static const struct iio_chan_spec ad7192_channels[] = {
 619         AD_SD_DIFF_CHANNEL(0, 1, 2, AD7192_CH_AIN1P_AIN2M, 24, 32, 0),
 620         AD_SD_DIFF_CHANNEL(1, 3, 4, AD7192_CH_AIN3P_AIN4M, 24, 32, 0),
 621         AD_SD_TEMP_CHANNEL(2, AD7192_CH_TEMP, 24, 32, 0),
 622         AD_SD_SHORTED_CHANNEL(3, 2, AD7192_CH_AIN2P_AIN2M, 24, 32, 0),
 623         AD_SD_CHANNEL(4, 1, AD7192_CH_AIN1, 24, 32, 0),
 624         AD_SD_CHANNEL(5, 2, AD7192_CH_AIN2, 24, 32, 0),
 625         AD_SD_CHANNEL(6, 3, AD7192_CH_AIN3, 24, 32, 0),
 626         AD_SD_CHANNEL(7, 4, AD7192_CH_AIN4, 24, 32, 0),
 627         IIO_CHAN_SOFT_TIMESTAMP(8),
 628 };
 629
 630 static const struct iio_chan_spec ad7193_channels[] = {
 631         AD_SD_DIFF_CHANNEL(0, 1, 2, AD7193_CH_AIN1P_AIN2M, 24, 32, 0),
 632         AD_SD_DIFF_CHANNEL(1, 3, 4, AD7193_CH_AIN3P_AIN4M, 24, 32, 0),
 633         AD_SD_DIFF_CHANNEL(2, 5, 6, AD7193_CH_AIN5P_AIN6M, 24, 32, 0),
 634         AD_SD_DIFF_CHANNEL(3, 7, 8, AD7193_CH_AIN7P_AIN8M, 24, 32, 0),
 635         AD_SD_TEMP_CHANNEL(4, AD7193_CH_TEMP, 24, 32, 0),
 636         AD_SD_SHORTED_CHANNEL(5, 2, AD7193_CH_AIN2P_AIN2M, 24, 32, 0),
 637         AD_SD_CHANNEL(6, 1, AD7193_CH_AIN1, 24, 32, 0),
 638         AD_SD_CHANNEL(7, 2, AD7193_CH_AIN2, 24, 32, 0),
 639         AD_SD_CHANNEL(8, 3, AD7193_CH_AIN3, 24, 32, 0),
 640         AD_SD_CHANNEL(9, 4, AD7193_CH_AIN4, 24, 32, 0),
 641         AD_SD_CHANNEL(10, 5, AD7193_CH_AIN5, 24, 32, 0),
 642         AD_SD_CHANNEL(11, 6, AD7193_CH_AIN6, 24, 32, 0),
 643         AD_SD_CHANNEL(12, 7, AD7193_CH_AIN7, 24, 32, 0),
 644         AD_SD_CHANNEL(13, 8, AD7193_CH_AIN8, 24, 32, 0),
 645         IIO_CHAN_SOFT_TIMESTAMP(14),
 646 };
 647
 648 static int ad7192_probe(struct spi_device *spi)
 649 {
 650         const struct ad7192_platform_data *pdata = dev_get_platdata(&spi->dev);
 651         struct ad7192_state *st;
 652         struct iio_dev *indio_dev;
 653         int ret, voltage_uv = 0;
 654
 655         if (!pdata) {
 656                 dev_err(&spi->dev, "no platform data?\n");
 657                 return -ENODEV;
 658         }
 659
 660         if (!spi->irq) {
 661                 dev_err(&spi->dev, "no IRQ?\n");
 662                 return -ENODEV;
 663         }
 664
 665         indio_dev = devm_iio_device_alloc(&spi->dev, sizeof(*st));
 666         if (!indio_dev)
 667                 return -ENOMEM;
 668
 669         st = iio_priv(indio_dev);
 670
 671         st->reg = devm_regulator_get(&spi->dev, "vcc");
 672         if (!IS_ERR(st->reg)) {
 673                 ret = regulator_enable(st->reg);
 674                 if (ret)
 675                         return ret;
 676
 677                 voltage_uv = regulator_get_voltage(st->reg);
 678         }
 679
 680         if (pdata->vref_mv)
 681                 st->int_vref_mv = pdata->vref_mv;
 682         else if (voltage_uv)
 683                 st->int_vref_mv = voltage_uv / 1000;
 684         else
 685                 dev_warn(&spi->dev, "reference voltage undefined\n");
 686
 687         spi_set_drvdata(spi, indio_dev);
 688         st->devid = spi_get_device_id(spi)->driver_data;
 689         indio_dev->dev.parent = &spi->dev;
 690         indio_dev->name = spi_get_device_id(spi)->name;
 691         indio_dev->modes = INDIO_DIRECT_MODE;
 692
 693         switch (st->devid) {
 694         case ID_AD7193:
 695                 indio_dev->channels = ad7193_channels;
 696                 indio_dev->num_channels = ARRAY_SIZE(ad7193_channels);
 697                 break;
 698         default:
 699                 indio_dev->channels = ad7192_channels;
 700                 indio_dev->num_channels = ARRAY_SIZE(ad7192_channels);
 701                 break;
 702         }
 703
 704         if (st->devid == ID_AD7195)
 705                 indio_dev->info = &ad7195_info;
 706         else
 707                 indio_dev->info = &ad7192_info;
 708
 709         ad_sd_init(&st->sd, indio_dev, spi, &ad7192_sigma_delta_info);
 710
 711         ret = ad_sd_setup_buffer_and_trigger(indio_dev);
 712         if (ret)
 713                 goto error_disable_reg;
 714
 715         ret = ad7192_setup(st, pdata);
 716         if (ret)
 717                 goto error_remove_trigger;
 718
 719         ret = iio_device_register(indio_dev);
 720         if (ret < 0)
 721                 goto error_remove_trigger;
 722         return 0;
 723
 724 error_remove_trigger:
 725         ad_sd_cleanup_buffer_and_trigger(indio_dev);
 726 error_disable_reg:
 727         if (!IS_ERR(st->reg))
 728                 regulator_disable(st->reg);
 729
 730         return ret;
 731 }
 732
 733 static int ad7192_remove(struct spi_device *spi)
 734 {
 735         struct iio_dev *indio_dev = spi_get_drvdata(spi);
 736         struct ad7192_state *st = iio_priv(indio_dev);
 737
 738         iio_device_unregister(indio_dev);
 739         ad_sd_cleanup_buffer_and_trigger(indio_dev);
 740
 741         if (!IS_ERR(st->reg))
 742                 regulator_disable(st->reg);
 743
 744         return 0;
 745 }
 746
 747 static const struct spi_device_id ad7192_id[] = {
 748         {"ad7190", ID_AD7190},
 749         {"ad7192", ID_AD7192},
 750         {"ad7193", ID_AD7193},
 751         {"ad7195", ID_AD7195},
 752         {}
 753 };
 754 MODULE_DEVICE_TABLE(spi, ad7192_id);
 755
 756 static struct spi_driver ad7192_driver = {
 757         .driver = {
 758                 .name   = "ad7192",
 759         },
 760         .probe          = ad7192_probe,
 761         .remove         = ad7192_remove,
 762         .id_table       = ad7192_id,
 763 };
 764 module_spi_driver(ad7192_driver);
 765
 766 MODULE_AUTHOR("Michael Hennerich <hennerich@blackfin.uclinux.org>");
 767 MODULE_DESCRIPTION("Analog Devices AD7190, AD7192, AD7193, AD7195 ADC");
 768 MODULE_LICENSE("GPL v2");