drivers/gpio/gpio-omap.c

   1 /*
   2  * Support functions for OMAP GPIO
   3  *
   4  * Copyright (C) 2003-2005 Nokia Corporation
   5  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   6  *
   7  * Copyright (C) 2009 Texas Instruments
   8  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  */
  14
  15 #include <linux/init.h>
  16 #include <linux/module.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/syscore_ops.h>
  19 #include <linux/err.h>
  20 #include <linux/clk.h>
  21 #include <linux/io.h>
  22 #include <linux/device.h>
  23 #include <linux/pm_runtime.h>
  24 #include <linux/pm.h>
  25 #include <linux/of.h>
  26 #include <linux/of_device.h>
  27 #include <linux/irqchip/chained_irq.h>
  28 #include <linux/gpio.h>
  29 #include <linux/bitops.h>
  30 #include <linux/platform_data/gpio-omap.h>
  31
  32 #define OFF_MODE        1
  33
  34 static LIST_HEAD(omap_gpio_list);
  35
  36 struct gpio_regs {
  37         u32 irqenable1;
  38         u32 irqenable2;
  39         u32 wake_en;
  40         u32 ctrl;
  41         u32 oe;
  42         u32 leveldetect0;
  43         u32 leveldetect1;
  44         u32 risingdetect;
  45         u32 fallingdetect;
  46         u32 dataout;
  47         u32 debounce;
  48         u32 debounce_en;
  49 };
  50
  51 struct gpio_bank {
  52         struct list_head node;
  53         void __iomem *base;
  54         u16 irq;
  55         u32 non_wakeup_gpios;
  56         u32 enabled_non_wakeup_gpios;
  57         struct gpio_regs context;
  58         u32 saved_datain;
  59         u32 level_mask;
  60         u32 toggle_mask;
  61         spinlock_t lock;
  62         struct gpio_chip chip;
  63         struct clk *dbck;
  64         u32 mod_usage;
  65         u32 irq_usage;
  66         u32 dbck_enable_mask;
  67         bool dbck_enabled;
  68         struct device *dev;
  69         bool is_mpuio;
  70         bool dbck_flag;
  71         bool loses_context;
  72         bool context_valid;
  73         int stride;
  74         u32 width;
  75         int context_loss_count;
  76         int power_mode;
  77         bool workaround_enabled;
  78
  79         void (*set_dataout)(struct gpio_bank *bank, int gpio, int enable);
  80         int (*get_context_loss_count)(struct device *dev);
  81
  82         struct omap_gpio_reg_offs *regs;
  83 };
  84
  85 #define GPIO_INDEX(bank, gpio) (gpio % bank->width)
  86 #define GPIO_BIT(bank, gpio) (BIT(GPIO_INDEX(bank, gpio)))
  87 #define GPIO_MOD_CTRL_BIT       BIT(0)
  88
  89 #define BANK_USED(bank) (bank->mod_usage || bank->irq_usage)
  90 #define LINE_USED(line, offset) (line & (BIT(offset)))
  91
  92 static int irq_to_gpio(struct gpio_bank *bank, unsigned int gpio_irq)
  93 {
  94         return bank->chip.base + gpio_irq;
  95 }
  96
  97 static inline struct gpio_bank *_irq_data_get_bank(struct irq_data *d)
  98 {
  99         struct gpio_chip *chip = irq_data_get_irq_chip_data(d);
 100         return container_of(chip, struct gpio_bank, chip);
 101 }
 102
 103 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 104 {
 105         void __iomem *reg = bank->base;
 106         u32 l;
 107
 108         reg += bank->regs->direction;
 109         l = readl_relaxed(reg);
 110         if (is_input)
 111                 l |= BIT(gpio);
 112         else
 113                 l &= ~(BIT(gpio));
 114         writel_relaxed(l, reg);
 115         bank->context.oe = l;
 116 }
 117
 118
 119 /* set data out value using dedicate set/clear register */
 120 static void _set_gpio_dataout_reg(struct gpio_bank *bank, int gpio, int enable)
 121 {
 122         void __iomem *reg = bank->base;
 123         u32 l = GPIO_BIT(bank, gpio);
 124
 125         if (enable) {
 126                 reg += bank->regs->set_dataout;
 127                 bank->context.dataout |= l;
 128         } else {
 129                 reg += bank->regs->clr_dataout;
 130                 bank->context.dataout &= ~l;
 131         }
 132
 133         writel_relaxed(l, reg);
 134 }
 135
 136 /* set data out value using mask register */
 137 static void _set_gpio_dataout_mask(struct gpio_bank *bank, int gpio, int enable)
 138 {
 139         void __iomem *reg = bank->base + bank->regs->dataout;
 140         u32 gpio_bit = GPIO_BIT(bank, gpio);
 141         u32 l;
 142
 143         l = readl_relaxed(reg);
 144         if (enable)
 145                 l |= gpio_bit;
 146         else
 147                 l &= ~gpio_bit;
 148         writel_relaxed(l, reg);
 149         bank->context.dataout = l;
 150 }
 151
 152 static int _get_gpio_datain(struct gpio_bank *bank, int offset)
 153 {
 154         void __iomem *reg = bank->base + bank->regs->datain;
 155
 156         return (readl_relaxed(reg) & (BIT(offset))) != 0;
 157 }
 158
 159 static int _get_gpio_dataout(struct gpio_bank *bank, int offset)
 160 {
 161         void __iomem *reg = bank->base + bank->regs->dataout;
 162
 163         return (readl_relaxed(reg) & (BIT(offset))) != 0;
 164 }
 165
 166 static inline void _gpio_rmw(void __iomem *base, u32 reg, u32 mask, bool set)
 167 {
 168         int l = readl_relaxed(base + reg);
 169
 170         if (set)
 171                 l |= mask;
 172         else
 173                 l &= ~mask;
 174
 175         writel_relaxed(l, base + reg);
 176 }
 177
 178 static inline void _gpio_dbck_enable(struct gpio_bank *bank)
 179 {
 180         if (bank->dbck_enable_mask && !bank->dbck_enabled) {
 181                 clk_prepare_enable(bank->dbck);
 182                 bank->dbck_enabled = true;
 183
 184                 writel_relaxed(bank->dbck_enable_mask,
 185                              bank->base + bank->regs->debounce_en);
 186         }
 187 }
 188
 189 static inline void _gpio_dbck_disable(struct gpio_bank *bank)
 190 {
 191         if (bank->dbck_enable_mask && bank->dbck_enabled) {
 192                 /*
 193                  * Disable debounce before cutting it's clock. If debounce is
 194                  * enabled but the clock is not, GPIO module seems to be unable
 195                  * to detect events and generate interrupts at least on OMAP3.
 196                  */
 197                 writel_relaxed(0, bank->base + bank->regs->debounce_en);
 198
 199                 clk_disable_unprepare(bank->dbck);
 200                 bank->dbck_enabled = false;
 201         }
 202 }
 203
 204 /**
 205  * _set_gpio_debounce - low level gpio debounce time
 206  * @bank: the gpio bank we're acting upon
 207  * @gpio: the gpio number on this @gpio
 208  * @debounce: debounce time to use
 209  *
 210  * OMAP's debounce time is in 31us steps so we need
 211  * to convert and round up to the closest unit.
 212  */
 213 static void _set_gpio_debounce(struct gpio_bank *bank, unsigned gpio,
 214                 unsigned debounce)
 215 {
 216         void __iomem            *reg;
 217         u32                     val;
 218         u32                     l;
 219
 220         if (!bank->dbck_flag)
 221                 return;
 222
 223         if (debounce < 32)
 224                 debounce = 0x01;
 225         else if (debounce > 7936)
 226                 debounce = 0xff;
 227         else
 228                 debounce = (debounce / 0x1f) - 1;
 229
 230         l = GPIO_BIT(bank, gpio);
 231
 232         clk_prepare_enable(bank->dbck);
 233         reg = bank->base + bank->regs->debounce;
 234         writel_relaxed(debounce, reg);
 235
 236         reg = bank->base + bank->regs->debounce_en;
 237         val = readl_relaxed(reg);
 238
 239         if (debounce)
 240                 val |= l;
 241         else
 242                 val &= ~l;
 243         bank->dbck_enable_mask = val;
 244
 245         writel_relaxed(val, reg);
 246         clk_disable_unprepare(bank->dbck);
 247         /*
 248          * Enable debounce clock per module.
 249          * This call is mandatory because in omap_gpio_request() when
 250          * *_runtime_get_sync() is called,  _gpio_dbck_enable() within
 251          * runtime callbck fails to turn on dbck because dbck_enable_mask
 252          * used within _gpio_dbck_enable() is still not initialized at
 253          * that point. Therefore we have to enable dbck here.
 254          */
 255         _gpio_dbck_enable(bank);
 256         if (bank->dbck_enable_mask) {
 257                 bank->context.debounce = debounce;
 258                 bank->context.debounce_en = val;
 259         }
 260 }
 261
 262 /**
 263  * _clear_gpio_debounce - clear debounce settings for a gpio
 264  * @bank: the gpio bank we're acting upon
 265  * @gpio: the gpio number on this @gpio
 266  *
 267  * If a gpio is using debounce, then clear the debounce enable bit and if
 268  * this is the only gpio in this bank using debounce, then clear the debounce
 269  * time too. The debounce clock will also be disabled when calling this function
 270  * if this is the only gpio in the bank using debounce.
 271  */
 272 static void _clear_gpio_debounce(struct gpio_bank *bank, unsigned gpio)
 273 {
 274         u32 gpio_bit = GPIO_BIT(bank, gpio);
 275
 276         if (!bank->dbck_flag)
 277                 return;
 278
 279         if (!(bank->dbck_enable_mask & gpio_bit))
 280                 return;
 281
 282         bank->dbck_enable_mask &= ~gpio_bit;
 283         bank->context.debounce_en &= ~gpio_bit;
 284         writel_relaxed(bank->context.debounce_en,
 285                      bank->base + bank->regs->debounce_en);
 286
 287         if (!bank->dbck_enable_mask) {
 288                 bank->context.debounce = 0;
 289                 writel_relaxed(bank->context.debounce, bank->base +
 290                              bank->regs->debounce);
 291                 clk_disable_unprepare(bank->dbck);
 292                 bank->dbck_enabled = false;
 293         }
 294 }
 295
 296 static inline void set_gpio_trigger(struct gpio_bank *bank, int gpio,
 297                                                 unsigned trigger)
 298 {
 299         void __iomem *base = bank->base;
 300         u32 gpio_bit = BIT(gpio);
 301
 302         _gpio_rmw(base, bank->regs->leveldetect0, gpio_bit,
 303                   trigger & IRQ_TYPE_LEVEL_LOW);
 304         _gpio_rmw(base, bank->regs->leveldetect1, gpio_bit,
 305                   trigger & IRQ_TYPE_LEVEL_HIGH);
 306         _gpio_rmw(base, bank->regs->risingdetect, gpio_bit,
 307                   trigger & IRQ_TYPE_EDGE_RISING);
 308         _gpio_rmw(base, bank->regs->fallingdetect, gpio_bit,
 309                   trigger & IRQ_TYPE_EDGE_FALLING);
 310
 311         bank->context.leveldetect0 =
 312                         readl_relaxed(bank->base + bank->regs->leveldetect0);
 313         bank->context.leveldetect1 =
 314                         readl_relaxed(bank->base + bank->regs->leveldetect1);
 315         bank->context.risingdetect =
 316                         readl_relaxed(bank->base + bank->regs->risingdetect);
 317         bank->context.fallingdetect =
 318                         readl_relaxed(bank->base + bank->regs->fallingdetect);
 319
 320         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 321                 _gpio_rmw(base, bank->regs->wkup_en, gpio_bit, trigger != 0);
 322                 bank->context.wake_en =
 323                         readl_relaxed(bank->base + bank->regs->wkup_en);
 324         }
 325
 326         /* This part needs to be executed always for OMAP{34xx, 44xx} */
 327         if (!bank->regs->irqctrl) {
 328                 /* On omap24xx proceed only when valid GPIO bit is set */
 329                 if (bank->non_wakeup_gpios) {
 330                         if (!(bank->non_wakeup_gpios & gpio_bit))
 331                                 goto exit;
 332                 }
 333
 334                 /*
 335                  * Log the edge gpio and manually trigger the IRQ
 336                  * after resume if the input level changes
 337                  * to avoid irq lost during PER RET/OFF mode
 338                  * Applies for omap2 non-wakeup gpio and all omap3 gpios
 339                  */
 340                 if (trigger & IRQ_TYPE_EDGE_BOTH)
 341                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 342                 else
 343                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 344         }
 345
 346 exit:
 347         bank->level_mask =
 348                 readl_relaxed(bank->base + bank->regs->leveldetect0) |
 349                 readl_relaxed(bank->base + bank->regs->leveldetect1);
 350 }
 351
 352 #ifdef CONFIG_ARCH_OMAP1
 353 /*
 354  * This only applies to chips that can't do both rising and falling edge
 355  * detection at once.  For all other chips, this function is a noop.
 356  */
 357 static void _toggle_gpio_edge_triggering(struct gpio_bank *bank, int gpio)
 358 {
 359         void __iomem *reg = bank->base;
 360         u32 l = 0;
 361
 362         if (!bank->regs->irqctrl)
 363                 return;
 364
 365         reg += bank->regs->irqctrl;
 366
 367         l = readl_relaxed(reg);
 368         if ((l >> gpio) & 1)
 369                 l &= ~(BIT(gpio));
 370         else
 371                 l |= BIT(gpio);
 372
 373         writel_relaxed(l, reg);
 374 }
 375 #else
 376 static void _toggle_gpio_edge_triggering(struct gpio_bank *bank, int gpio) {}
 377 #endif
 378
 379 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio,
 380                                                         unsigned trigger)
 381 {
 382         void __iomem *reg = bank->base;
 383         void __iomem *base = bank->base;
 384         u32 l = 0;
 385
 386         if (bank->regs->leveldetect0 && bank->regs->wkup_en) {
 387                 set_gpio_trigger(bank, gpio, trigger);
 388         } else if (bank->regs->irqctrl) {
 389                 reg += bank->regs->irqctrl;
 390
 391                 l = readl_relaxed(reg);
 392                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 393                         bank->toggle_mask |= BIT(gpio);
 394                 if (trigger & IRQ_TYPE_EDGE_RISING)
 395                         l |= BIT(gpio);
 396                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 397                         l &= ~(BIT(gpio));
 398                 else
 399                         return -EINVAL;
 400
 401                 writel_relaxed(l, reg);
 402         } else if (bank->regs->edgectrl1) {
 403                 if (gpio & 0x08)
 404                         reg += bank->regs->edgectrl2;
 405                 else
 406                         reg += bank->regs->edgectrl1;
 407
 408                 gpio &= 0x07;
 409                 l = readl_relaxed(reg);
 410                 l &= ~(3 << (gpio << 1));
 411                 if (trigger & IRQ_TYPE_EDGE_RISING)
 412                         l |= 2 << (gpio << 1);
 413                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 414                         l |= BIT(gpio << 1);
 415
 416                 /* Enable wake-up during idle for dynamic tick */
 417                 _gpio_rmw(base, bank->regs->wkup_en, BIT(gpio), trigger);
 418                 bank->context.wake_en =
 419                         readl_relaxed(bank->base + bank->regs->wkup_en);
 420                 writel_relaxed(l, reg);
 421         }
 422         return 0;
 423 }
 424
 425 static void _enable_gpio_module(struct gpio_bank *bank, unsigned offset)
 426 {
 427         if (bank->regs->pinctrl) {
 428                 void __iomem *reg = bank->base + bank->regs->pinctrl;
 429
 430                 /* Claim the pin for MPU */
 431                 writel_relaxed(readl_relaxed(reg) | (BIT(offset)), reg);
 432         }
 433
 434         if (bank->regs->ctrl && !BANK_USED(bank)) {
 435                 void __iomem *reg = bank->base + bank->regs->ctrl;
 436                 u32 ctrl;
 437
 438                 ctrl = readl_relaxed(reg);
 439                 /* Module is enabled, clocks are not gated */
 440                 ctrl &= ~GPIO_MOD_CTRL_BIT;
 441                 writel_relaxed(ctrl, reg);
 442                 bank->context.ctrl = ctrl;
 443         }
 444 }
 445
 446 static void _disable_gpio_module(struct gpio_bank *bank, unsigned offset)
 447 {
 448         void __iomem *base = bank->base;
 449
 450         if (bank->regs->wkup_en &&
 451             !LINE_USED(bank->mod_usage, offset) &&
 452             !LINE_USED(bank->irq_usage, offset)) {
 453                 /* Disable wake-up during idle for dynamic tick */
 454                 _gpio_rmw(base, bank->regs->wkup_en, BIT(offset), 0);
 455                 bank->context.wake_en =
 456                         readl_relaxed(bank->base + bank->regs->wkup_en);
 457         }
 458
 459         if (bank->regs->ctrl && !BANK_USED(bank)) {
 460                 void __iomem *reg = bank->base + bank->regs->ctrl;
 461                 u32 ctrl;
 462
 463                 ctrl = readl_relaxed(reg);
 464                 /* Module is disabled, clocks are gated */
 465                 ctrl |= GPIO_MOD_CTRL_BIT;
 466                 writel_relaxed(ctrl, reg);
 467                 bank->context.ctrl = ctrl;
 468         }
 469 }
 470
 471 static int gpio_is_input(struct gpio_bank *bank, int mask)
 472 {
 473         void __iomem *reg = bank->base + bank->regs->direction;
 474
 475         return readl_relaxed(reg) & mask;
 476 }
 477
 478 static int gpio_irq_type(struct irq_data *d, unsigned type)
 479 {
 480         struct gpio_bank *bank = _irq_data_get_bank(d);
 481         unsigned gpio = 0;
 482         int retval;
 483         unsigned long flags;
 484         unsigned offset;
 485
 486         if (!BANK_USED(bank))
 487                 pm_runtime_get_sync(bank->dev);
 488
 489 #ifdef CONFIG_ARCH_OMAP1
 490         if (d->irq > IH_MPUIO_BASE)
 491                 gpio = OMAP_MPUIO(d->irq - IH_MPUIO_BASE);
 492 #endif
 493
 494         if (!gpio)
 495                 gpio = irq_to_gpio(bank, d->hwirq);
 496
 497         if (type & ~IRQ_TYPE_SENSE_MASK)
 498                 return -EINVAL;
 499
 500         if (!bank->regs->leveldetect0 &&
 501                 (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 502                 return -EINVAL;
 503
 504         spin_lock_irqsave(&bank->lock, flags);
 505         offset = GPIO_INDEX(bank, gpio);
 506         retval = _set_gpio_triggering(bank, offset, type);
 507         if (!LINE_USED(bank->mod_usage, offset)) {
 508                 _enable_gpio_module(bank, offset);
 509                 _set_gpio_direction(bank, offset, 1);
 510         } else if (!gpio_is_input(bank, BIT(offset))) {
 511                 spin_unlock_irqrestore(&bank->lock, flags);
 512                 return -EINVAL;
 513         }
 514
 515         bank->irq_usage |= BIT(GPIO_INDEX(bank, gpio));
 516         spin_unlock_irqrestore(&bank->lock, flags);
 517
 518         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 519                 __irq_set_handler_locked(d->irq, handle_level_irq);
 520         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 521                 __irq_set_handler_locked(d->irq, handle_edge_irq);
 522
 523         return retval;
 524 }
 525
 526 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 527 {
 528         void __iomem *reg = bank->base;
 529
 530         reg += bank->regs->irqstatus;
 531         writel_relaxed(gpio_mask, reg);
 532
 533         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 534         if (bank->regs->irqstatus2) {
 535                 reg = bank->base + bank->regs->irqstatus2;
 536                 writel_relaxed(gpio_mask, reg);
 537         }
 538
 539         /* Flush posted write for the irq status to avoid spurious interrupts */
 540         readl_relaxed(reg);
 541 }
 542
 543 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 544 {
 545         _clear_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
 546 }
 547
 548 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 549 {
 550         void __iomem *reg = bank->base;
 551         u32 l;
 552         u32 mask = (BIT(bank->width)) - 1;
 553
 554         reg += bank->regs->irqenable;
 555         l = readl_relaxed(reg);
 556         if (bank->regs->irqenable_inv)
 557                 l = ~l;
 558         l &= mask;
 559         return l;
 560 }
 561
 562 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 563 {
 564         void __iomem *reg = bank->base;
 565         u32 l;
 566
 567         if (bank->regs->set_irqenable) {
 568                 reg += bank->regs->set_irqenable;
 569                 l = gpio_mask;
 570                 bank->context.irqenable1 |= gpio_mask;
 571         } else {
 572                 reg += bank->regs->irqenable;
 573                 l = readl_relaxed(reg);
 574                 if (bank->regs->irqenable_inv)
 575                         l &= ~gpio_mask;
 576                 else
 577                         l |= gpio_mask;
 578                 bank->context.irqenable1 = l;
 579         }
 580
 581         writel_relaxed(l, reg);
 582 }
 583
 584 static void _disable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 585 {
 586         void __iomem *reg = bank->base;
 587         u32 l;
 588
 589         if (bank->regs->clr_irqenable) {
 590                 reg += bank->regs->clr_irqenable;
 591                 l = gpio_mask;
 592                 bank->context.irqenable1 &= ~gpio_mask;
 593         } else {
 594                 reg += bank->regs->irqenable;
 595                 l = readl_relaxed(reg);
 596                 if (bank->regs->irqenable_inv)
 597                         l |= gpio_mask;
 598                 else
 599                         l &= ~gpio_mask;
 600                 bank->context.irqenable1 = l;
 601         }
 602
 603         writel_relaxed(l, reg);
 604 }
 605
 606 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 607 {
 608         if (enable)
 609                 _enable_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
 610         else
 611                 _disable_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
 612 }
 613
 614 /*
 615  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 616  * 1510 does not seem to have a wake-up register. If JTAG is connected
 617  * to the target, system will wake up always on GPIO events. While
 618  * system is running all registered GPIO interrupts need to have wake-up
 619  * enabled. When system is suspended, only selected GPIO interrupts need
 620  * to have wake-up enabled.
 621  */
 622 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 623 {
 624         u32 gpio_bit = GPIO_BIT(bank, gpio);
 625         unsigned long flags;
 626
 627         if (bank->non_wakeup_gpios & gpio_bit) {
 628                 dev_err(bank->dev,
 629                         "Unable to modify wakeup on non-wakeup GPIO%d\n", gpio);
 630                 return -EINVAL;
 631         }
 632
 633         spin_lock_irqsave(&bank->lock, flags);
 634         if (enable)
 635                 bank->context.wake_en |= gpio_bit;
 636         else
 637                 bank->context.wake_en &= ~gpio_bit;
 638
 639         writel_relaxed(bank->context.wake_en, bank->base + bank->regs->wkup_en);
 640         spin_unlock_irqrestore(&bank->lock, flags);
 641
 642         return 0;
 643 }
 644
 645 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 646 {
 647         _set_gpio_direction(bank, GPIO_INDEX(bank, gpio), 1);
 648         _set_gpio_irqenable(bank, gpio, 0);
 649         _clear_gpio_irqstatus(bank, gpio);
 650         _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), IRQ_TYPE_NONE);
 651         _clear_gpio_debounce(bank, gpio);
 652 }
 653
 654 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 655 static int gpio_wake_enable(struct irq_data *d, unsigned int enable)
 656 {
 657         struct gpio_bank *bank = _irq_data_get_bank(d);
 658         unsigned int gpio = irq_to_gpio(bank, d->hwirq);
 659
 660         return _set_gpio_wakeup(bank, gpio, enable);
 661 }
 662
 663 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
 664 {
 665         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 666         unsigned long flags;
 667
 668         /*
 669          * If this is the first gpio_request for the bank,
 670          * enable the bank module.
 671          */
 672         if (!BANK_USED(bank))
 673                 pm_runtime_get_sync(bank->dev);
 674
 675         spin_lock_irqsave(&bank->lock, flags);
 676         /* Set trigger to none. You need to enable the desired trigger with
 677          * request_irq() or set_irq_type(). Only do this if the IRQ line has
 678          * not already been requested.
 679          */
 680         if (!LINE_USED(bank->irq_usage, offset)) {
 681                 _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
 682                 _enable_gpio_module(bank, offset);
 683         }
 684         bank->mod_usage |= BIT(offset);
 685         spin_unlock_irqrestore(&bank->lock, flags);
 686
 687         return 0;
 688 }
 689
 690 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
 691 {
 692         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 693         unsigned long flags;
 694
 695         spin_lock_irqsave(&bank->lock, flags);
 696         bank->mod_usage &= ~(BIT(offset));
 697         _disable_gpio_module(bank, offset);
 698         _reset_gpio(bank, bank->chip.base + offset);
 699         spin_unlock_irqrestore(&bank->lock, flags);
 700
 701         /*
 702          * If this is the last gpio to be freed in the bank,
 703          * disable the bank module.
 704          */
 705         if (!BANK_USED(bank))
 706                 pm_runtime_put(bank->dev);
 707 }
 708
 709 /*
 710  * We need to unmask the GPIO bank interrupt as soon as possible to
 711  * avoid missing GPIO interrupts for other lines in the bank.
 712  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 713  * in the bank to avoid missing nested interrupts for a GPIO line.
 714  * If we wait to unmask individual GPIO lines in the bank after the
 715  * line's interrupt handler has been run, we may miss some nested
 716  * interrupts.
 717  */
 718 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 719 {
 720         void __iomem *isr_reg = NULL;
 721         u32 isr;
 722         unsigned int bit;
 723         struct gpio_bank *bank;
 724         int unmasked = 0;
 725         struct irq_chip *irqchip = irq_desc_get_chip(desc);
 726         struct gpio_chip *chip = irq_get_handler_data(irq);
 727
 728         chained_irq_enter(irqchip, desc);
 729
 730         bank = container_of(chip, struct gpio_bank, chip);
 731         isr_reg = bank->base + bank->regs->irqstatus;
 732         pm_runtime_get_sync(bank->dev);
 733
 734         if (WARN_ON(!isr_reg))
 735                 goto exit;
 736
 737         while (1) {
 738                 u32 isr_saved, level_mask = 0;
 739                 u32 enabled;
 740
 741                 enabled = _get_gpio_irqbank_mask(bank);
 742                 isr_saved = isr = readl_relaxed(isr_reg) & enabled;
 743
 744                 if (bank->level_mask)
 745                         level_mask = bank->level_mask & enabled;
 746
 747                 /* clear edge sensitive interrupts before handler(s) are
 748                 called so that we don't miss any interrupt occurred while
 749                 executing them */
 750                 _disable_gpio_irqbank(bank, isr_saved & ~level_mask);
 751                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 752                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask);
 753
 754                 /* if there is only edge sensitive GPIO pin interrupts
 755                 configured, we could unmask GPIO bank interrupt immediately */
 756                 if (!level_mask && !unmasked) {
 757                         unmasked = 1;
 758                         chained_irq_exit(irqchip, desc);
 759                 }
 760
 761                 if (!isr)
 762                         break;
 763
 764                 while (isr) {
 765                         bit = __ffs(isr);
 766                         isr &= ~(BIT(bit));
 767
 768                         /*
 769                          * Some chips can't respond to both rising and falling
 770                          * at the same time.  If this irq was requested with
 771                          * both flags, we need to flip the ICR data for the IRQ
 772                          * to respond to the IRQ for the opposite direction.
 773                          * This will be indicated in the bank toggle_mask.
 774                          */
 775                         if (bank->toggle_mask & (BIT(bit)))
 776                                 _toggle_gpio_edge_triggering(bank, bit);
 777
 778                         generic_handle_irq(irq_find_mapping(bank->chip.irqdomain,
 779                                                             bit));
 780                 }
 781         }
 782         /* if bank has any level sensitive GPIO pin interrupt
 783         configured, we must unmask the bank interrupt only after
 784         handler(s) are executed in order to avoid spurious bank
 785         interrupt */
 786 exit:
 787         if (!unmasked)
 788                 chained_irq_exit(irqchip, desc);
 789         pm_runtime_put(bank->dev);
 790 }
 791
 792 static void gpio_irq_shutdown(struct irq_data *d)
 793 {
 794         struct gpio_bank *bank = _irq_data_get_bank(d);
 795         unsigned int gpio = irq_to_gpio(bank, d->hwirq);
 796         unsigned long flags;
 797         unsigned offset = GPIO_INDEX(bank, gpio);
 798
 799         spin_lock_irqsave(&bank->lock, flags);
 800         gpio_unlock_as_irq(&bank->chip, offset);
 801         bank->irq_usage &= ~(BIT(offset));
 802         _disable_gpio_module(bank, offset);
 803         _reset_gpio(bank, gpio);
 804         spin_unlock_irqrestore(&bank->lock, flags);
 805
 806         /*
 807          * If this is the last IRQ to be freed in the bank,
 808          * disable the bank module.
 809          */
 810         if (!BANK_USED(bank))
 811                 pm_runtime_put(bank->dev);
 812 }
 813
 814 static void gpio_ack_irq(struct irq_data *d)
 815 {
 816         struct gpio_bank *bank = _irq_data_get_bank(d);
 817         unsigned int gpio = irq_to_gpio(bank, d->hwirq);
 818
 819         _clear_gpio_irqstatus(bank, gpio);
 820 }
 821
 822 static void gpio_mask_irq(struct irq_data *d)
 823 {
 824         struct gpio_bank *bank = _irq_data_get_bank(d);
 825         unsigned int gpio = irq_to_gpio(bank, d->hwirq);
 826         unsigned long flags;
 827
 828         spin_lock_irqsave(&bank->lock, flags);
 829         _set_gpio_irqenable(bank, gpio, 0);
 830         _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), IRQ_TYPE_NONE);
 831         spin_unlock_irqrestore(&bank->lock, flags);
 832 }
 833
 834 static void gpio_unmask_irq(struct irq_data *d)
 835 {
 836         struct gpio_bank *bank = _irq_data_get_bank(d);
 837         unsigned int gpio = irq_to_gpio(bank, d->hwirq);
 838         unsigned int irq_mask = GPIO_BIT(bank, gpio);
 839         u32 trigger = irqd_get_trigger_type(d);
 840         unsigned long flags;
 841
 842         spin_lock_irqsave(&bank->lock, flags);
 843         if (trigger)
 844                 _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), trigger);
 845
 846         /* For level-triggered GPIOs, the clearing must be done after
 847          * the HW source is cleared, thus after the handler has run */
 848         if (bank->level_mask & irq_mask) {
 849                 _set_gpio_irqenable(bank, gpio, 0);
 850                 _clear_gpio_irqstatus(bank, gpio);
 851         }
 852
 853         _set_gpio_irqenable(bank, gpio, 1);
 854         spin_unlock_irqrestore(&bank->lock, flags);
 855 }
 856
 857 static struct irq_chip gpio_irq_chip = {
 858         .name           = "GPIO",
 859         .irq_shutdown   = gpio_irq_shutdown,
 860         .irq_ack        = gpio_ack_irq,
 861         .irq_mask       = gpio_mask_irq,
 862         .irq_unmask     = gpio_unmask_irq,
 863         .irq_set_type   = gpio_irq_type,
 864         .irq_set_wake   = gpio_wake_enable,
 865 };
 866
 867 /*---------------------------------------------------------------------*/
 868
 869 static int omap_mpuio_suspend_noirq(struct device *dev)
 870 {
 871         struct platform_device *pdev = to_platform_device(dev);
 872         struct gpio_bank        *bank = platform_get_drvdata(pdev);
 873         void __iomem            *mask_reg = bank->base +
 874                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
 875         unsigned long           flags;
 876
 877         spin_lock_irqsave(&bank->lock, flags);
 878         writel_relaxed(0xffff & ~bank->context.wake_en, mask_reg);
 879         spin_unlock_irqrestore(&bank->lock, flags);
 880
 881         return 0;
 882 }
 883
 884 static int omap_mpuio_resume_noirq(struct device *dev)
 885 {
 886         struct platform_device *pdev = to_platform_device(dev);
 887         struct gpio_bank        *bank = platform_get_drvdata(pdev);
 888         void __iomem            *mask_reg = bank->base +
 889                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
 890         unsigned long           flags;
 891
 892         spin_lock_irqsave(&bank->lock, flags);
 893         writel_relaxed(bank->context.wake_en, mask_reg);
 894         spin_unlock_irqrestore(&bank->lock, flags);
 895
 896         return 0;
 897 }
 898
 899 static const struct dev_pm_ops omap_mpuio_dev_pm_ops = {
 900         .suspend_noirq = omap_mpuio_suspend_noirq,
 901         .resume_noirq = omap_mpuio_resume_noirq,
 902 };
 903
 904 /* use platform_driver for this. */
 905 static struct platform_driver omap_mpuio_driver = {
 906         .driver         = {
 907                 .name   = "mpuio",
 908                 .pm     = &omap_mpuio_dev_pm_ops,
 909         },
 910 };
 911
 912 static struct platform_device omap_mpuio_device = {
 913         .name           = "mpuio",
 914         .id             = -1,
 915         .dev = {
 916                 .driver = &omap_mpuio_driver.driver,
 917         }
 918         /* could list the /proc/iomem resources */
 919 };
 920
 921 static inline void mpuio_init(struct gpio_bank *bank)
 922 {
 923         platform_set_drvdata(&omap_mpuio_device, bank);
 924
 925         if (platform_driver_register(&omap_mpuio_driver) == 0)
 926                 (void) platform_device_register(&omap_mpuio_device);
 927 }
 928
 929 /*---------------------------------------------------------------------*/
 930
 931 static int gpio_get_direction(struct gpio_chip *chip, unsigned offset)
 932 {
 933         struct gpio_bank *bank;
 934         unsigned long flags;
 935         void __iomem *reg;
 936         int dir;
 937
 938         bank = container_of(chip, struct gpio_bank, chip);
 939         reg = bank->base + bank->regs->direction;
 940         spin_lock_irqsave(&bank->lock, flags);
 941         dir = !!(readl_relaxed(reg) & BIT(offset));
 942         spin_unlock_irqrestore(&bank->lock, flags);
 943         return dir;
 944 }
 945
 946 static int gpio_input(struct gpio_chip *chip, unsigned offset)
 947 {
 948         struct gpio_bank *bank;
 949         unsigned long flags;
 950
 951         bank = container_of(chip, struct gpio_bank, chip);
 952         spin_lock_irqsave(&bank->lock, flags);
 953         _set_gpio_direction(bank, offset, 1);
 954         spin_unlock_irqrestore(&bank->lock, flags);
 955         return 0;
 956 }
 957
 958 static int gpio_get(struct gpio_chip *chip, unsigned offset)
 959 {
 960         struct gpio_bank *bank;
 961         u32 mask;
 962
 963         bank = container_of(chip, struct gpio_bank, chip);
 964         mask = (BIT(offset));
 965
 966         if (gpio_is_input(bank, mask))
 967                 return _get_gpio_datain(bank, offset);
 968         else
 969                 return _get_gpio_dataout(bank, offset);
 970 }
 971
 972 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
 973 {
 974         struct gpio_bank *bank;
 975         unsigned long flags;
 976
 977         bank = container_of(chip, struct gpio_bank, chip);
 978         spin_lock_irqsave(&bank->lock, flags);
 979         bank->set_dataout(bank, offset, value);
 980         _set_gpio_direction(bank, offset, 0);
 981         spin_unlock_irqrestore(&bank->lock, flags);
 982         return 0;
 983 }
 984
 985 static int gpio_debounce(struct gpio_chip *chip, unsigned offset,
 986                 unsigned debounce)
 987 {
 988         struct gpio_bank *bank;
 989         unsigned long flags;
 990
 991         bank = container_of(chip, struct gpio_bank, chip);
 992
 993         spin_lock_irqsave(&bank->lock, flags);
 994         _set_gpio_debounce(bank, offset, debounce);
 995         spin_unlock_irqrestore(&bank->lock, flags);
 996
 997         return 0;
 998 }
 999
1000 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1001 {
1002         struct gpio_bank *bank;
1003         unsigned long flags;
1004
1005         bank = container_of(chip, struct gpio_bank, chip);
1006         spin_lock_irqsave(&bank->lock, flags);
1007         bank->set_dataout(bank, offset, value);
1008         spin_unlock_irqrestore(&bank->lock, flags);
1009 }
1010
1011 /*---------------------------------------------------------------------*/
1012
1013 static void __init omap_gpio_show_rev(struct gpio_bank *bank)
1014 {
1015         static bool called;
1016         u32 rev;
1017
1018         if (called || bank->regs->revision == USHRT_MAX)
1019                 return;
1020
1021         rev = readw_relaxed(bank->base + bank->regs->revision);
1022         pr_info("OMAP GPIO hardware version %d.%d\n",
1023                 (rev >> 4) & 0x0f, rev & 0x0f);
1024
1025         called = true;
1026 }
1027
1028 /* This lock class tells lockdep that GPIO irqs are in a different
1029  * category than their parents, so it won't report false recursion.
1030  */
1031 static struct lock_class_key gpio_lock_class;
1032
1033 static void omap_gpio_mod_init(struct gpio_bank *bank)
1034 {
1035         void __iomem *base = bank->base;
1036         u32 l = 0xffffffff;
1037
1038         if (bank->width == 16)
1039                 l = 0xffff;
1040
1041         if (bank->is_mpuio) {
1042                 writel_relaxed(l, bank->base + bank->regs->irqenable);
1043                 return;
1044         }
1045
1046         _gpio_rmw(base, bank->regs->irqenable, l, bank->regs->irqenable_inv);
1047         _gpio_rmw(base, bank->regs->irqstatus, l, !bank->regs->irqenable_inv);
1048         if (bank->regs->debounce_en)
1049                 writel_relaxed(0, base + bank->regs->debounce_en);
1050
1051         /* Save OE default value (0xffffffff) in the context */
1052         bank->context.oe = readl_relaxed(bank->base + bank->regs->direction);
1053          /* Initialize interface clk ungated, module enabled */
1054         if (bank->regs->ctrl)
1055                 writel_relaxed(0, base + bank->regs->ctrl);
1056
1057         bank->dbck = clk_get(bank->dev, "dbclk");
1058         if (IS_ERR(bank->dbck))
1059                 dev_err(bank->dev, "Could not get gpio dbck\n");
1060 }
1061
1062 static void
1063 omap_mpuio_alloc_gc(struct gpio_bank *bank, unsigned int irq_start,
1064                     unsigned int num)
1065 {
1066         struct irq_chip_generic *gc;
1067         struct irq_chip_type *ct;
1068
1069         gc = irq_alloc_generic_chip("MPUIO", 1, irq_start, bank->base,
1070                                     handle_simple_irq);
1071         if (!gc) {
1072                 dev_err(bank->dev, "Memory alloc failed for gc\n");
1073                 return;
1074         }
1075
1076         ct = gc->chip_types;
1077
1078         /* NOTE: No ack required, reading IRQ status clears it. */
1079         ct->chip.irq_mask = irq_gc_mask_set_bit;
1080         ct->chip.irq_unmask = irq_gc_mask_clr_bit;
1081         ct->chip.irq_set_type = gpio_irq_type;
1082
1083         if (bank->regs->wkup_en)
1084                 ct->chip.irq_set_wake = gpio_wake_enable;
1085
1086         ct->regs.mask = OMAP_MPUIO_GPIO_INT / bank->stride;
1087         irq_setup_generic_chip(gc, IRQ_MSK(num), IRQ_GC_INIT_MASK_CACHE,
1088                                IRQ_NOREQUEST | IRQ_NOPROBE, 0);
1089 }
1090
1091 static int omap_gpio_chip_init(struct gpio_bank *bank)
1092 {
1093         int j;
1094         static int gpio;
1095         int irq_base = 0;
1096         int ret;
1097
1098         /*
1099          * REVISIT eventually switch from OMAP-specific gpio structs
1100          * over to the generic ones
1101          */
1102         bank->chip.request = omap_gpio_request;
1103         bank->chip.free = omap_gpio_free;
1104         bank->chip.get_direction = gpio_get_direction;
1105         bank->chip.direction_input = gpio_input;
1106         bank->chip.get = gpio_get;
1107         bank->chip.direction_output = gpio_output;
1108         bank->chip.set_debounce = gpio_debounce;
1109         bank->chip.set = gpio_set;
1110         if (bank->is_mpuio) {
1111                 bank->chip.label = "mpuio";
1112                 if (bank->regs->wkup_en)
1113                         bank->chip.dev = &omap_mpuio_device.dev;
1114                 bank->chip.base = OMAP_MPUIO(0);
1115         } else {
1116                 bank->chip.label = "gpio";
1117                 bank->chip.base = gpio;
1118                 gpio += bank->width;
1119         }
1120         bank->chip.ngpio = bank->width;
1121
1122         ret = gpiochip_add(&bank->chip);
1123         if (ret) {
1124                 dev_err(bank->dev, "Could not register gpio chip %d\n", ret);
1125                 return ret;
1126         }
1127
1128 #ifdef CONFIG_ARCH_OMAP1
1129         /*
1130          * REVISIT: Once we have OMAP1 supporting SPARSE_IRQ, we can drop
1131          * irq_alloc_descs() since a base IRQ offset will no longer be needed.
1132          */
1133         irq_base = irq_alloc_descs(-1, 0, bank->width, 0);
1134         if (irq_base < 0) {
1135                 dev_err(bank->dev, "Couldn't allocate IRQ numbers\n");
1136                 return -ENODEV;
1137         }
1138 #endif
1139
1140         ret = gpiochip_irqchip_add(&bank->chip, &gpio_irq_chip,
1141                                    irq_base, gpio_irq_handler,
1142                                    IRQ_TYPE_NONE);
1143
1144         if (ret) {
1145                 dev_err(bank->dev, "Couldn't add irqchip to gpiochip %d\n", ret);
1146                 ret = gpiochip_remove(&bank->chip);
1147                 return -ENODEV;
1148         }
1149
1150         gpiochip_set_chained_irqchip(&bank->chip, &gpio_irq_chip,
1151                                      bank->irq, gpio_irq_handler);
1152
1153         for (j = 0; j < bank->width; j++) {
1154                 int irq = irq_find_mapping(bank->chip.irqdomain, j);
1155                 irq_set_lockdep_class(irq, &gpio_lock_class);
1156                 if (bank->is_mpuio) {
1157                         omap_mpuio_alloc_gc(bank, irq, bank->width);
1158                         irq_set_chip_and_handler(irq, NULL, NULL);
1159                         set_irq_flags(irq, 0);
1160                 }
1161         }
1162
1163         return 0;
1164 }
1165
1166 static const struct of_device_id omap_gpio_match[];
1167
1168 static int omap_gpio_probe(struct platform_device *pdev)
1169 {
1170         struct device *dev = &pdev->dev;
1171         struct device_node *node = dev->of_node;
1172         const struct of_device_id *match;
1173         const struct omap_gpio_platform_data *pdata;
1174         struct resource *res;
1175         struct gpio_bank *bank;
1176         int ret;
1177
1178         match = of_match_device(of_match_ptr(omap_gpio_match), dev);
1179
1180         pdata = match ? match->data : dev_get_platdata(dev);
1181         if (!pdata)
1182                 return -EINVAL;
1183
1184         bank = devm_kzalloc(dev, sizeof(struct gpio_bank), GFP_KERNEL);
1185         if (!bank) {
1186                 dev_err(dev, "Memory alloc failed\n");
1187                 return -ENOMEM;
1188         }
1189
1190         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1191         if (unlikely(!res)) {
1192                 dev_err(dev, "Invalid IRQ resource\n");
1193                 return -ENODEV;
1194         }
1195
1196         bank->irq = res->start;
1197         bank->dev = dev;
1198         bank->chip.dev = dev;
1199         bank->dbck_flag = pdata->dbck_flag;
1200         bank->stride = pdata->bank_stride;
1201         bank->width = pdata->bank_width;
1202         bank->is_mpuio = pdata->is_mpuio;
1203         bank->non_wakeup_gpios = pdata->non_wakeup_gpios;
1204         bank->regs = pdata->regs;
1205 #ifdef CONFIG_OF_GPIO
1206         bank->chip.of_node = of_node_get(node);
1207 #endif
1208         if (node) {
1209                 if (!of_property_read_bool(node, "ti,gpio-always-on"))
1210                         bank->loses_context = true;
1211         } else {
1212                 bank->loses_context = pdata->loses_context;
1213
1214                 if (bank->loses_context)
1215                         bank->get_context_loss_count =
1216                                 pdata->get_context_loss_count;
1217         }
1218
1219         if (bank->regs->set_dataout && bank->regs->clr_dataout)
1220                 bank->set_dataout = _set_gpio_dataout_reg;
1221         else
1222                 bank->set_dataout = _set_gpio_dataout_mask;
1223
1224         spin_lock_init(&bank->lock);
1225
1226         /* Static mapping, never released */
1227         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1228         bank->base = devm_ioremap_resource(dev, res);
1229         if (IS_ERR(bank->base)) {
1230                 irq_domain_remove(bank->chip.irqdomain);
1231                 return PTR_ERR(bank->base);
1232         }
1233
1234         platform_set_drvdata(pdev, bank);
1235
1236         pm_runtime_enable(bank->dev);
1237         pm_runtime_irq_safe(bank->dev);
1238         pm_runtime_get_sync(bank->dev);
1239
1240         if (bank->is_mpuio)
1241                 mpuio_init(bank);
1242
1243         omap_gpio_mod_init(bank);
1244
1245         ret = omap_gpio_chip_init(bank);
1246         if (ret)
1247                 return ret;
1248
1249         omap_gpio_show_rev(bank);
1250
1251         pm_runtime_put(bank->dev);
1252
1253         list_add_tail(&bank->node, &omap_gpio_list);
1254
1255         return 0;
1256 }
1257
1258 #ifdef CONFIG_ARCH_OMAP2PLUS
1259
1260 #if defined(CONFIG_PM_RUNTIME)
1261 static void omap_gpio_restore_context(struct gpio_bank *bank);
1262
1263 static int omap_gpio_runtime_suspend(struct device *dev)
1264 {
1265         struct platform_device *pdev = to_platform_device(dev);
1266         struct gpio_bank *bank = platform_get_drvdata(pdev);
1267         u32 l1 = 0, l2 = 0;
1268         unsigned long flags;
1269         u32 wake_low, wake_hi;
1270
1271         spin_lock_irqsave(&bank->lock, flags);
1272
1273         /*
1274          * Only edges can generate a wakeup event to the PRCM.
1275          *
1276          * Therefore, ensure any wake-up capable GPIOs have
1277          * edge-detection enabled before going idle to ensure a wakeup
1278          * to the PRCM is generated on a GPIO transition. (c.f. 34xx
1279          * NDA TRM 25.5.3.1)
1280          *
1281          * The normal values will be restored upon ->runtime_resume()
1282          * by writing back the values saved in bank->context.
1283          */
1284         wake_low = bank->context.leveldetect0 & bank->context.wake_en;
1285         if (wake_low)
1286                 writel_relaxed(wake_low | bank->context.fallingdetect,
1287                              bank->base + bank->regs->fallingdetect);
1288         wake_hi = bank->context.leveldetect1 & bank->context.wake_en;
1289         if (wake_hi)
1290                 writel_relaxed(wake_hi | bank->context.risingdetect,
1291                              bank->base + bank->regs->risingdetect);
1292
1293         if (!bank->enabled_non_wakeup_gpios)
1294                 goto update_gpio_context_count;
1295
1296         if (bank->power_mode != OFF_MODE) {
1297                 bank->power_mode = 0;
1298                 goto update_gpio_context_count;
1299         }
1300         /*
1301          * If going to OFF, remove triggering for all
1302          * non-wakeup GPIOs.  Otherwise spurious IRQs will be
1303          * generated.  See OMAP2420 Errata item 1.101.
1304          */
1305         bank->saved_datain = readl_relaxed(bank->base +
1306                                                 bank->regs->datain);
1307         l1 = bank->context.fallingdetect;
1308         l2 = bank->context.risingdetect;
1309
1310         l1 &= ~bank->enabled_non_wakeup_gpios;
1311         l2 &= ~bank->enabled_non_wakeup_gpios;
1312
1313         writel_relaxed(l1, bank->base + bank->regs->fallingdetect);
1314         writel_relaxed(l2, bank->base + bank->regs->risingdetect);
1315
1316         bank->workaround_enabled = true;
1317
1318 update_gpio_context_count:
1319         if (bank->get_context_loss_count)
1320                 bank->context_loss_count =
1321                                 bank->get_context_loss_count(bank->dev);
1322
1323         _gpio_dbck_disable(bank);
1324         spin_unlock_irqrestore(&bank->lock, flags);
1325
1326         return 0;
1327 }
1328
1329 static void omap_gpio_init_context(struct gpio_bank *p);
1330
1331 static int omap_gpio_runtime_resume(struct device *dev)
1332 {
1333         struct platform_device *pdev = to_platform_device(dev);
1334         struct gpio_bank *bank = platform_get_drvdata(pdev);
1335         u32 l = 0, gen, gen0, gen1;
1336         unsigned long flags;
1337         int c;
1338
1339         spin_lock_irqsave(&bank->lock, flags);
1340
1341         /*
1342          * On the first resume during the probe, the context has not
1343          * been initialised and so initialise it now. Also initialise
1344          * the context loss count.
1345          */
1346         if (bank->loses_context && !bank->context_valid) {
1347                 omap_gpio_init_context(bank);
1348
1349                 if (bank->get_context_loss_count)
1350                         bank->context_loss_count =
1351                                 bank->get_context_loss_count(bank->dev);
1352         }
1353
1354         _gpio_dbck_enable(bank);
1355
1356         /*
1357          * In ->runtime_suspend(), level-triggered, wakeup-enabled
1358          * GPIOs were set to edge trigger also in order to be able to
1359          * generate a PRCM wakeup.  Here we restore the
1360          * pre-runtime_suspend() values for edge triggering.
1361          */
1362         writel_relaxed(bank->context.fallingdetect,
1363                      bank->base + bank->regs->fallingdetect);
1364         writel_relaxed(bank->context.risingdetect,
1365                      bank->base + bank->regs->risingdetect);
1366
1367         if (bank->loses_context) {
1368                 if (!bank->get_context_loss_count) {
1369                         omap_gpio_restore_context(bank);
1370                 } else {
1371                         c = bank->get_context_loss_count(bank->dev);
1372                         if (c != bank->context_loss_count) {
1373                                 omap_gpio_restore_context(bank);
1374                         } else {
1375                                 spin_unlock_irqrestore(&bank->lock, flags);
1376                                 return 0;
1377                         }
1378                 }
1379         }
1380
1381         if (!bank->workaround_enabled) {
1382                 spin_unlock_irqrestore(&bank->lock, flags);
1383                 return 0;
1384         }
1385
1386         l = readl_relaxed(bank->base + bank->regs->datain);
1387
1388         /*
1389          * Check if any of the non-wakeup interrupt GPIOs have changed
1390          * state.  If so, generate an IRQ by software.  This is
1391          * horribly racy, but it's the best we can do to work around
1392          * this silicon bug.
1393          */
1394         l ^= bank->saved_datain;
1395         l &= bank->enabled_non_wakeup_gpios;
1396
1397         /*
1398          * No need to generate IRQs for the rising edge for gpio IRQs
1399          * configured with falling edge only; and vice versa.
1400          */
1401         gen0 = l & bank->context.fallingdetect;
1402         gen0 &= bank->saved_datain;
1403
1404         gen1 = l & bank->context.risingdetect;
1405         gen1 &= ~(bank->saved_datain);
1406
1407         /* FIXME: Consider GPIO IRQs with level detections properly! */
1408         gen = l & (~(bank->context.fallingdetect) &
1409                                          ~(bank->context.risingdetect));
1410         /* Consider all GPIO IRQs needed to be updated */
1411         gen |= gen0 | gen1;
1412
1413         if (gen) {
1414                 u32 old0, old1;
1415
1416                 old0 = readl_relaxed(bank->base + bank->regs->leveldetect0);
1417                 old1 = readl_relaxed(bank->base + bank->regs->leveldetect1);
1418
1419                 if (!bank->regs->irqstatus_raw0) {
1420                         writel_relaxed(old0 | gen, bank->base +
1421                                                 bank->regs->leveldetect0);
1422                         writel_relaxed(old1 | gen, bank->base +
1423                                                 bank->regs->leveldetect1);
1424                 }
1425
1426                 if (bank->regs->irqstatus_raw0) {
1427                         writel_relaxed(old0 | l, bank->base +
1428                                                 bank->regs->leveldetect0);
1429                         writel_relaxed(old1 | l, bank->base +
1430                                                 bank->regs->leveldetect1);
1431                 }
1432                 writel_relaxed(old0, bank->base + bank->regs->leveldetect0);
1433                 writel_relaxed(old1, bank->base + bank->regs->leveldetect1);
1434         }
1435
1436         bank->workaround_enabled = false;
1437         spin_unlock_irqrestore(&bank->lock, flags);
1438
1439         return 0;
1440 }
1441 #endif /* CONFIG_PM_RUNTIME */
1442
1443 void omap2_gpio_prepare_for_idle(int pwr_mode)
1444 {
1445         struct gpio_bank *bank;
1446
1447         list_for_each_entry(bank, &omap_gpio_list, node) {
1448                 if (!BANK_USED(bank) || !bank->loses_context)
1449                         continue;
1450
1451                 bank->power_mode = pwr_mode;
1452
1453                 pm_runtime_put_sync_suspend(bank->dev);
1454         }
1455 }
1456
1457 void omap2_gpio_resume_after_idle(void)
1458 {
1459         struct gpio_bank *bank;
1460
1461         list_for_each_entry(bank, &omap_gpio_list, node) {
1462                 if (!BANK_USED(bank) || !bank->loses_context)
1463                         continue;
1464
1465                 pm_runtime_get_sync(bank->dev);
1466         }
1467 }
1468
1469 #if defined(CONFIG_PM_RUNTIME)
1470 static void omap_gpio_init_context(struct gpio_bank *p)
1471 {
1472         struct omap_gpio_reg_offs *regs = p->regs;
1473         void __iomem *base = p->base;
1474
1475         p->context.ctrl         = readl_relaxed(base + regs->ctrl);
1476         p->context.oe           = readl_relaxed(base + regs->direction);
1477         p->context.wake_en      = readl_relaxed(base + regs->wkup_en);
1478         p->context.leveldetect0 = readl_relaxed(base + regs->leveldetect0);
1479         p->context.leveldetect1 = readl_relaxed(base + regs->leveldetect1);
1480         p->context.risingdetect = readl_relaxed(base + regs->risingdetect);
1481         p->context.fallingdetect = readl_relaxed(base + regs->fallingdetect);
1482         p->context.irqenable1   = readl_relaxed(base + regs->irqenable);
1483         p->context.irqenable2   = readl_relaxed(base + regs->irqenable2);
1484
1485         if (regs->set_dataout && p->regs->clr_dataout)
1486                 p->context.dataout = readl_relaxed(base + regs->set_dataout);
1487         else
1488                 p->context.dataout = readl_relaxed(base + regs->dataout);
1489
1490         p->context_valid = true;
1491 }
1492
1493 static void omap_gpio_restore_context(struct gpio_bank *bank)
1494 {
1495         writel_relaxed(bank->context.wake_en,
1496                                 bank->base + bank->regs->wkup_en);
1497         writel_relaxed(bank->context.ctrl, bank->base + bank->regs->ctrl);
1498         writel_relaxed(bank->context.leveldetect0,
1499                                 bank->base + bank->regs->leveldetect0);
1500         writel_relaxed(bank->context.leveldetect1,
1501                                 bank->base + bank->regs->leveldetect1);
1502         writel_relaxed(bank->context.risingdetect,
1503                                 bank->base + bank->regs->risingdetect);
1504         writel_relaxed(bank->context.fallingdetect,
1505                                 bank->base + bank->regs->fallingdetect);
1506         if (bank->regs->set_dataout && bank->regs->clr_dataout)
1507                 writel_relaxed(bank->context.dataout,
1508                                 bank->base + bank->regs->set_dataout);
1509         else
1510                 writel_relaxed(bank->context.dataout,
1511                                 bank->base + bank->regs->dataout);
1512         writel_relaxed(bank->context.oe, bank->base + bank->regs->direction);
1513
1514         if (bank->dbck_enable_mask) {
1515                 writel_relaxed(bank->context.debounce, bank->base +
1516                                         bank->regs->debounce);
1517                 writel_relaxed(bank->context.debounce_en,
1518                                         bank->base + bank->regs->debounce_en);
1519         }
1520
1521         writel_relaxed(bank->context.irqenable1,
1522                                 bank->base + bank->regs->irqenable);
1523         writel_relaxed(bank->context.irqenable2,
1524                                 bank->base + bank->regs->irqenable2);
1525 }
1526 #endif /* CONFIG_PM_RUNTIME */
1527 #else
1528 #define omap_gpio_runtime_suspend NULL
1529 #define omap_gpio_runtime_resume NULL
1530 static inline void omap_gpio_init_context(struct gpio_bank *p) {}
1531 #endif
1532
1533 static const struct dev_pm_ops gpio_pm_ops = {
1534         SET_RUNTIME_PM_OPS(omap_gpio_runtime_suspend, omap_gpio_runtime_resume,
1535                                                                         NULL)
1536 };
1537
1538 #if defined(CONFIG_OF)
1539 static struct omap_gpio_reg_offs omap2_gpio_regs = {
1540         .revision =             OMAP24XX_GPIO_REVISION,
1541         .direction =            OMAP24XX_GPIO_OE,
1542         .datain =               OMAP24XX_GPIO_DATAIN,
1543         .dataout =              OMAP24XX_GPIO_DATAOUT,
1544         .set_dataout =          OMAP24XX_GPIO_SETDATAOUT,
1545         .clr_dataout =          OMAP24XX_GPIO_CLEARDATAOUT,
1546         .irqstatus =            OMAP24XX_GPIO_IRQSTATUS1,
1547         .irqstatus2 =           OMAP24XX_GPIO_IRQSTATUS2,
1548         .irqenable =            OMAP24XX_GPIO_IRQENABLE1,
1549         .irqenable2 =           OMAP24XX_GPIO_IRQENABLE2,
1550         .set_irqenable =        OMAP24XX_GPIO_SETIRQENABLE1,
1551         .clr_irqenable =        OMAP24XX_GPIO_CLEARIRQENABLE1,
1552         .debounce =             OMAP24XX_GPIO_DEBOUNCE_VAL,
1553         .debounce_en =          OMAP24XX_GPIO_DEBOUNCE_EN,
1554         .ctrl =                 OMAP24XX_GPIO_CTRL,
1555         .wkup_en =              OMAP24XX_GPIO_WAKE_EN,
1556         .leveldetect0 =         OMAP24XX_GPIO_LEVELDETECT0,
1557         .leveldetect1 =         OMAP24XX_GPIO_LEVELDETECT1,
1558         .risingdetect =         OMAP24XX_GPIO_RISINGDETECT,
1559         .fallingdetect =        OMAP24XX_GPIO_FALLINGDETECT,
1560 };
1561
1562 static struct omap_gpio_reg_offs omap4_gpio_regs = {
1563         .revision =             OMAP4_GPIO_REVISION,
1564         .direction =            OMAP4_GPIO_OE,
1565         .datain =               OMAP4_GPIO_DATAIN,
1566         .dataout =              OMAP4_GPIO_DATAOUT,
1567         .set_dataout =          OMAP4_GPIO_SETDATAOUT,
1568         .clr_dataout =          OMAP4_GPIO_CLEARDATAOUT,
1569         .irqstatus =            OMAP4_GPIO_IRQSTATUS0,
1570         .irqstatus2 =           OMAP4_GPIO_IRQSTATUS1,
1571         .irqstatus_raw0 =       OMAP4_GPIO_IRQSTATUSRAW0,
1572         .irqstatus_raw1 =       OMAP4_GPIO_IRQSTATUSRAW1,
1573         .irqenable =            OMAP4_GPIO_IRQSTATUSSET0,
1574         .irqenable2 =           OMAP4_GPIO_IRQSTATUSSET1,
1575         .set_irqenable =        OMAP4_GPIO_IRQSTATUSSET0,
1576         .clr_irqenable =        OMAP4_GPIO_IRQSTATUSCLR0,
1577         .debounce =             OMAP4_GPIO_DEBOUNCINGTIME,
1578         .debounce_en =          OMAP4_GPIO_DEBOUNCENABLE,
1579         .ctrl =                 OMAP4_GPIO_CTRL,
1580         .wkup_en =              OMAP4_GPIO_IRQWAKEN0,
1581         .leveldetect0 =         OMAP4_GPIO_LEVELDETECT0,
1582         .leveldetect1 =         OMAP4_GPIO_LEVELDETECT1,
1583         .risingdetect =         OMAP4_GPIO_RISINGDETECT,
1584         .fallingdetect =        OMAP4_GPIO_FALLINGDETECT,
1585 };
1586
1587 static const struct omap_gpio_platform_data omap2_pdata = {
1588         .regs = &omap2_gpio_regs,
1589         .bank_width = 32,
1590         .dbck_flag = false,
1591 };
1592
1593 static const struct omap_gpio_platform_data omap3_pdata = {
1594         .regs = &omap2_gpio_regs,
1595         .bank_width = 32,
1596         .dbck_flag = true,
1597 };
1598
1599 static const struct omap_gpio_platform_data omap4_pdata = {
1600         .regs = &omap4_gpio_regs,
1601         .bank_width = 32,
1602         .dbck_flag = true,
1603 };
1604
1605 static const struct of_device_id omap_gpio_match[] = {
1606         {
1607                 .compatible = "ti,omap4-gpio",
1608                 .data = &omap4_pdata,
1609         },
1610         {
1611                 .compatible = "ti,omap3-gpio",
1612                 .data = &omap3_pdata,
1613         },
1614         {
1615                 .compatible = "ti,omap2-gpio",
1616                 .data = &omap2_pdata,
1617         },
1618         { },
1619 };
1620 MODULE_DEVICE_TABLE(of, omap_gpio_match);
1621 #endif
1622
1623 static struct platform_driver omap_gpio_driver = {
1624         .probe          = omap_gpio_probe,
1625         .driver         = {
1626                 .name   = "omap_gpio",
1627                 .pm     = &gpio_pm_ops,
1628                 .of_match_table = of_match_ptr(omap_gpio_match),
1629         },
1630 };
1631
1632 /*
1633  * gpio driver register needs to be done before
1634  * machine_init functions access gpio APIs.
1635  * Hence omap_gpio_drv_reg() is a postcore_initcall.
1636  */
1637 static int __init omap_gpio_drv_reg(void)
1638 {
1639         return platform_driver_register(&omap_gpio_driver);
1640 }
1641 postcore_initcall(omap_gpio_drv_reg);