arch/x86/kernel/cpu/mtrr/main.c

   1 /*  Generic MTRR (Memory Type Range Register) driver.
   2
   3     Copyright (C) 1997-2000  Richard Gooch
   4     Copyright (c) 2002       Patrick Mochel
   5
   6     This library is free software; you can redistribute it and/or
   7     modify it under the terms of the GNU Library General Public
   8     License as published by the Free Software Foundation; either
   9     version 2 of the License, or (at your option) any later version.
  10
  11     This library is distributed in the hope that it will be useful,
  12     but WITHOUT ANY WARRANTY; without even the implied warranty of
  13     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14     Library General Public License for more details.
  15
  16     You should have received a copy of the GNU Library General Public
  17     License along with this library; if not, write to the Free
  18     Software Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  19
  20     Richard Gooch may be reached by email at  rgooch@atnf.csiro.au
  21     The postal address is:
  22       Richard Gooch, c/o ATNF, P. O. Box 76, Epping, N.S.W., 2121, Australia.
  23
  24     Source: "Pentium Pro Family Developer's Manual, Volume 3:
  25     Operating System Writer's Guide" (Intel document number 242692),
  26     section 11.11.7
  27
  28     This was cleaned and made readable by Patrick Mochel <mochel@osdl.org>
  29     on 6-7 March 2002.
  30     Source: Intel Architecture Software Developers Manual, Volume 3:
  31     System Programming Guide; Section 9.11. (1997 edition - PPro).
  32 */
  33
  34 #define DEBUG
  35
  36 #include <linux/types.h> /* FIXME: kvm_para.h needs this */
  37
  38 #include <linux/kvm_para.h>
  39 #include <linux/uaccess.h>
  40 #include <linux/module.h>
  41 #include <linux/mutex.h>
  42 #include <linux/init.h>
  43 #include <linux/sort.h>
  44 #include <linux/cpu.h>
  45 #include <linux/pci.h>
  46 #include <linux/smp.h>
  47
  48 #include <asm/processor.h>
  49 #include <asm/e820.h>
  50 #include <asm/mtrr.h>
  51 #include <asm/msr.h>
  52
  53 #include "mtrr.h"
  54
  55 u32 num_var_ranges;
  56
  57 unsigned int mtrr_usage_table[MTRR_MAX_VAR_RANGES];
  58 static DEFINE_MUTEX(mtrr_mutex);
  59
  60 u64 size_or_mask, size_and_mask;
  61 static bool mtrr_aps_delayed_init;
  62
  63 static struct mtrr_ops *mtrr_ops[X86_VENDOR_NUM];
  64
  65 struct mtrr_ops *mtrr_if;
  66
  67 static void set_mtrr(unsigned int reg, unsigned long base,
  68                      unsigned long size, mtrr_type type);
  69
  70 void set_mtrr_ops(struct mtrr_ops *ops)
  71 {
  72         if (ops->vendor && ops->vendor < X86_VENDOR_NUM)
  73                 mtrr_ops[ops->vendor] = ops;
  74 }
  75
  76 /*  Returns non-zero if we have the write-combining memory type  */
  77 static int have_wrcomb(void)
  78 {
  79         struct pci_dev *dev;
  80         u8 rev;
  81
  82         dev = pci_get_class(PCI_CLASS_BRIDGE_HOST << 8, NULL);
  83         if (dev != NULL) {
  84                 /*
  85                  * ServerWorks LE chipsets < rev 6 have problems with
  86                  * write-combining. Don't allow it and leave room for other
  87                  * chipsets to be tagged
  88                  */
  89                 if (dev->vendor == PCI_VENDOR_ID_SERVERWORKS &&
  90                     dev->device == PCI_DEVICE_ID_SERVERWORKS_LE) {
  91                         pci_read_config_byte(dev, PCI_CLASS_REVISION, &rev);
  92                         if (rev <= 5) {
  93                                 pr_info("mtrr: Serverworks LE rev < 6 detected. Write-combining disabled.\n");
  94                                 pci_dev_put(dev);
  95                                 return 0;
  96                         }
  97                 }
  98                 /*
  99                  * Intel 450NX errata # 23. Non ascending cacheline evictions to
 100                  * write combining memory may resulting in data corruption
 101                  */
 102                 if (dev->vendor == PCI_VENDOR_ID_INTEL &&
 103                     dev->device == PCI_DEVICE_ID_INTEL_82451NX) {
 104                         pr_info("mtrr: Intel 450NX MMC detected. Write-combining disabled.\n");
 105                         pci_dev_put(dev);
 106                         return 0;
 107                 }
 108                 pci_dev_put(dev);
 109         }
 110         return mtrr_if->have_wrcomb ? mtrr_if->have_wrcomb() : 0;
 111 }
 112
 113 /*  This function returns the number of variable MTRRs  */
 114 static void __init set_num_var_ranges(void)
 115 {
 116         unsigned long config = 0, dummy;
 117
 118         if (use_intel())
 119                 rdmsr(MSR_MTRRcap, config, dummy);
 120         else if (is_cpu(AMD))
 121                 config = 2;
 122         else if (is_cpu(CYRIX) || is_cpu(CENTAUR))
 123                 config = 8;
 124
 125         num_var_ranges = config & 0xff;
 126 }
 127
 128 static void __init init_table(void)
 129 {
 130         int i, max;
 131
 132         max = num_var_ranges;
 133         for (i = 0; i < max; i++)
 134                 mtrr_usage_table[i] = 1;
 135 }
 136
 137 struct set_mtrr_data {
 138         atomic_t        count;
 139         atomic_t        gate;
 140         unsigned long   smp_base;
 141         unsigned long   smp_size;
 142         unsigned int    smp_reg;
 143         mtrr_type       smp_type;
 144 };
 145
 146 /**
 147  * ipi_handler - Synchronisation handler. Executed by "other" CPUs.
 148  *
 149  * Returns nothing.
 150  */
 151 static void ipi_handler(void *info)
 152 {
 153 #ifdef CONFIG_SMP
 154         struct set_mtrr_data *data = info;
 155         unsigned long flags;
 156
 157         local_irq_save(flags);
 158
 159         atomic_dec(&data->count);
 160         while (!atomic_read(&data->gate))
 161                 cpu_relax();
 162
 163         /*  The master has cleared me to execute  */
 164         if (data->smp_reg != ~0U) {
 165                 mtrr_if->set(data->smp_reg, data->smp_base,
 166                              data->smp_size, data->smp_type);
 167         } else if (mtrr_aps_delayed_init) {
 168                 /*
 169                  * Initialize the MTRRs inaddition to the synchronisation.
 170                  */
 171                 mtrr_if->set_all();
 172         }
 173
 174         atomic_dec(&data->count);
 175         while (atomic_read(&data->gate))
 176                 cpu_relax();
 177
 178         atomic_dec(&data->count);
 179         local_irq_restore(flags);
 180 #endif
 181 }
 182
 183 static inline int types_compatible(mtrr_type type1, mtrr_type type2)
 184 {
 185         return type1 == MTRR_TYPE_UNCACHABLE ||
 186                type2 == MTRR_TYPE_UNCACHABLE ||
 187                (type1 == MTRR_TYPE_WRTHROUGH && type2 == MTRR_TYPE_WRBACK) ||
 188                (type1 == MTRR_TYPE_WRBACK && type2 == MTRR_TYPE_WRTHROUGH);
 189 }
 190
 191 /**
 192  * set_mtrr - update mtrrs on all processors
 193  * @reg:        mtrr in question
 194  * @base:       mtrr base
 195  * @size:       mtrr size
 196  * @type:       mtrr type
 197  *
 198  * This is kinda tricky, but fortunately, Intel spelled it out for us cleanly:
 199  *
 200  * 1. Send IPI to do the following:
 201  * 2. Disable Interrupts
 202  * 3. Wait for all procs to do so
 203  * 4. Enter no-fill cache mode
 204  * 5. Flush caches
 205  * 6. Clear PGE bit
 206  * 7. Flush all TLBs
 207  * 8. Disable all range registers
 208  * 9. Update the MTRRs
 209  * 10. Enable all range registers
 210  * 11. Flush all TLBs and caches again
 211  * 12. Enter normal cache mode and reenable caching
 212  * 13. Set PGE
 213  * 14. Wait for buddies to catch up
 214  * 15. Enable interrupts.
 215  *
 216  * What does that mean for us? Well, first we set data.count to the number
 217  * of CPUs. As each CPU disables interrupts, it'll decrement it once. We wait
 218  * until it hits 0 and proceed. We set the data.gate flag and reset data.count.
 219  * Meanwhile, they are waiting for that flag to be set. Once it's set, each
 220  * CPU goes through the transition of updating MTRRs.
 221  * The CPU vendors may each do it differently,
 222  * so we call mtrr_if->set() callback and let them take care of it.
 223  * When they're done, they again decrement data->count and wait for data.gate
 224  * to be reset.
 225  * When we finish, we wait for data.count to hit 0 and toggle the data.gate flag
 226  * Everyone then enables interrupts and we all continue on.
 227  *
 228  * Note that the mechanism is the same for UP systems, too; all the SMP stuff
 229  * becomes nops.
 230  */
 231 static void
 232 set_mtrr(unsigned int reg, unsigned long base, unsigned long size, mtrr_type type)
 233 {
 234         struct set_mtrr_data data;
 235         unsigned long flags;
 236
 237         data.smp_reg = reg;
 238         data.smp_base = base;
 239         data.smp_size = size;
 240         data.smp_type = type;
 241         atomic_set(&data.count, num_booting_cpus() - 1);
 242
 243         /* Make sure data.count is visible before unleashing other CPUs */
 244         smp_wmb();
 245         atomic_set(&data.gate, 0);
 246
 247         /* Start the ball rolling on other CPUs */
 248         if (smp_call_function(ipi_handler, &data, 0) != 0)
 249                 panic("mtrr: timed out waiting for other CPUs\n");
 250
 251         local_irq_save(flags);
 252
 253         while (atomic_read(&data.count))
 254                 cpu_relax();
 255
 256         /* Ok, reset count and toggle gate */
 257         atomic_set(&data.count, num_booting_cpus() - 1);
 258         smp_wmb();
 259         atomic_set(&data.gate, 1);
 260
 261         /* Do our MTRR business */
 262
 263         /*
 264          * HACK!
 265          *
 266          * We use this same function to initialize the mtrrs during boot,
 267          * resume, runtime cpu online and on an explicit request to set a
 268          * specific MTRR.
 269          *
 270          * During boot or suspend, the state of the boot cpu's mtrrs has been
 271          * saved, and we want to replicate that across all the cpus that come
 272          * online (either at the end of boot or resume or during a runtime cpu
 273          * online). If we're doing that, @reg is set to something special and on
 274          * this cpu we still do mtrr_if->set_all(). During boot/resume, this
 275          * is unnecessary if at this point we are still on the cpu that started
 276          * the boot/resume sequence. But there is no guarantee that we are still
 277          * on the same cpu. So we do mtrr_if->set_all() on this cpu aswell to be
 278          * sure that we are in sync with everyone else.
 279          */
 280         if (reg != ~0U)
 281                 mtrr_if->set(reg, base, size, type);
 282         else
 283                 mtrr_if->set_all();
 284
 285         /* Wait for the others */
 286         while (atomic_read(&data.count))
 287                 cpu_relax();
 288
 289         atomic_set(&data.count, num_booting_cpus() - 1);
 290         smp_wmb();
 291         atomic_set(&data.gate, 0);
 292
 293         /*
 294          * Wait here for everyone to have seen the gate change
 295          * So we're the last ones to touch 'data'
 296          */
 297         while (atomic_read(&data.count))
 298                 cpu_relax();
 299
 300         local_irq_restore(flags);
 301 }
 302
 303 /**
 304  * mtrr_add_page - Add a memory type region
 305  * @base: Physical base address of region in pages (in units of 4 kB!)
 306  * @size: Physical size of region in pages (4 kB)
 307  * @type: Type of MTRR desired
 308  * @increment: If this is true do usage counting on the region
 309  *
 310  * Memory type region registers control the caching on newer Intel and
 311  * non Intel processors. This function allows drivers to request an
 312  * MTRR is added. The details and hardware specifics of each processor's
 313  * implementation are hidden from the caller, but nevertheless the
 314  * caller should expect to need to provide a power of two size on an
 315  * equivalent power of two boundary.
 316  *
 317  * If the region cannot be added either because all regions are in use
 318  * or the CPU cannot support it a negative value is returned. On success
 319  * the register number for this entry is returned, but should be treated
 320  * as a cookie only.
 321  *
 322  * On a multiprocessor machine the changes are made to all processors.
 323  * This is required on x86 by the Intel processors.
 324  *
 325  * The available types are
 326  *
 327  * %MTRR_TYPE_UNCACHABLE - No caching
 328  *
 329  * %MTRR_TYPE_WRBACK - Write data back in bursts whenever
 330  *
 331  * %MTRR_TYPE_WRCOMB - Write data back soon but allow bursts
 332  *
 333  * %MTRR_TYPE_WRTHROUGH - Cache reads but not writes
 334  *
 335  * BUGS: Needs a quiet flag for the cases where drivers do not mind
 336  * failures and do not wish system log messages to be sent.
 337  */
 338 int mtrr_add_page(unsigned long base, unsigned long size,
 339                   unsigned int type, bool increment)
 340 {
 341         unsigned long lbase, lsize;
 342         int i, replace, error;
 343         mtrr_type ltype;
 344
 345         if (!mtrr_if)
 346                 return -ENXIO;
 347
 348         error = mtrr_if->validate_add_page(base, size, type);
 349         if (error)
 350                 return error;
 351
 352         if (type >= MTRR_NUM_TYPES) {
 353                 pr_warning("mtrr: type: %u invalid\n", type);
 354                 return -EINVAL;
 355         }
 356
 357         /* If the type is WC, check that this processor supports it */
 358         if ((type == MTRR_TYPE_WRCOMB) && !have_wrcomb()) {
 359                 pr_warning("mtrr: your processor doesn't support write-combining\n");
 360                 return -ENOSYS;
 361         }
 362
 363         if (!size) {
 364                 pr_warning("mtrr: zero sized request\n");
 365                 return -EINVAL;
 366         }
 367
 368         if (base & size_or_mask || size & size_or_mask) {
 369                 pr_warning("mtrr: base or size exceeds the MTRR width\n");
 370                 return -EINVAL;
 371         }
 372
 373         error = -EINVAL;
 374         replace = -1;
 375
 376         /* No CPU hotplug when we change MTRR entries */
 377         get_online_cpus();
 378
 379         /* Search for existing MTRR  */
 380         mutex_lock(&mtrr_mutex);
 381         for (i = 0; i < num_var_ranges; ++i) {
 382                 mtrr_if->get(i, &lbase, &lsize, &ltype);
 383                 if (!lsize || base > lbase + lsize - 1 ||
 384                     base + size - 1 < lbase)
 385                         continue;
 386                 /*
 387                  * At this point we know there is some kind of
 388                  * overlap/enclosure
 389                  */
 390                 if (base < lbase || base + size - 1 > lbase + lsize - 1) {
 391                         if (base <= lbase &&
 392                             base + size - 1 >= lbase + lsize - 1) {
 393                                 /*  New region encloses an existing region  */
 394                                 if (type == ltype) {
 395                                         replace = replace == -1 ? i : -2;
 396                                         continue;
 397                                 } else if (types_compatible(type, ltype))
 398                                         continue;
 399                         }
 400                         pr_warning("mtrr: 0x%lx000,0x%lx000 overlaps existing"
 401                                 " 0x%lx000,0x%lx000\n", base, size, lbase,
 402                                 lsize);
 403                         goto out;
 404                 }
 405                 /* New region is enclosed by an existing region */
 406                 if (ltype != type) {
 407                         if (types_compatible(type, ltype))
 408                                 continue;
 409                         pr_warning("mtrr: type mismatch for %lx000,%lx000 old: %s new: %s\n",
 410                                 base, size, mtrr_attrib_to_str(ltype),
 411                                 mtrr_attrib_to_str(type));
 412                         goto out;
 413                 }
 414                 if (increment)
 415                         ++mtrr_usage_table[i];
 416                 error = i;
 417                 goto out;
 418         }
 419         /* Search for an empty MTRR */
 420         i = mtrr_if->get_free_region(base, size, replace);
 421         if (i >= 0) {
 422                 set_mtrr(i, base, size, type);
 423                 if (likely(replace < 0)) {
 424                         mtrr_usage_table[i] = 1;
 425                 } else {
 426                         mtrr_usage_table[i] = mtrr_usage_table[replace];
 427                         if (increment)
 428                                 mtrr_usage_table[i]++;
 429                         if (unlikely(replace != i)) {
 430                                 set_mtrr(replace, 0, 0, 0);
 431                                 mtrr_usage_table[replace] = 0;
 432                         }
 433                 }
 434         } else {
 435                 pr_info("mtrr: no more MTRRs available\n");
 436         }
 437         error = i;
 438  out:
 439         mutex_unlock(&mtrr_mutex);
 440         put_online_cpus();
 441         return error;
 442 }
 443
 444 static int mtrr_check(unsigned long base, unsigned long size)
 445 {
 446         if ((base & (PAGE_SIZE - 1)) || (size & (PAGE_SIZE - 1))) {
 447                 pr_warning("mtrr: size and base must be multiples of 4 kiB\n");
 448                 pr_debug("mtrr: size: 0x%lx  base: 0x%lx\n", size, base);
 449                 dump_stack();
 450                 return -1;
 451         }
 452         return 0;
 453 }
 454
 455 /**
 456  * mtrr_add - Add a memory type region
 457  * @base: Physical base address of region
 458  * @size: Physical size of region
 459  * @type: Type of MTRR desired
 460  * @increment: If this is true do usage counting on the region
 461  *
 462  * Memory type region registers control the caching on newer Intel and
 463  * non Intel processors. This function allows drivers to request an
 464  * MTRR is added. The details and hardware specifics of each processor's
 465  * implementation are hidden from the caller, but nevertheless the
 466  * caller should expect to need to provide a power of two size on an
 467  * equivalent power of two boundary.
 468  *
 469  * If the region cannot be added either because all regions are in use
 470  * or the CPU cannot support it a negative value is returned. On success
 471  * the register number for this entry is returned, but should be treated
 472  * as a cookie only.
 473  *
 474  * On a multiprocessor machine the changes are made to all processors.
 475  * This is required on x86 by the Intel processors.
 476  *
 477  * The available types are
 478  *
 479  * %MTRR_TYPE_UNCACHABLE - No caching
 480  *
 481  * %MTRR_TYPE_WRBACK - Write data back in bursts whenever
 482  *
 483  * %MTRR_TYPE_WRCOMB - Write data back soon but allow bursts
 484  *
 485  * %MTRR_TYPE_WRTHROUGH - Cache reads but not writes
 486  *
 487  * BUGS: Needs a quiet flag for the cases where drivers do not mind
 488  * failures and do not wish system log messages to be sent.
 489  */
 490 int mtrr_add(unsigned long base, unsigned long size, unsigned int type,
 491              bool increment)
 492 {
 493         if (mtrr_check(base, size))
 494                 return -EINVAL;
 495         return mtrr_add_page(base >> PAGE_SHIFT, size >> PAGE_SHIFT, type,
 496                              increment);
 497 }
 498 EXPORT_SYMBOL(mtrr_add);
 499
 500 /**
 501  * mtrr_del_page - delete a memory type region
 502  * @reg: Register returned by mtrr_add
 503  * @base: Physical base address
 504  * @size: Size of region
 505  *
 506  * If register is supplied then base and size are ignored. This is
 507  * how drivers should call it.
 508  *
 509  * Releases an MTRR region. If the usage count drops to zero the
 510  * register is freed and the region returns to default state.
 511  * On success the register is returned, on failure a negative error
 512  * code.
 513  */
 514 int mtrr_del_page(int reg, unsigned long base, unsigned long size)
 515 {
 516         int i, max;
 517         mtrr_type ltype;
 518         unsigned long lbase, lsize;
 519         int error = -EINVAL;
 520
 521         if (!mtrr_if)
 522                 return -ENXIO;
 523
 524         max = num_var_ranges;
 525         /* No CPU hotplug when we change MTRR entries */
 526         get_online_cpus();
 527         mutex_lock(&mtrr_mutex);
 528         if (reg < 0) {
 529                 /*  Search for existing MTRR  */
 530                 for (i = 0; i < max; ++i) {
 531                         mtrr_if->get(i, &lbase, &lsize, &ltype);
 532                         if (lbase == base && lsize == size) {
 533                                 reg = i;
 534                                 break;
 535                         }
 536                 }
 537                 if (reg < 0) {
 538                         pr_debug("mtrr: no MTRR for %lx000,%lx000 found\n",
 539                                  base, size);
 540                         goto out;
 541                 }
 542         }
 543         if (reg >= max) {
 544                 pr_warning("mtrr: register: %d too big\n", reg);
 545                 goto out;
 546         }
 547         mtrr_if->get(reg, &lbase, &lsize, &ltype);
 548         if (lsize < 1) {
 549                 pr_warning("mtrr: MTRR %d not used\n", reg);
 550                 goto out;
 551         }
 552         if (mtrr_usage_table[reg] < 1) {
 553                 pr_warning("mtrr: reg: %d has count=0\n", reg);
 554                 goto out;
 555         }
 556         if (--mtrr_usage_table[reg] < 1)
 557                 set_mtrr(reg, 0, 0, 0);
 558         error = reg;
 559  out:
 560         mutex_unlock(&mtrr_mutex);
 561         put_online_cpus();
 562         return error;
 563 }
 564
 565 /**
 566  * mtrr_del - delete a memory type region
 567  * @reg: Register returned by mtrr_add
 568  * @base: Physical base address
 569  * @size: Size of region
 570  *
 571  * If register is supplied then base and size are ignored. This is
 572  * how drivers should call it.
 573  *
 574  * Releases an MTRR region. If the usage count drops to zero the
 575  * register is freed and the region returns to default state.
 576  * On success the register is returned, on failure a negative error
 577  * code.
 578  */
 579 int mtrr_del(int reg, unsigned long base, unsigned long size)
 580 {
 581         if (mtrr_check(base, size))
 582                 return -EINVAL;
 583         return mtrr_del_page(reg, base >> PAGE_SHIFT, size >> PAGE_SHIFT);
 584 }
 585 EXPORT_SYMBOL(mtrr_del);
 586
 587 /*
 588  * HACK ALERT!
 589  * These should be called implicitly, but we can't yet until all the initcall
 590  * stuff is done...
 591  */
 592 static void __init init_ifs(void)
 593 {
 594 #ifndef CONFIG_X86_64
 595         amd_init_mtrr();
 596         cyrix_init_mtrr();
 597         centaur_init_mtrr();
 598 #endif
 599 }
 600
 601 /* The suspend/resume methods are only for CPU without MTRR. CPU using generic
 602  * MTRR driver doesn't require this
 603  */
 604 struct mtrr_value {
 605         mtrr_type       ltype;
 606         unsigned long   lbase;
 607         unsigned long   lsize;
 608 };
 609
 610 static struct mtrr_value mtrr_value[MTRR_MAX_VAR_RANGES];
 611
 612 static int mtrr_save(struct sys_device *sysdev, pm_message_t state)
 613 {
 614         int i;
 615
 616         for (i = 0; i < num_var_ranges; i++) {
 617                 mtrr_if->get(i, &mtrr_value[i].lbase,
 618                                 &mtrr_value[i].lsize,
 619                                 &mtrr_value[i].ltype);
 620         }
 621         return 0;
 622 }
 623
 624 static int mtrr_restore(struct sys_device *sysdev)
 625 {
 626         int i;
 627
 628         for (i = 0; i < num_var_ranges; i++) {
 629                 if (mtrr_value[i].lsize) {
 630                         set_mtrr(i, mtrr_value[i].lbase,
 631                                     mtrr_value[i].lsize,
 632                                     mtrr_value[i].ltype);
 633                 }
 634         }
 635         return 0;
 636 }
 637
 638
 639
 640 static struct sysdev_driver mtrr_sysdev_driver = {
 641         .suspend        = mtrr_save,
 642         .resume         = mtrr_restore,
 643 };
 644
 645 int __initdata changed_by_mtrr_cleanup;
 646
 647 /**
 648  * mtrr_bp_init - initialize mtrrs on the boot CPU
 649  *
 650  * This needs to be called early; before any of the other CPUs are
 651  * initialized (i.e. before smp_init()).
 652  *
 653  */
 654 void __init mtrr_bp_init(void)
 655 {
 656         u32 phys_addr;
 657
 658         init_ifs();
 659
 660         phys_addr = 32;
 661
 662         if (cpu_has_mtrr) {
 663                 mtrr_if = &generic_mtrr_ops;
 664                 size_or_mask = 0xff000000;                      /* 36 bits */
 665                 size_and_mask = 0x00f00000;
 666                 phys_addr = 36;
 667
 668                 /*
 669                  * This is an AMD specific MSR, but we assume(hope?) that
 670                  * Intel will implement it to when they extend the address
 671                  * bus of the Xeon.
 672                  */
 673                 if (cpuid_eax(0x80000000) >= 0x80000008) {
 674                         phys_addr = cpuid_eax(0x80000008) & 0xff;
 675                         /* CPUID workaround for Intel 0F33/0F34 CPU */
 676                         if (boot_cpu_data.x86_vendor == X86_VENDOR_INTEL &&
 677                             boot_cpu_data.x86 == 0xF &&
 678                             boot_cpu_data.x86_model == 0x3 &&
 679                             (boot_cpu_data.x86_mask == 0x3 ||
 680                              boot_cpu_data.x86_mask == 0x4))
 681                                 phys_addr = 36;
 682
 683                         size_or_mask = ~((1ULL << (phys_addr - PAGE_SHIFT)) - 1);
 684                         size_and_mask = ~size_or_mask & 0xfffff00000ULL;
 685                 } else if (boot_cpu_data.x86_vendor == X86_VENDOR_CENTAUR &&
 686                            boot_cpu_data.x86 == 6) {
 687                         /*
 688                          * VIA C* family have Intel style MTRRs,
 689                          * but don't support PAE
 690                          */
 691                         size_or_mask = 0xfff00000;              /* 32 bits */
 692                         size_and_mask = 0;
 693                         phys_addr = 32;
 694                 }
 695         } else {
 696                 switch (boot_cpu_data.x86_vendor) {
 697                 case X86_VENDOR_AMD:
 698                         if (cpu_has_k6_mtrr) {
 699                                 /* Pre-Athlon (K6) AMD CPU MTRRs */
 700                                 mtrr_if = mtrr_ops[X86_VENDOR_AMD];
 701                                 size_or_mask = 0xfff00000;      /* 32 bits */
 702                                 size_and_mask = 0;
 703                         }
 704                         break;
 705                 case X86_VENDOR_CENTAUR:
 706                         if (cpu_has_centaur_mcr) {
 707                                 mtrr_if = mtrr_ops[X86_VENDOR_CENTAUR];
 708                                 size_or_mask = 0xfff00000;      /* 32 bits */
 709                                 size_and_mask = 0;
 710                         }
 711                         break;
 712                 case X86_VENDOR_CYRIX:
 713                         if (cpu_has_cyrix_arr) {
 714                                 mtrr_if = mtrr_ops[X86_VENDOR_CYRIX];
 715                                 size_or_mask = 0xfff00000;      /* 32 bits */
 716                                 size_and_mask = 0;
 717                         }
 718                         break;
 719                 default:
 720                         break;
 721                 }
 722         }
 723
 724         if (mtrr_if) {
 725                 set_num_var_ranges();
 726                 init_table();
 727                 if (use_intel()) {
 728                         get_mtrr_state();
 729
 730                         if (mtrr_cleanup(phys_addr)) {
 731                                 changed_by_mtrr_cleanup = 1;
 732                                 mtrr_if->set_all();
 733                         }
 734                 }
 735         }
 736 }
 737
 738 void mtrr_ap_init(void)
 739 {
 740         if (!use_intel() || mtrr_aps_delayed_init)
 741                 return;
 742         /*
 743          * Ideally we should hold mtrr_mutex here to avoid mtrr entries
 744          * changed, but this routine will be called in cpu boot time,
 745          * holding the lock breaks it.
 746          *
 747          * This routine is called in two cases:
 748          *
 749          *   1. very earily time of software resume, when there absolutely
 750          *      isn't mtrr entry changes;
 751          *
 752          *   2. cpu hotadd time. We let mtrr_add/del_page hold cpuhotplug
 753          *      lock to prevent mtrr entry changes
 754          */
 755         set_mtrr(~0U, 0, 0, 0);
 756 }
 757
 758 /**
 759  * Save current fixed-range MTRR state of the BSP
 760  */
 761 void mtrr_save_state(void)
 762 {
 763         smp_call_function_single(0, mtrr_save_fixed_ranges, NULL, 1);
 764 }
 765
 766 void set_mtrr_aps_delayed_init(void)
 767 {
 768         if (!use_intel())
 769                 return;
 770
 771         mtrr_aps_delayed_init = true;
 772 }
 773
 774 /*
 775  * Delayed MTRR initialization for all AP's
 776  */
 777 void mtrr_aps_init(void)
 778 {
 779         if (!use_intel())
 780                 return;
 781
 782         /*
 783          * Check if someone has requested the delay of AP MTRR initialization,
 784          * by doing set_mtrr_aps_delayed_init(), prior to this point. If not,
 785          * then we are done.
 786          */
 787         if (!mtrr_aps_delayed_init)
 788                 return;
 789
 790         set_mtrr(~0U, 0, 0, 0);
 791         mtrr_aps_delayed_init = false;
 792 }
 793
 794 void mtrr_bp_restore(void)
 795 {
 796         if (!use_intel())
 797                 return;
 798
 799         mtrr_if->set_all();
 800 }
 801
 802 static int __init mtrr_init_finialize(void)
 803 {
 804         if (!mtrr_if)
 805                 return 0;
 806
 807         if (use_intel()) {
 808                 if (!changed_by_mtrr_cleanup)
 809                         mtrr_state_warn();
 810                 return 0;
 811         }
 812
 813         /*
 814          * The CPU has no MTRR and seems to not support SMP. They have
 815          * specific drivers, we use a tricky method to support
 816          * suspend/resume for them.
 817          *
 818          * TBD: is there any system with such CPU which supports
 819          * suspend/resume? If no, we should remove the code.
 820          */
 821         sysdev_driver_register(&cpu_sysdev_class, &mtrr_sysdev_driver);
 822
 823         return 0;
 824 }
 825 subsys_initcall(mtrr_init_finialize);