arch/x86/include/asm/apic.h

   1 #ifndef _ASM_X86_APIC_H
   2 #define _ASM_X86_APIC_H
   3
   4 #include <linux/cpumask.h>
   5 #include <linux/pm.h>
   6
   7 #include <asm/alternative.h>
   8 #include <asm/cpufeature.h>
   9 #include <asm/apicdef.h>
  10 #include <linux/atomic.h>
  11 #include <asm/fixmap.h>
  12 #include <asm/mpspec.h>
  13 #include <asm/msr.h>
  14 #include <asm/idle.h>
  15
  16 #define ARCH_APICTIMER_STOPS_ON_C3      1
  17
  18 /*
  19  * Debugging macros
  20  */
  21 #define APIC_QUIET   0
  22 #define APIC_VERBOSE 1
  23 #define APIC_DEBUG   2
  24
  25 /*
  26  * Define the default level of output to be very little
  27  * This can be turned up by using apic=verbose for more
  28  * information and apic=debug for _lots_ of information.
  29  * apic_verbosity is defined in apic.c
  30  */
  31 #define apic_printk(v, s, a...) do {       \
  32                 if ((v) <= apic_verbosity) \
  33                         printk(s, ##a);    \
  34         } while (0)
  35
  36
  37 #if defined(CONFIG_X86_LOCAL_APIC) && defined(CONFIG_X86_32)
  38 extern void generic_apic_probe(void);
  39 #else
  40 static inline void generic_apic_probe(void)
  41 {
  42 }
  43 #endif
  44
  45 #ifdef CONFIG_X86_LOCAL_APIC
  46
  47 extern unsigned int apic_verbosity;
  48 extern int local_apic_timer_c2_ok;
  49
  50 extern int disable_apic;
  51 extern unsigned int lapic_timer_frequency;
  52
  53 #ifdef CONFIG_SMP
  54 extern void __inquire_remote_apic(int apicid);
  55 #else /* CONFIG_SMP */
  56 static inline void __inquire_remote_apic(int apicid)
  57 {
  58 }
  59 #endif /* CONFIG_SMP */
  60
  61 static inline void default_inquire_remote_apic(int apicid)
  62 {
  63         if (apic_verbosity >= APIC_DEBUG)
  64                 __inquire_remote_apic(apicid);
  65 }
  66
  67 /*
  68  * With 82489DX we can't rely on apic feature bit
  69  * retrieved via cpuid but still have to deal with
  70  * such an apic chip so we assume that SMP configuration
  71  * is found from MP table (64bit case uses ACPI mostly
  72  * which set smp presence flag as well so we are safe
  73  * to use this helper too).
  74  */
  75 static inline bool apic_from_smp_config(void)
  76 {
  77         return smp_found_config && !disable_apic;
  78 }
  79
  80 /*
  81  * Basic functions accessing APICs.
  82  */
  83 #ifdef CONFIG_PARAVIRT
  84 #include <asm/paravirt.h>
  85 #endif
  86
  87 extern int setup_profiling_timer(unsigned int);
  88
  89 static inline void native_apic_mem_write(u32 reg, u32 v)
  90 {
  91         volatile u32 *addr = (volatile u32 *)(APIC_BASE + reg);
  92
  93         alternative_io("movl %0, %P1", "xchgl %0, %P1", X86_BUG_11AP,
  94                        ASM_OUTPUT2("=r" (v), "=m" (*addr)),
  95                        ASM_OUTPUT2("0" (v), "m" (*addr)));
  96 }
  97
  98 static inline u32 native_apic_mem_read(u32 reg)
  99 {
 100         return *((volatile u32 *)(APIC_BASE + reg));
 101 }
 102
 103 extern void native_apic_wait_icr_idle(void);
 104 extern u32 native_safe_apic_wait_icr_idle(void);
 105 extern void native_apic_icr_write(u32 low, u32 id);
 106 extern u64 native_apic_icr_read(void);
 107
 108 static inline bool apic_is_x2apic_enabled(void)
 109 {
 110         u64 msr;
 111
 112         if (rdmsrl_safe(MSR_IA32_APICBASE, &msr))
 113                 return false;
 114         return msr & X2APIC_ENABLE;
 115 }
 116
 117 extern void enable_IR_x2apic(void);
 118
 119 extern int get_physical_broadcast(void);
 120
 121 extern int lapic_get_maxlvt(void);
 122 extern void clear_local_APIC(void);
 123 extern void disconnect_bsp_APIC(int virt_wire_setup);
 124 extern void disable_local_APIC(void);
 125 extern void lapic_shutdown(void);
 126 extern void sync_Arb_IDs(void);
 127 extern void init_bsp_APIC(void);
 128 extern void setup_local_APIC(void);
 129 extern void init_apic_mappings(void);
 130 void register_lapic_address(unsigned long address);
 131 extern void setup_boot_APIC_clock(void);
 132 extern void setup_secondary_APIC_clock(void);
 133 extern int APIC_init_uniprocessor(void);
 134
 135 #ifdef CONFIG_X86_64
 136 static inline int apic_force_enable(unsigned long addr)
 137 {
 138         return -1;
 139 }
 140 #else
 141 extern int apic_force_enable(unsigned long addr);
 142 #endif
 143
 144 extern int apic_bsp_setup(bool upmode);
 145 extern void apic_ap_setup(void);
 146
 147 /*
 148  * On 32bit this is mach-xxx local
 149  */
 150 #ifdef CONFIG_X86_64
 151 extern int apic_is_clustered_box(void);
 152 #else
 153 static inline int apic_is_clustered_box(void)
 154 {
 155         return 0;
 156 }
 157 #endif
 158
 159 extern int setup_APIC_eilvt(u8 lvt_off, u8 vector, u8 msg_type, u8 mask);
 160
 161 #else /* !CONFIG_X86_LOCAL_APIC */
 162 static inline void lapic_shutdown(void) { }
 163 #define local_apic_timer_c2_ok          1
 164 static inline void init_apic_mappings(void) { }
 165 static inline void disable_local_APIC(void) { }
 166 # define setup_boot_APIC_clock x86_init_noop
 167 # define setup_secondary_APIC_clock x86_init_noop
 168 #endif /* !CONFIG_X86_LOCAL_APIC */
 169
 170 #ifdef CONFIG_X86_X2APIC
 171 /*
 172  * Make previous memory operations globally visible before
 173  * sending the IPI through x2apic wrmsr. We need a serializing instruction or
 174  * mfence for this.
 175  */
 176 static inline void x2apic_wrmsr_fence(void)
 177 {
 178         asm volatile("mfence" : : : "memory");
 179 }
 180
 181 static inline void native_apic_msr_write(u32 reg, u32 v)
 182 {
 183         if (reg == APIC_DFR || reg == APIC_ID || reg == APIC_LDR ||
 184             reg == APIC_LVR)
 185                 return;
 186
 187         wrmsr(APIC_BASE_MSR + (reg >> 4), v, 0);
 188 }
 189
 190 static inline void native_apic_msr_eoi_write(u32 reg, u32 v)
 191 {
 192         wrmsr(APIC_BASE_MSR + (APIC_EOI >> 4), APIC_EOI_ACK, 0);
 193 }
 194
 195 static inline u32 native_apic_msr_read(u32 reg)
 196 {
 197         u64 msr;
 198
 199         if (reg == APIC_DFR)
 200                 return -1;
 201
 202         rdmsrl(APIC_BASE_MSR + (reg >> 4), msr);
 203         return (u32)msr;
 204 }
 205
 206 static inline void native_x2apic_wait_icr_idle(void)
 207 {
 208         /* no need to wait for icr idle in x2apic */
 209         return;
 210 }
 211
 212 static inline u32 native_safe_x2apic_wait_icr_idle(void)
 213 {
 214         /* no need to wait for icr idle in x2apic */
 215         return 0;
 216 }
 217
 218 static inline void native_x2apic_icr_write(u32 low, u32 id)
 219 {
 220         wrmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), ((__u64) id) << 32 | low);
 221 }
 222
 223 static inline u64 native_x2apic_icr_read(void)
 224 {
 225         unsigned long val;
 226
 227         rdmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), val);
 228         return val;
 229 }
 230
 231 extern int x2apic_mode;
 232 extern int x2apic_phys;
 233 extern void __init check_x2apic(void);
 234 extern void x2apic_setup(void);
 235 static inline int x2apic_enabled(void)
 236 {
 237         return cpu_has_x2apic && apic_is_x2apic_enabled();
 238 }
 239
 240 #define x2apic_supported()      (cpu_has_x2apic)
 241 #else /* !CONFIG_X86_X2APIC */
 242 static inline void check_x2apic(void) { }
 243 static inline void x2apic_setup(void) { }
 244 static inline int x2apic_enabled(void) { return 0; }
 245
 246 #define x2apic_mode             (0)
 247 #define x2apic_supported()      (0)
 248 #endif /* !CONFIG_X86_X2APIC */
 249
 250 #ifdef CONFIG_X86_64
 251 #define SET_APIC_ID(x)          (apic->set_apic_id(x))
 252 #else
 253
 254 #endif
 255
 256 /*
 257  * Copyright 2004 James Cleverdon, IBM.
 258  * Subject to the GNU Public License, v.2
 259  *
 260  * Generic APIC sub-arch data struct.
 261  *
 262  * Hacked for x86-64 by James Cleverdon from i386 architecture code by
 263  * Martin Bligh, Andi Kleen, James Bottomley, John Stultz, and
 264  * James Cleverdon.
 265  */
 266 struct apic {
 267         char *name;
 268
 269         int (*probe)(void);
 270         int (*acpi_madt_oem_check)(char *oem_id, char *oem_table_id);
 271         int (*apic_id_valid)(int apicid);
 272         int (*apic_id_registered)(void);
 273
 274         u32 irq_delivery_mode;
 275         u32 irq_dest_mode;
 276
 277         const struct cpumask *(*target_cpus)(void);
 278
 279         int disable_esr;
 280
 281         int dest_logical;
 282         unsigned long (*check_apicid_used)(physid_mask_t *map, int apicid);
 283
 284         void (*vector_allocation_domain)(int cpu, struct cpumask *retmask,
 285                                          const struct cpumask *mask);
 286         void (*init_apic_ldr)(void);
 287
 288         void (*ioapic_phys_id_map)(physid_mask_t *phys_map, physid_mask_t *retmap);
 289
 290         void (*setup_apic_routing)(void);
 291         int (*cpu_present_to_apicid)(int mps_cpu);
 292         void (*apicid_to_cpu_present)(int phys_apicid, physid_mask_t *retmap);
 293         int (*check_phys_apicid_present)(int phys_apicid);
 294         int (*phys_pkg_id)(int cpuid_apic, int index_msb);
 295
 296         unsigned int (*get_apic_id)(unsigned long x);
 297         unsigned long (*set_apic_id)(unsigned int id);
 298         unsigned long apic_id_mask;
 299
 300         int (*cpu_mask_to_apicid_and)(const struct cpumask *cpumask,
 301                                       const struct cpumask *andmask,
 302                                       unsigned int *apicid);
 303
 304         /* ipi */
 305         void (*send_IPI_mask)(const struct cpumask *mask, int vector);
 306         void (*send_IPI_mask_allbutself)(const struct cpumask *mask,
 307                                          int vector);
 308         void (*send_IPI_allbutself)(int vector);
 309         void (*send_IPI_all)(int vector);
 310         void (*send_IPI_self)(int vector);
 311
 312         /* wakeup_secondary_cpu */
 313         int (*wakeup_secondary_cpu)(int apicid, unsigned long start_eip);
 314
 315         void (*inquire_remote_apic)(int apicid);
 316
 317         /* apic ops */
 318         u32 (*read)(u32 reg);
 319         void (*write)(u32 reg, u32 v);
 320         /*
 321          * ->eoi_write() has the same signature as ->write().
 322          *
 323          * Drivers can support both ->eoi_write() and ->write() by passing the same
 324          * callback value. Kernel can override ->eoi_write() and fall back
 325          * on write for EOI.
 326          */
 327         void (*eoi_write)(u32 reg, u32 v);
 328         u64 (*icr_read)(void);
 329         void (*icr_write)(u32 low, u32 high);
 330         void (*wait_icr_idle)(void);
 331         u32 (*safe_wait_icr_idle)(void);
 332
 333 #ifdef CONFIG_X86_32
 334         /*
 335          * Called very early during boot from get_smp_config().  It should
 336          * return the logical apicid.  x86_[bios]_cpu_to_apicid is
 337          * initialized before this function is called.
 338          *
 339          * If logical apicid can't be determined that early, the function
 340          * may return BAD_APICID.  Logical apicid will be configured after
 341          * init_apic_ldr() while bringing up CPUs.  Note that NUMA affinity
 342          * won't be applied properly during early boot in this case.
 343          */
 344         int (*x86_32_early_logical_apicid)(int cpu);
 345 #endif
 346 };
 347
 348 /*
 349  * Pointer to the local APIC driver in use on this system (there's
 350  * always just one such driver in use - the kernel decides via an
 351  * early probing process which one it picks - and then sticks to it):
 352  */
 353 extern struct apic *apic;
 354
 355 /*
 356  * APIC drivers are probed based on how they are listed in the .apicdrivers
 357  * section. So the order is important and enforced by the ordering
 358  * of different apic driver files in the Makefile.
 359  *
 360  * For the files having two apic drivers, we use apic_drivers()
 361  * to enforce the order with in them.
 362  */
 363 #define apic_driver(sym)                                        \
 364         static const struct apic *__apicdrivers_##sym __used            \
 365         __aligned(sizeof(struct apic *))                        \
 366         __section(.apicdrivers) = { &sym }
 367
 368 #define apic_drivers(sym1, sym2)                                        \
 369         static struct apic *__apicdrivers_##sym1##sym2[2] __used        \
 370         __aligned(sizeof(struct apic *))                                \
 371         __section(.apicdrivers) = { &sym1, &sym2 }
 372
 373 extern struct apic *__apicdrivers[], *__apicdrivers_end[];
 374
 375 /*
 376  * APIC functionality to boot other CPUs - only used on SMP:
 377  */
 378 #ifdef CONFIG_SMP
 379 extern int wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip);
 380 #endif
 381
 382 #ifdef CONFIG_X86_LOCAL_APIC
 383
 384 static inline u32 apic_read(u32 reg)
 385 {
 386         return apic->read(reg);
 387 }
 388
 389 static inline void apic_write(u32 reg, u32 val)
 390 {
 391         apic->write(reg, val);
 392 }
 393
 394 static inline void apic_eoi(void)
 395 {
 396         apic->eoi_write(APIC_EOI, APIC_EOI_ACK);
 397 }
 398
 399 static inline u64 apic_icr_read(void)
 400 {
 401         return apic->icr_read();
 402 }
 403
 404 static inline void apic_icr_write(u32 low, u32 high)
 405 {
 406         apic->icr_write(low, high);
 407 }
 408
 409 static inline void apic_wait_icr_idle(void)
 410 {
 411         apic->wait_icr_idle();
 412 }
 413
 414 static inline u32 safe_apic_wait_icr_idle(void)
 415 {
 416         return apic->safe_wait_icr_idle();
 417 }
 418
 419 extern void __init apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v));
 420
 421 #else /* CONFIG_X86_LOCAL_APIC */
 422
 423 static inline u32 apic_read(u32 reg) { return 0; }
 424 static inline void apic_write(u32 reg, u32 val) { }
 425 static inline void apic_eoi(void) { }
 426 static inline u64 apic_icr_read(void) { return 0; }
 427 static inline void apic_icr_write(u32 low, u32 high) { }
 428 static inline void apic_wait_icr_idle(void) { }
 429 static inline u32 safe_apic_wait_icr_idle(void) { return 0; }
 430 static inline void apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v)) {}
 431
 432 #endif /* CONFIG_X86_LOCAL_APIC */
 433
 434 static inline void ack_APIC_irq(void)
 435 {
 436         /*
 437          * ack_APIC_irq() actually gets compiled as a single instruction
 438          * ... yummie.
 439          */
 440         apic_eoi();
 441 }
 442
 443 static inline unsigned default_get_apic_id(unsigned long x)
 444 {
 445         unsigned int ver = GET_APIC_VERSION(apic_read(APIC_LVR));
 446
 447         if (APIC_XAPIC(ver) || boot_cpu_has(X86_FEATURE_EXTD_APICID))
 448                 return (x >> 24) & 0xFF;
 449         else
 450                 return (x >> 24) & 0x0F;
 451 }
 452
 453 /*
 454  * Warm reset vector position:
 455  */
 456 #define TRAMPOLINE_PHYS_LOW             0x467
 457 #define TRAMPOLINE_PHYS_HIGH            0x469
 458
 459 #ifdef CONFIG_X86_64
 460 extern void apic_send_IPI_self(int vector);
 461
 462 DECLARE_PER_CPU(int, x2apic_extra_bits);
 463
 464 extern int default_cpu_present_to_apicid(int mps_cpu);
 465 extern int default_check_phys_apicid_present(int phys_apicid);
 466 #endif
 467
 468 extern void generic_bigsmp_probe(void);
 469
 470
 471 #ifdef CONFIG_X86_LOCAL_APIC
 472
 473 #include <asm/smp.h>
 474
 475 #define APIC_DFR_VALUE  (APIC_DFR_FLAT)
 476
 477 static inline const struct cpumask *default_target_cpus(void)
 478 {
 479 #ifdef CONFIG_SMP
 480         return cpu_online_mask;
 481 #else
 482         return cpumask_of(0);
 483 #endif
 484 }
 485
 486 static inline const struct cpumask *online_target_cpus(void)
 487 {
 488         return cpu_online_mask;
 489 }
 490
 491 DECLARE_EARLY_PER_CPU_READ_MOSTLY(u16, x86_bios_cpu_apicid);
 492
 493
 494 static inline unsigned int read_apic_id(void)
 495 {
 496         unsigned int reg;
 497
 498         reg = apic_read(APIC_ID);
 499
 500         return apic->get_apic_id(reg);
 501 }
 502
 503 static inline int default_apic_id_valid(int apicid)
 504 {
 505         return (apicid < 255);
 506 }
 507
 508 extern int default_acpi_madt_oem_check(char *, char *);
 509
 510 extern void default_setup_apic_routing(void);
 511
 512 extern struct apic apic_noop;
 513
 514 #ifdef CONFIG_X86_32
 515
 516 static inline int noop_x86_32_early_logical_apicid(int cpu)
 517 {
 518         return BAD_APICID;
 519 }
 520
 521 /*
 522  * Set up the logical destination ID.
 523  *
 524  * Intel recommends to set DFR, LDR and TPR before enabling
 525  * an APIC.  See e.g. "AP-388 82489DX User's Manual" (Intel
 526  * document number 292116).  So here it goes...
 527  */
 528 extern void default_init_apic_ldr(void);
 529
 530 static inline int default_apic_id_registered(void)
 531 {
 532         return physid_isset(read_apic_id(), phys_cpu_present_map);
 533 }
 534
 535 static inline int default_phys_pkg_id(int cpuid_apic, int index_msb)
 536 {
 537         return cpuid_apic >> index_msb;
 538 }
 539
 540 #endif
 541
 542 static inline int
 543 flat_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 544                             const struct cpumask *andmask,
 545                             unsigned int *apicid)
 546 {
 547         unsigned long cpu_mask = cpumask_bits(cpumask)[0] &
 548                                  cpumask_bits(andmask)[0] &
 549                                  cpumask_bits(cpu_online_mask)[0] &
 550                                  APIC_ALL_CPUS;
 551
 552         if (likely(cpu_mask)) {
 553                 *apicid = (unsigned int)cpu_mask;
 554                 return 0;
 555         } else {
 556                 return -EINVAL;
 557         }
 558 }
 559
 560 extern int
 561 default_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 562                                const struct cpumask *andmask,
 563                                unsigned int *apicid);
 564
 565 static inline void
 566 flat_vector_allocation_domain(int cpu, struct cpumask *retmask,
 567                               const struct cpumask *mask)
 568 {
 569         /* Careful. Some cpus do not strictly honor the set of cpus
 570          * specified in the interrupt destination when using lowest
 571          * priority interrupt delivery mode.
 572          *
 573          * In particular there was a hyperthreading cpu observed to
 574          * deliver interrupts to the wrong hyperthread when only one
 575          * hyperthread was specified in the interrupt desitination.
 576          */
 577         cpumask_clear(retmask);
 578         cpumask_bits(retmask)[0] = APIC_ALL_CPUS;
 579 }
 580
 581 static inline void
 582 default_vector_allocation_domain(int cpu, struct cpumask *retmask,
 583                                  const struct cpumask *mask)
 584 {
 585         cpumask_copy(retmask, cpumask_of(cpu));
 586 }
 587
 588 static inline unsigned long default_check_apicid_used(physid_mask_t *map, int apicid)
 589 {
 590         return physid_isset(apicid, *map);
 591 }
 592
 593 static inline void default_ioapic_phys_id_map(physid_mask_t *phys_map, physid_mask_t *retmap)
 594 {
 595         *retmap = *phys_map;
 596 }
 597
 598 static inline int __default_cpu_present_to_apicid(int mps_cpu)
 599 {
 600         if (mps_cpu < nr_cpu_ids && cpu_present(mps_cpu))
 601                 return (int)per_cpu(x86_bios_cpu_apicid, mps_cpu);
 602         else
 603                 return BAD_APICID;
 604 }
 605
 606 static inline int
 607 __default_check_phys_apicid_present(int phys_apicid)
 608 {
 609         return physid_isset(phys_apicid, phys_cpu_present_map);
 610 }
 611
 612 #ifdef CONFIG_X86_32
 613 static inline int default_cpu_present_to_apicid(int mps_cpu)
 614 {
 615         return __default_cpu_present_to_apicid(mps_cpu);
 616 }
 617
 618 static inline int
 619 default_check_phys_apicid_present(int phys_apicid)
 620 {
 621         return __default_check_phys_apicid_present(phys_apicid);
 622 }
 623 #else
 624 extern int default_cpu_present_to_apicid(int mps_cpu);
 625 extern int default_check_phys_apicid_present(int phys_apicid);
 626 #endif
 627
 628 #endif /* CONFIG_X86_LOCAL_APIC */
 629 extern void irq_enter(void);
 630 extern void irq_exit(void);
 631
 632 static inline void entering_irq(void)
 633 {
 634         irq_enter();
 635         exit_idle();
 636 }
 637
 638 static inline void entering_ack_irq(void)
 639 {
 640         entering_irq();
 641         ack_APIC_irq();
 642 }
 643
 644 static inline void ipi_entering_ack_irq(void)
 645 {
 646         ack_APIC_irq();
 647         irq_enter();
 648 }
 649
 650 static inline void exiting_irq(void)
 651 {
 652         irq_exit();
 653 }
 654
 655 static inline void exiting_ack_irq(void)
 656 {
 657         irq_exit();
 658         /* Ack only at the end to avoid potential reentry */
 659         ack_APIC_irq();
 660 }
 661
 662 extern void ioapic_zap_locks(void);
 663
 664 #endif /* _ASM_X86_APIC_H */