arch/x86/include/asm/apic.h

   1 #ifndef _ASM_X86_APIC_H
   2 #define _ASM_X86_APIC_H
   3
   4 #include <linux/cpumask.h>
   5
   6 #include <asm/alternative.h>
   7 #include <asm/cpufeature.h>
   8 #include <asm/apicdef.h>
   9 #include <linux/atomic.h>
  10 #include <asm/fixmap.h>
  11 #include <asm/mpspec.h>
  12 #include <asm/msr.h>
  13 #include <asm/hardirq.h>
  14
  15 #define ARCH_APICTIMER_STOPS_ON_C3      1
  16
  17 /*
  18  * Debugging macros
  19  */
  20 #define APIC_QUIET   0
  21 #define APIC_VERBOSE 1
  22 #define APIC_DEBUG   2
  23
  24 /* Macros for apic_extnmi which controls external NMI masking */
  25 #define APIC_EXTNMI_BSP         0 /* Default */
  26 #define APIC_EXTNMI_ALL         1
  27 #define APIC_EXTNMI_NONE        2
  28
  29 /*
  30  * Define the default level of output to be very little
  31  * This can be turned up by using apic=verbose for more
  32  * information and apic=debug for _lots_ of information.
  33  * apic_verbosity is defined in apic.c
  34  */
  35 #define apic_printk(v, s, a...) do {       \
  36                 if ((v) <= apic_verbosity) \
  37                         printk(s, ##a);    \
  38         } while (0)
  39
  40
  41 #if defined(CONFIG_X86_LOCAL_APIC) && defined(CONFIG_X86_32)
  42 extern void generic_apic_probe(void);
  43 #else
  44 static inline void generic_apic_probe(void)
  45 {
  46 }
  47 #endif
  48
  49 #ifdef CONFIG_X86_LOCAL_APIC
  50
  51 extern unsigned int apic_verbosity;
  52 extern int local_apic_timer_c2_ok;
  53
  54 extern int disable_apic;
  55 extern unsigned int lapic_timer_frequency;
  56
  57 #ifdef CONFIG_SMP
  58 extern void __inquire_remote_apic(int apicid);
  59 #else /* CONFIG_SMP */
  60 static inline void __inquire_remote_apic(int apicid)
  61 {
  62 }
  63 #endif /* CONFIG_SMP */
  64
  65 static inline void default_inquire_remote_apic(int apicid)
  66 {
  67         if (apic_verbosity >= APIC_DEBUG)
  68                 __inquire_remote_apic(apicid);
  69 }
  70
  71 /*
  72  * With 82489DX we can't rely on apic feature bit
  73  * retrieved via cpuid but still have to deal with
  74  * such an apic chip so we assume that SMP configuration
  75  * is found from MP table (64bit case uses ACPI mostly
  76  * which set smp presence flag as well so we are safe
  77  * to use this helper too).
  78  */
  79 static inline bool apic_from_smp_config(void)
  80 {
  81         return smp_found_config && !disable_apic;
  82 }
  83
  84 /*
  85  * Basic functions accessing APICs.
  86  */
  87 #ifdef CONFIG_PARAVIRT
  88 #include <asm/paravirt.h>
  89 #endif
  90
  91 extern int setup_profiling_timer(unsigned int);
  92
  93 static inline void native_apic_mem_write(u32 reg, u32 v)
  94 {
  95         volatile u32 *addr = (volatile u32 *)(APIC_BASE + reg);
  96
  97         alternative_io("movl %0, %P1", "xchgl %0, %P1", X86_BUG_11AP,
  98                        ASM_OUTPUT2("=r" (v), "=m" (*addr)),
  99                        ASM_OUTPUT2("0" (v), "m" (*addr)));
 100 }
 101
 102 static inline u32 native_apic_mem_read(u32 reg)
 103 {
 104         return *((volatile u32 *)(APIC_BASE + reg));
 105 }
 106
 107 extern void native_apic_wait_icr_idle(void);
 108 extern u32 native_safe_apic_wait_icr_idle(void);
 109 extern void native_apic_icr_write(u32 low, u32 id);
 110 extern u64 native_apic_icr_read(void);
 111
 112 static inline bool apic_is_x2apic_enabled(void)
 113 {
 114         u64 msr;
 115
 116         if (rdmsrl_safe(MSR_IA32_APICBASE, &msr))
 117                 return false;
 118         return msr & X2APIC_ENABLE;
 119 }
 120
 121 extern void enable_IR_x2apic(void);
 122
 123 extern int get_physical_broadcast(void);
 124
 125 extern int lapic_get_maxlvt(void);
 126 extern void clear_local_APIC(void);
 127 extern void disconnect_bsp_APIC(int virt_wire_setup);
 128 extern void disable_local_APIC(void);
 129 extern void lapic_shutdown(void);
 130 extern void sync_Arb_IDs(void);
 131 extern void init_bsp_APIC(void);
 132 extern void setup_local_APIC(void);
 133 extern void init_apic_mappings(void);
 134 void register_lapic_address(unsigned long address);
 135 extern void setup_boot_APIC_clock(void);
 136 extern void setup_secondary_APIC_clock(void);
 137 extern void lapic_update_tsc_freq(void);
 138 extern int APIC_init_uniprocessor(void);
 139
 140 #ifdef CONFIG_X86_64
 141 static inline int apic_force_enable(unsigned long addr)
 142 {
 143         return -1;
 144 }
 145 #else
 146 extern int apic_force_enable(unsigned long addr);
 147 #endif
 148
 149 extern int apic_bsp_setup(bool upmode);
 150 extern void apic_ap_setup(void);
 151
 152 /*
 153  * On 32bit this is mach-xxx local
 154  */
 155 #ifdef CONFIG_X86_64
 156 extern int apic_is_clustered_box(void);
 157 #else
 158 static inline int apic_is_clustered_box(void)
 159 {
 160         return 0;
 161 }
 162 #endif
 163
 164 extern int setup_APIC_eilvt(u8 lvt_off, u8 vector, u8 msg_type, u8 mask);
 165
 166 #else /* !CONFIG_X86_LOCAL_APIC */
 167 static inline void lapic_shutdown(void) { }
 168 #define local_apic_timer_c2_ok          1
 169 static inline void init_apic_mappings(void) { }
 170 static inline void disable_local_APIC(void) { }
 171 # define setup_boot_APIC_clock x86_init_noop
 172 # define setup_secondary_APIC_clock x86_init_noop
 173 static inline void lapic_update_tsc_freq(void) { }
 174 #endif /* !CONFIG_X86_LOCAL_APIC */
 175
 176 #ifdef CONFIG_X86_X2APIC
 177 /*
 178  * Make previous memory operations globally visible before
 179  * sending the IPI through x2apic wrmsr. We need a serializing instruction or
 180  * mfence for this.
 181  */
 182 static inline void x2apic_wrmsr_fence(void)
 183 {
 184         asm volatile("mfence" : : : "memory");
 185 }
 186
 187 static inline void native_apic_msr_write(u32 reg, u32 v)
 188 {
 189         if (reg == APIC_DFR || reg == APIC_ID || reg == APIC_LDR ||
 190             reg == APIC_LVR)
 191                 return;
 192
 193         wrmsr(APIC_BASE_MSR + (reg >> 4), v, 0);
 194 }
 195
 196 static inline void native_apic_msr_eoi_write(u32 reg, u32 v)
 197 {
 198         __wrmsr(APIC_BASE_MSR + (APIC_EOI >> 4), APIC_EOI_ACK, 0);
 199 }
 200
 201 static inline u32 native_apic_msr_read(u32 reg)
 202 {
 203         u64 msr;
 204
 205         if (reg == APIC_DFR)
 206                 return -1;
 207
 208         rdmsrl(APIC_BASE_MSR + (reg >> 4), msr);
 209         return (u32)msr;
 210 }
 211
 212 static inline void native_x2apic_wait_icr_idle(void)
 213 {
 214         /* no need to wait for icr idle in x2apic */
 215         return;
 216 }
 217
 218 static inline u32 native_safe_x2apic_wait_icr_idle(void)
 219 {
 220         /* no need to wait for icr idle in x2apic */
 221         return 0;
 222 }
 223
 224 static inline void native_x2apic_icr_write(u32 low, u32 id)
 225 {
 226         wrmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), ((__u64) id) << 32 | low);
 227 }
 228
 229 static inline u64 native_x2apic_icr_read(void)
 230 {
 231         unsigned long val;
 232
 233         rdmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), val);
 234         return val;
 235 }
 236
 237 extern int x2apic_mode;
 238 extern int x2apic_phys;
 239 extern void __init check_x2apic(void);
 240 extern void x2apic_setup(void);
 241 static inline int x2apic_enabled(void)
 242 {
 243         return boot_cpu_has(X86_FEATURE_X2APIC) && apic_is_x2apic_enabled();
 244 }
 245
 246 #define x2apic_supported()      (boot_cpu_has(X86_FEATURE_X2APIC))
 247 #else /* !CONFIG_X86_X2APIC */
 248 static inline void check_x2apic(void) { }
 249 static inline void x2apic_setup(void) { }
 250 static inline int x2apic_enabled(void) { return 0; }
 251
 252 #define x2apic_mode             (0)
 253 #define x2apic_supported()      (0)
 254 #endif /* !CONFIG_X86_X2APIC */
 255
 256 struct irq_data;
 257
 258 /*
 259  * Copyright 2004 James Cleverdon, IBM.
 260  * Subject to the GNU Public License, v.2
 261  *
 262  * Generic APIC sub-arch data struct.
 263  *
 264  * Hacked for x86-64 by James Cleverdon from i386 architecture code by
 265  * Martin Bligh, Andi Kleen, James Bottomley, John Stultz, and
 266  * James Cleverdon.
 267  */
 268 struct apic {
 269         char *name;
 270
 271         int (*probe)(void);
 272         int (*acpi_madt_oem_check)(char *oem_id, char *oem_table_id);
 273         int (*apic_id_valid)(int apicid);
 274         int (*apic_id_registered)(void);
 275
 276         u32 irq_delivery_mode;
 277         u32 irq_dest_mode;
 278
 279         const struct cpumask *(*target_cpus)(void);
 280
 281         int disable_esr;
 282
 283         int dest_logical;
 284         unsigned long (*check_apicid_used)(physid_mask_t *map, int apicid);
 285
 286         void (*vector_allocation_domain)(int cpu, struct cpumask *retmask,
 287                                          const struct cpumask *mask);
 288         void (*init_apic_ldr)(void);
 289
 290         void (*ioapic_phys_id_map)(physid_mask_t *phys_map, physid_mask_t *retmap);
 291
 292         void (*setup_apic_routing)(void);
 293         int (*cpu_present_to_apicid)(int mps_cpu);
 294         void (*apicid_to_cpu_present)(int phys_apicid, physid_mask_t *retmap);
 295         int (*check_phys_apicid_present)(int phys_apicid);
 296         int (*phys_pkg_id)(int cpuid_apic, int index_msb);
 297
 298         unsigned int (*get_apic_id)(unsigned long x);
 299         /* Can't be NULL on 64-bit */
 300         unsigned long (*set_apic_id)(unsigned int id);
 301
 302         int (*cpu_mask_to_apicid)(const struct cpumask *cpumask,
 303                                   struct irq_data *irqdata,
 304                                   unsigned int *apicid);
 305
 306         /* ipi */
 307         void (*send_IPI)(int cpu, int vector);
 308         void (*send_IPI_mask)(const struct cpumask *mask, int vector);
 309         void (*send_IPI_mask_allbutself)(const struct cpumask *mask,
 310                                          int vector);
 311         void (*send_IPI_allbutself)(int vector);
 312         void (*send_IPI_all)(int vector);
 313         void (*send_IPI_self)(int vector);
 314
 315         /* wakeup_secondary_cpu */
 316         int (*wakeup_secondary_cpu)(int apicid, unsigned long start_eip);
 317
 318         void (*inquire_remote_apic)(int apicid);
 319
 320         /* apic ops */
 321         u32 (*read)(u32 reg);
 322         void (*write)(u32 reg, u32 v);
 323         /*
 324          * ->eoi_write() has the same signature as ->write().
 325          *
 326          * Drivers can support both ->eoi_write() and ->write() by passing the same
 327          * callback value. Kernel can override ->eoi_write() and fall back
 328          * on write for EOI.
 329          */
 330         void (*eoi_write)(u32 reg, u32 v);
 331         void (*native_eoi_write)(u32 reg, u32 v);
 332         u64 (*icr_read)(void);
 333         void (*icr_write)(u32 low, u32 high);
 334         void (*wait_icr_idle)(void);
 335         u32 (*safe_wait_icr_idle)(void);
 336
 337 #ifdef CONFIG_X86_32
 338         /*
 339          * Called very early during boot from get_smp_config().  It should
 340          * return the logical apicid.  x86_[bios]_cpu_to_apicid is
 341          * initialized before this function is called.
 342          *
 343          * If logical apicid can't be determined that early, the function
 344          * may return BAD_APICID.  Logical apicid will be configured after
 345          * init_apic_ldr() while bringing up CPUs.  Note that NUMA affinity
 346          * won't be applied properly during early boot in this case.
 347          */
 348         int (*x86_32_early_logical_apicid)(int cpu);
 349 #endif
 350 };
 351
 352 /*
 353  * Pointer to the local APIC driver in use on this system (there's
 354  * always just one such driver in use - the kernel decides via an
 355  * early probing process which one it picks - and then sticks to it):
 356  */
 357 extern struct apic *apic;
 358
 359 /*
 360  * APIC drivers are probed based on how they are listed in the .apicdrivers
 361  * section. So the order is important and enforced by the ordering
 362  * of different apic driver files in the Makefile.
 363  *
 364  * For the files having two apic drivers, we use apic_drivers()
 365  * to enforce the order with in them.
 366  */
 367 #define apic_driver(sym)                                        \
 368         static const struct apic *__apicdrivers_##sym __used            \
 369         __aligned(sizeof(struct apic *))                        \
 370         __section(.apicdrivers) = { &sym }
 371
 372 #define apic_drivers(sym1, sym2)                                        \
 373         static struct apic *__apicdrivers_##sym1##sym2[2] __used        \
 374         __aligned(sizeof(struct apic *))                                \
 375         __section(.apicdrivers) = { &sym1, &sym2 }
 376
 377 extern struct apic *__apicdrivers[], *__apicdrivers_end[];
 378
 379 /*
 380  * APIC functionality to boot other CPUs - only used on SMP:
 381  */
 382 #ifdef CONFIG_SMP
 383 extern int wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip);
 384 #endif
 385
 386 #ifdef CONFIG_X86_LOCAL_APIC
 387
 388 static inline u32 apic_read(u32 reg)
 389 {
 390         return apic->read(reg);
 391 }
 392
 393 static inline void apic_write(u32 reg, u32 val)
 394 {
 395         apic->write(reg, val);
 396 }
 397
 398 static inline void apic_eoi(void)
 399 {
 400         apic->eoi_write(APIC_EOI, APIC_EOI_ACK);
 401 }
 402
 403 static inline u64 apic_icr_read(void)
 404 {
 405         return apic->icr_read();
 406 }
 407
 408 static inline void apic_icr_write(u32 low, u32 high)
 409 {
 410         apic->icr_write(low, high);
 411 }
 412
 413 static inline void apic_wait_icr_idle(void)
 414 {
 415         apic->wait_icr_idle();
 416 }
 417
 418 static inline u32 safe_apic_wait_icr_idle(void)
 419 {
 420         return apic->safe_wait_icr_idle();
 421 }
 422
 423 extern void __init apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v));
 424
 425 #else /* CONFIG_X86_LOCAL_APIC */
 426
 427 static inline u32 apic_read(u32 reg) { return 0; }
 428 static inline void apic_write(u32 reg, u32 val) { }
 429 static inline void apic_eoi(void) { }
 430 static inline u64 apic_icr_read(void) { return 0; }
 431 static inline void apic_icr_write(u32 low, u32 high) { }
 432 static inline void apic_wait_icr_idle(void) { }
 433 static inline u32 safe_apic_wait_icr_idle(void) { return 0; }
 434 static inline void apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v)) {}
 435
 436 #endif /* CONFIG_X86_LOCAL_APIC */
 437
 438 static inline void ack_APIC_irq(void)
 439 {
 440         /*
 441          * ack_APIC_irq() actually gets compiled as a single instruction
 442          * ... yummie.
 443          */
 444         apic_eoi();
 445 }
 446
 447 static inline unsigned default_get_apic_id(unsigned long x)
 448 {
 449         unsigned int ver = GET_APIC_VERSION(apic_read(APIC_LVR));
 450
 451         if (APIC_XAPIC(ver) || boot_cpu_has(X86_FEATURE_EXTD_APICID))
 452                 return (x >> 24) & 0xFF;
 453         else
 454                 return (x >> 24) & 0x0F;
 455 }
 456
 457 /*
 458  * Warm reset vector position:
 459  */
 460 #define TRAMPOLINE_PHYS_LOW             0x467
 461 #define TRAMPOLINE_PHYS_HIGH            0x469
 462
 463 #ifdef CONFIG_X86_64
 464 extern void apic_send_IPI_self(int vector);
 465
 466 DECLARE_PER_CPU(int, x2apic_extra_bits);
 467
 468 extern int default_cpu_present_to_apicid(int mps_cpu);
 469 extern int default_check_phys_apicid_present(int phys_apicid);
 470 #endif
 471
 472 extern void generic_bigsmp_probe(void);
 473
 474
 475 #ifdef CONFIG_X86_LOCAL_APIC
 476
 477 #include <asm/smp.h>
 478
 479 #define APIC_DFR_VALUE  (APIC_DFR_FLAT)
 480
 481 static inline const struct cpumask *default_target_cpus(void)
 482 {
 483 #ifdef CONFIG_SMP
 484         return cpu_online_mask;
 485 #else
 486         return cpumask_of(0);
 487 #endif
 488 }
 489
 490 static inline const struct cpumask *online_target_cpus(void)
 491 {
 492         return cpu_online_mask;
 493 }
 494
 495 DECLARE_EARLY_PER_CPU_READ_MOSTLY(u16, x86_bios_cpu_apicid);
 496
 497
 498 static inline unsigned int read_apic_id(void)
 499 {
 500         unsigned int reg;
 501
 502         reg = apic_read(APIC_ID);
 503
 504         return apic->get_apic_id(reg);
 505 }
 506
 507 static inline int default_apic_id_valid(int apicid)
 508 {
 509         return (apicid < 255);
 510 }
 511
 512 extern int default_acpi_madt_oem_check(char *, char *);
 513
 514 extern void default_setup_apic_routing(void);
 515
 516 extern struct apic apic_noop;
 517
 518 #ifdef CONFIG_X86_32
 519
 520 static inline int noop_x86_32_early_logical_apicid(int cpu)
 521 {
 522         return BAD_APICID;
 523 }
 524
 525 /*
 526  * Set up the logical destination ID.
 527  *
 528  * Intel recommends to set DFR, LDR and TPR before enabling
 529  * an APIC.  See e.g. "AP-388 82489DX User's Manual" (Intel
 530  * document number 292116).  So here it goes...
 531  */
 532 extern void default_init_apic_ldr(void);
 533
 534 static inline int default_apic_id_registered(void)
 535 {
 536         return physid_isset(read_apic_id(), phys_cpu_present_map);
 537 }
 538
 539 static inline int default_phys_pkg_id(int cpuid_apic, int index_msb)
 540 {
 541         return cpuid_apic >> index_msb;
 542 }
 543
 544 #endif
 545
 546 extern int flat_cpu_mask_to_apicid(const struct cpumask *cpumask,
 547                                    struct irq_data *irqdata,
 548                                    unsigned int *apicid);
 549 extern int default_cpu_mask_to_apicid(const struct cpumask *cpumask,
 550                                       struct irq_data *irqdata,
 551                                       unsigned int *apicid);
 552
 553 static inline void
 554 flat_vector_allocation_domain(int cpu, struct cpumask *retmask,
 555                               const struct cpumask *mask)
 556 {
 557         /* Careful. Some cpus do not strictly honor the set of cpus
 558          * specified in the interrupt destination when using lowest
 559          * priority interrupt delivery mode.
 560          *
 561          * In particular there was a hyperthreading cpu observed to
 562          * deliver interrupts to the wrong hyperthread when only one
 563          * hyperthread was specified in the interrupt desitination.
 564          */
 565         cpumask_clear(retmask);
 566         cpumask_bits(retmask)[0] = APIC_ALL_CPUS;
 567 }
 568
 569 static inline void
 570 default_vector_allocation_domain(int cpu, struct cpumask *retmask,
 571                                  const struct cpumask *mask)
 572 {
 573         cpumask_copy(retmask, cpumask_of(cpu));
 574 }
 575
 576 static inline unsigned long default_check_apicid_used(physid_mask_t *map, int apicid)
 577 {
 578         return physid_isset(apicid, *map);
 579 }
 580
 581 static inline void default_ioapic_phys_id_map(physid_mask_t *phys_map, physid_mask_t *retmap)
 582 {
 583         *retmap = *phys_map;
 584 }
 585
 586 static inline int __default_cpu_present_to_apicid(int mps_cpu)
 587 {
 588         if (mps_cpu < nr_cpu_ids && cpu_present(mps_cpu))
 589                 return (int)per_cpu(x86_bios_cpu_apicid, mps_cpu);
 590         else
 591                 return BAD_APICID;
 592 }
 593
 594 static inline int
 595 __default_check_phys_apicid_present(int phys_apicid)
 596 {
 597         return physid_isset(phys_apicid, phys_cpu_present_map);
 598 }
 599
 600 #ifdef CONFIG_X86_32
 601 static inline int default_cpu_present_to_apicid(int mps_cpu)
 602 {
 603         return __default_cpu_present_to_apicid(mps_cpu);
 604 }
 605
 606 static inline int
 607 default_check_phys_apicid_present(int phys_apicid)
 608 {
 609         return __default_check_phys_apicid_present(phys_apicid);
 610 }
 611 #else
 612 extern int default_cpu_present_to_apicid(int mps_cpu);
 613 extern int default_check_phys_apicid_present(int phys_apicid);
 614 #endif
 615
 616 #endif /* CONFIG_X86_LOCAL_APIC */
 617
 618 #ifdef CONFIG_SMP
 619 bool apic_id_is_primary_thread(unsigned int id);
 620 #else
 621 static inline bool apic_id_is_primary_thread(unsigned int id) { return false; }
 622 #endif
 623
 624 extern void irq_enter(void);
 625 extern void irq_exit(void);
 626
 627 static inline void entering_irq(void)
 628 {
 629         irq_enter();
 630         kvm_set_cpu_l1tf_flush_l1d();
 631 }
 632
 633 static inline void entering_ack_irq(void)
 634 {
 635         entering_irq();
 636         ack_APIC_irq();
 637 }
 638
 639 static inline void ipi_entering_ack_irq(void)
 640 {
 641         irq_enter();
 642         ack_APIC_irq();
 643         kvm_set_cpu_l1tf_flush_l1d();
 644 }
 645
 646 static inline void exiting_irq(void)
 647 {
 648         irq_exit();
 649 }
 650
 651 static inline void exiting_ack_irq(void)
 652 {
 653         ack_APIC_irq();
 654         irq_exit();
 655 }
 656
 657 extern void ioapic_zap_locks(void);
 658
 659 #endif /* _ASM_X86_APIC_H */