Merge tag 'xilinx-for-v2020.04-rc4' of https://gitlab.denx.de/u-boot/custodians/u...
authorTom Rini <trini@konsulko.com>
Mon, 2 Mar 2020 14:20:12 +0000 (09:20 -0500)
committerTom Rini <trini@konsulko.com>
Mon, 2 Mar 2020 14:20:12 +0000 (09:20 -0500)
commitbd7bb38699412bf95449bf9f23aa625c0436eae6
tree4e30bec98504a3923d40df2594b48c173032e192
parent5045289820835ce0baf5d7cea86f9fdc6170d189
parent25974079750c5fbf920a226a26d8cb9b1aff2544
Merge tag 'xilinx-for-v2020.04-rc4' of https://gitlab.denx.de/u-boot/custodians/u-boot-microblaze

Xilinx fixes for v2020.04-rc4

- Fix link good bit handling in dp83867
- Rename generic Zynq defconfig
- Fix zybo z7 low leve setup
- Fix error path in zynq_gem driver and fix 64bit usage
- Fix invalid clock name quieries for Versal
- Fix zynq/zynqmp SPL low level configuration via DT selection