arch/arm/mach-socfpga/spl_agilex.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Copyright (C) 2019 Intel Corporation <www.intel.com>
   4  *
   5  */
   6
   7 #include <init.h>
   8 #include <log.h>
   9 #include <asm/io.h>
  10 #include <asm/u-boot.h>
  11 #include <asm/utils.h>
  12 #include <common.h>
  13 #include <hang.h>
  14 #include <image.h>
  15 #include <spl.h>
  16 #include <asm/arch/clock_manager.h>
  17 #include <asm/arch/firewall.h>
  18 #include <asm/arch/mailbox_s10.h>
  19 #include <asm/arch/misc.h>
  20 #include <asm/arch/reset_manager.h>
  21 #include <asm/arch/system_manager.h>
  22 #include <watchdog.h>
  23 #include <dm/uclass.h>
  24
  25 DECLARE_GLOBAL_DATA_PTR;
  26
  27 u32 spl_boot_device(void)
  28 {
  29         return BOOT_DEVICE_MMC1;
  30 }
  31
  32 #ifdef CONFIG_SPL_MMC_SUPPORT
  33 u32 spl_mmc_boot_mode(const u32 boot_device)
  34 {
  35 #if defined(CONFIG_SPL_FS_FAT) || defined(CONFIG_SPL_FS_EXT4)
  36         return MMCSD_MODE_FS;
  37 #else
  38         return MMCSD_MODE_RAW;
  39 #endif
  40 }
  41 #endif
  42
  43 void board_init_f(ulong dummy)
  44 {
  45         int ret;
  46         struct udevice *dev;
  47
  48         ret = spl_early_init();
  49         if (ret)
  50                 hang();
  51
  52         socfpga_get_managers_addr();
  53
  54 #ifdef CONFIG_HW_WATCHDOG
  55         /* Ensure watchdog is paused when debugging is happening */
  56         writel(SYSMGR_WDDBG_PAUSE_ALL_CPU,
  57                socfpga_get_sysmgr_addr() + SYSMGR_SOC64_WDDBG);
  58
  59         /* Enable watchdog before initializing the HW */
  60         socfpga_per_reset(SOCFPGA_RESET(L4WD0), 1);
  61         socfpga_per_reset(SOCFPGA_RESET(L4WD0), 0);
  62         hw_watchdog_init();
  63 #endif
  64
  65         /* ensure all processors are not released prior Linux boot */
  66         writeq(0, CPU_RELEASE_ADDR);
  67
  68         timer_init();
  69
  70         sysmgr_pinmux_init();
  71
  72         ret = uclass_get_device(UCLASS_CLK, 0, &dev);
  73         if (ret) {
  74                 debug("Clock init failed: %d\n", ret);
  75                 hang();
  76         }
  77
  78         preloader_console_init();
  79         cm_print_clock_quick_summary();
  80
  81         firewall_setup();
  82         ret = uclass_get_device(UCLASS_CACHE, 0, &dev);
  83         if (ret) {
  84                 debug("CCU init failed: %d\n", ret);
  85                 hang();
  86         }
  87
  88 #if CONFIG_IS_ENABLED(ALTERA_SDRAM)
  89         ret = uclass_get_device(UCLASS_RAM, 0, &dev);
  90         if (ret) {
  91                 debug("DRAM init failed: %d\n", ret);
  92                 hang();
  93         }
  94 #endif
  95
  96         mbox_init();
  97
  98 #ifdef CONFIG_CADENCE_QSPI
  99         mbox_qspi_open();
 100 #endif
 101 }