arch/arm/mach-at91/arm920t/timer.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2002
   4  * Lineo, Inc. <www.lineo.com>
   5  * Bernhard Kuhn <bkuhn@lineo.com>
   6  *
   7  * (C) Copyright 2002
   8  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   9  * Marius Groeger <mgroeger@sysgo.de>
  10  *
  11  * (C) Copyright 2002
  12  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  13  * Alex Zuepke <azu@sysgo.de>
  14  */
  15
  16 #include <common.h>
  17 #include <init.h>
  18 #include <time.h>
  19 #include <linux/delay.h>
  20
  21 #include <asm/io.h>
  22 #include <asm/arch/hardware.h>
  23 #include <asm/arch/at91_tc.h>
  24 #include <asm/arch/clk.h>
  25
  26 DECLARE_GLOBAL_DATA_PTR;
  27
  28 /* the number of clocks per CONFIG_SYS_HZ */
  29 #define TIMER_LOAD_VAL (CONFIG_SYS_HZ_CLOCK/CONFIG_SYS_HZ)
  30
  31 int timer_init(void)
  32 {
  33         at91_tc_t *tc = (at91_tc_t *) ATMEL_BASE_TC;
  34
  35         at91_periph_clk_enable(ATMEL_ID_TC0);
  36
  37         writel(0, &tc->bcr);
  38         writel(AT91_TC_BMR_TC0XC0S_NONE | AT91_TC_BMR_TC1XC1S_NONE |
  39                 AT91_TC_BMR_TC2XC2S_NONE , &tc->bmr);
  40
  41         writel(AT91_TC_CCR_CLKDIS, &tc->tc[0].ccr);
  42         /* set to MCLK/2 and restart the timer
  43         when the value in TC_RC is reached */
  44         writel(AT91_TC_CMR_TCCLKS_CLOCK1 | AT91_TC_CMR_CPCTRG, &tc->tc[0].cmr);
  45
  46         writel(0xFFFFFFFF, &tc->tc[0].idr); /* disable interrupts */
  47         writel(TIMER_LOAD_VAL, &tc->tc[0].rc);
  48
  49         writel(AT91_TC_CCR_SWTRG | AT91_TC_CCR_CLKEN, &tc->tc[0].ccr);
  50         gd->arch.lastinc = 0;
  51         gd->arch.tbl = 0;
  52
  53         return 0;
  54 }
  55
  56 /*
  57  * timer without interrupts
  58  */
  59 ulong get_timer_raw(void)
  60 {
  61         at91_tc_t *tc = (at91_tc_t *) ATMEL_BASE_TC;
  62         u32 now;
  63
  64         now = readl(&tc->tc[0].cv) & 0x0000ffff;
  65
  66         if (now >= gd->arch.lastinc) {
  67                 /* normal mode */
  68                 gd->arch.tbl += now - gd->arch.lastinc;
  69         } else {
  70                 /* we have an overflow ... */
  71                 gd->arch.tbl += now + TIMER_LOAD_VAL - gd->arch.lastinc;
  72         }
  73         gd->arch.lastinc = now;
  74
  75         return gd->arch.tbl;
  76 }
  77
  78 static ulong get_timer_masked(void)
  79 {
  80         return get_timer_raw()/TIMER_LOAD_VAL;
  81 }
  82
  83 ulong get_timer(ulong base)
  84 {
  85         return get_timer_masked() - base;
  86 }
  87
  88 void __udelay(unsigned long usec)
  89 {
  90         u32 tmo;
  91         u32 endtime;
  92         signed long diff;
  93
  94         tmo = CONFIG_SYS_HZ_CLOCK / 1000;
  95         tmo *= usec;
  96         tmo /= 1000;
  97
  98         endtime = get_timer_raw() + tmo;
  99
 100         do {
 101                 u32 now = get_timer_raw();
 102                 diff = endtime - now;
 103         } while (diff >= 0);
 104 }
 105
 106 /*
 107  * This function is derived from PowerPC code (read timebase as long long).
 108  * On ARM it just returns the timer value.
 109  */
 110 unsigned long long get_ticks(void)
 111 {
 112         return get_timer(0);
 113 }
 114
 115 /*
 116  * This function is derived from PowerPC code (timebase clock frequency).
 117  * On ARM it returns the number of timer ticks per second.
 118  */
 119 ulong get_tbclk(void)
 120 {
 121         return CONFIG_SYS_HZ;
 122 }