arch/arm/include/asm/mach-imx/sys_proto.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * (C) Copyright 2009
   4  * Stefano Babic, DENX Software Engineering, sbabic@denx.de.
   5  */
   6
   7 #ifndef _SYS_PROTO_H_
   8 #define _SYS_PROTO_H_
   9
  10 #include <asm/io.h>
  11 #include <asm/mach-imx/regs-common.h>
  12 #include <asm/mach-imx/module_fuse.h>
  13 #include <linux/bitops.h>
  14 #include "../arch-imx/cpu.h"
  15
  16 struct bd_info;
  17
  18 #define soc_rev() (get_cpu_rev() & 0xFF)
  19 #define is_soc_rev(rev) (soc_rev() == rev)
  20
  21 /* returns MXC_CPU_ value */
  22 #define cpu_type(rev) (((rev) >> 12) & 0x1ff)
  23 #define soc_type(rev) (((rev) >> 12) & 0xf0)
  24 /* both macros return/take MXC_CPU_ constants */
  25 #define get_cpu_type() (cpu_type(get_cpu_rev()))
  26 #define get_soc_type() (soc_type(get_cpu_rev()))
  27 #define is_cpu_type(cpu) (get_cpu_type() == cpu)
  28 #define is_soc_type(soc) (get_soc_type() == soc)
  29
  30 #define is_mx6() (is_soc_type(MXC_SOC_MX6))
  31 #define is_mx7() (is_soc_type(MXC_SOC_MX7))
  32 #define is_imx8m() (is_soc_type(MXC_SOC_IMX8M))
  33 #define is_imx8() (is_soc_type(MXC_SOC_IMX8))
  34
  35 #define is_mx6dqp() (is_cpu_type(MXC_CPU_MX6QP) || is_cpu_type(MXC_CPU_MX6DP))
  36 #define is_mx6dq() (is_cpu_type(MXC_CPU_MX6Q) || is_cpu_type(MXC_CPU_MX6D))
  37 #define is_mx6sdl() (is_cpu_type(MXC_CPU_MX6SOLO) || is_cpu_type(MXC_CPU_MX6DL))
  38 #define is_mx6dl() (is_cpu_type(MXC_CPU_MX6DL))
  39 #define is_mx6sx() (is_cpu_type(MXC_CPU_MX6SX))
  40 #define is_mx6sl() (is_cpu_type(MXC_CPU_MX6SL))
  41 #define is_mx6solo() (is_cpu_type(MXC_CPU_MX6SOLO))
  42 #define is_mx6ul() (is_cpu_type(MXC_CPU_MX6UL))
  43 #define is_mx6ull() (is_cpu_type(MXC_CPU_MX6ULL) || is_cpu_type(MXC_CPU_MX6ULZ))
  44 #define is_mx6ulz() (is_cpu_type(MXC_CPU_MX6ULZ))
  45 #define is_mx6sll() (is_cpu_type(MXC_CPU_MX6SLL))
  46
  47 #define is_mx7ulp() (is_cpu_type(MXC_CPU_MX7ULP))
  48
  49 #define is_imx8mq() (is_cpu_type(MXC_CPU_IMX8MQ) || is_cpu_type(MXC_CPU_IMX8MD) || is_cpu_type(MXC_CPU_IMX8MQL))
  50 #define is_imx8md() (is_cpu_type(MXC_CPU_IMX8MD))
  51 #define is_imx8mql() (is_cpu_type(MXC_CPU_IMX8MQL))
  52 #define is_imx8qm() (is_cpu_type(MXC_CPU_IMX8QM))
  53 #define is_imx8mm() (is_cpu_type(MXC_CPU_IMX8MM) || is_cpu_type(MXC_CPU_IMX8MML) ||\
  54         is_cpu_type(MXC_CPU_IMX8MMD) || is_cpu_type(MXC_CPU_IMX8MMDL) || \
  55         is_cpu_type(MXC_CPU_IMX8MMS) || is_cpu_type(MXC_CPU_IMX8MMSL))
  56 #define is_imx8mml() (is_cpu_type(MXC_CPU_IMX8MML))
  57 #define is_imx8mmd() (is_cpu_type(MXC_CPU_IMX8MMD))
  58 #define is_imx8mmdl() (is_cpu_type(MXC_CPU_IMX8MMDL))
  59 #define is_imx8mms() (is_cpu_type(MXC_CPU_IMX8MMS))
  60 #define is_imx8mmsl() (is_cpu_type(MXC_CPU_IMX8MMSL))
  61 #define is_imx8mn() (is_cpu_type(MXC_CPU_IMX8MN) || is_cpu_type(MXC_CPU_IMX8MND) || \
  62         is_cpu_type(MXC_CPU_IMX8MNS) || is_cpu_type(MXC_CPU_IMX8MNL) || \
  63         is_cpu_type(MXC_CPU_IMX8MNDL) || is_cpu_type(MXC_CPU_IMX8MNSL))
  64 #define is_imx8mnd() (is_cpu_type(MXC_CPU_IMX8MND))
  65 #define is_imx8mns() (is_cpu_type(MXC_CPU_IMX8MNS))
  66 #define is_imx8mnl() (is_cpu_type(MXC_CPU_IMX8MNL))
  67 #define is_imx8mndl() (is_cpu_type(MXC_CPU_IMX8MNDL))
  68 #define is_imx8mnsl() (is_cpu_type(MXC_CPU_IMX8MNSL))
  69 #define is_imx8mp() (is_cpu_type(MXC_CPU_IMX8MP))
  70
  71 #define is_imx8qxp() (is_cpu_type(MXC_CPU_IMX8QXP))
  72
  73 #ifdef CONFIG_MX6
  74 #define IMX6_SRC_GPR10_BMODE            BIT(28)
  75
  76 #define IMX6_BMODE_MASK                 GENMASK(7, 0)
  77 #define IMX6_BMODE_SHIFT                4
  78 #define IMX6_BMODE_EMI_MASK             BIT(3)
  79 #define IMX6_BMODE_EMI_SHIFT            3
  80 #define IMX6_BMODE_SERIAL_ROM_MASK      GENMASK(26, 24)
  81 #define IMX6_BMODE_SERIAL_ROM_SHIFT     24
  82
  83 enum imx6_bmode_serial_rom {
  84         IMX6_BMODE_ECSPI1,
  85         IMX6_BMODE_ECSPI2,
  86         IMX6_BMODE_ECSPI3,
  87         IMX6_BMODE_ECSPI4,
  88         IMX6_BMODE_ECSPI5,
  89         IMX6_BMODE_I2C1,
  90         IMX6_BMODE_I2C2,
  91         IMX6_BMODE_I2C3,
  92 };
  93
  94 enum imx6_bmode_emi {
  95         IMX6_BMODE_NOR,
  96         IMX6_BMODE_ONENAND,
  97 };
  98
  99 enum imx6_bmode {
 100         IMX6_BMODE_EMI,
 101 #if defined(CONFIG_MX6UL) || defined(CONFIG_MX6ULL)
 102         IMX6_BMODE_QSPI,
 103         IMX6_BMODE_RESERVED,
 104 #else
 105         IMX6_BMODE_RESERVED,
 106         IMX6_BMODE_SATA,
 107 #endif
 108         IMX6_BMODE_SERIAL_ROM,
 109         IMX6_BMODE_SD,
 110         IMX6_BMODE_ESD,
 111         IMX6_BMODE_MMC,
 112         IMX6_BMODE_EMMC,
 113         IMX6_BMODE_NAND_MIN,
 114         IMX6_BMODE_NAND_MAX = 0xf,
 115 };
 116
 117 u32 imx6_src_get_boot_mode(void);
 118 void gpr_init(void);
 119
 120 #endif /* CONFIG_MX6 */
 121
 122 /* address translation table */
 123 struct rproc_att {
 124         u32 da; /* device address (From Cortex M4 view) */
 125         u32 sa; /* system bus address */
 126         u32 size; /* size of reg range */
 127 };
 128
 129 #ifdef CONFIG_IMX8M
 130 struct rom_api {
 131         u16 ver;
 132         u16 tag;
 133         u32 reserved1;
 134         u32 (*download_image)(u8 *dest, u32 offset, u32 size,  u32 xor);
 135         u32 (*query_boot_infor)(u32 info_type, u32 *info, u32 xor);
 136 };
 137
 138 enum boot_dev_type_e {
 139         BT_DEV_TYPE_SD = 1,
 140         BT_DEV_TYPE_MMC = 2,
 141         BT_DEV_TYPE_NAND = 3,
 142         BT_DEV_TYPE_FLEXSPINOR = 4,
 143
 144         BT_DEV_TYPE_USB = 0xE,
 145         BT_DEV_TYPE_MEM_DEV = 0xF,
 146
 147         BT_DEV_TYPE_INVALID = 0xFF
 148 };
 149
 150 #define QUERY_ROM_VER           1
 151 #define QUERY_BT_DEV            2
 152 #define QUERY_PAGE_SZ           3
 153 #define QUERY_IVT_OFF           4
 154 #define QUERY_BT_STAGE          5
 155 #define QUERY_IMG_OFF           6
 156
 157 #define ROM_API_OKAY            0xF0
 158
 159 extern struct rom_api *g_rom_api;
 160 #endif
 161
 162 u32 get_nr_cpus(void);
 163 u32 get_cpu_rev(void);
 164 u32 get_cpu_speed_grade_hz(void);
 165 u32 get_cpu_temp_grade(int *minc, int *maxc);
 166 const char *get_imx_type(u32 imxtype);
 167 u32 imx_ddr_size(void);
 168 void sdelay(unsigned long);
 169 void set_chipselect_size(int const);
 170
 171 void init_aips(void);
 172 void init_src(void);
 173 void init_snvs(void);
 174 void imx_wdog_disable_powerdown(void);
 175
 176 int arch_auxiliary_core_check_up(u32 core_id);
 177
 178 int board_mmc_get_env_dev(int devno);
 179
 180 int nxp_board_rev(void);
 181 char nxp_board_rev_string(void);
 182
 183 /*
 184  * Initializes on-chip ethernet controllers.
 185  * to override, implement board_eth_init()
 186  */
 187 int fecmxc_initialize(struct bd_info *bis);
 188 u32 get_ahb_clk(void);
 189 u32 get_periph_clk(void);
 190
 191 void lcdif_power_down(void);
 192
 193 int mxs_reset_block(struct mxs_register_32 *reg);
 194 int mxs_wait_mask_set(struct mxs_register_32 *reg, u32 mask, u32 timeout);
 195 int mxs_wait_mask_clr(struct mxs_register_32 *reg, u32 mask, u32 timeout);
 196
 197 unsigned long call_imx_sip(unsigned long id, unsigned long reg0,
 198                            unsigned long reg1, unsigned long reg2,
 199                            unsigned long reg3);
 200 unsigned long call_imx_sip_ret2(unsigned long id, unsigned long reg0,
 201                                 unsigned long *reg1, unsigned long reg2,
 202                                 unsigned long reg3);
 203
 204 void imx_get_mac_from_fuse(int dev_id, unsigned char *mac);
 205 #endif