ARCv2: SLC: Make sure busy bit is set properly on SLC flushing
authorAlexey Brodkin <abrodkin@synopsys.com>
Wed, 5 Apr 2017 14:50:09 +0000 (17:50 +0300)
committerAlexey Brodkin <abrodkin@synopsys.com>
Tue, 11 Apr 2017 14:54:31 +0000 (17:54 +0300)
commit40a808f173008729a0c631ab84693b6a2b0dcfc9
treefb155b0055b7e2fefd21aaec397ef251f48fdc71
parent9963890b8be1d208035945abc5ba9f77637b6542
ARCv2: SLC: Make sure busy bit is set properly on SLC flushing

As reported in STAR 9001165532, an SLC control reg read (for checking
busy state) right after SLC invalidate command may incorrectly return
NOT busy causing software to NOT spin-wait while operation is underway.
(and for some reason this only happens if L1 cache is also disabled - as
required by IOC programming model)

Suggested workaround is to do an additional Control Reg read, which
ensures the 2nd read gets the right status.

Same fix made in Linux kernel:
https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/commit/?id=c70c473396cbdec1168a6eff60e13029c0916854

Signed-off-by: Alexey Brodkin <abrodkin@synopsys.com>
arch/arc/lib/cache.c