ARM1136: MX35: Make asm routines volatile in cache ops
authorStefano Babic <sbabic@denx.de>
Mon, 9 Apr 2012 11:33:04 +0000 (13:33 +0200)
committerAlbert ARIBAUD <albert.u.boot@aribaud.net>
Mon, 16 Apr 2012 12:53:59 +0000 (14:53 +0200)
As well as pushed for ARM926EJS, we certainly don't want
the compiler to reorganise the code for dcache flushing
Fix checkpatch warnings as well.

Signed-off-by: Stefano Babic <sbabic@denx.de>
CC: Marek Vasut <marex@denx.de>
CC: Albert Aribaud <albert.u.boot@aribaud.net>
arch/arm/cpu/arm1136/cpu.c

index f2e30b51985f2e2f1272d7115434f52f65abd509..f72bab6693cdaba3f4126ddedfa29e3d11339569 100644 (file)
@@ -70,10 +70,12 @@ int cleanup_before_linux (void)
 static void cache_flush(void)
 {
        unsigned long i = 0;
-
-       asm ("mcr p15, 0, %0, c7, c10, 0": :"r" (i)); /* clean entire data cache */
-       asm ("mcr p15, 0, %0, c7, c7, 0": :"r" (i));  /* invalidate both caches and flush btb */
-       asm ("mcr p15, 0, %0, c7, c10, 4": :"r" (i)); /* mem barrier to sync things */
+       /* clean entire data cache */
+       asm volatile("mcr p15, 0, %0, c7, c10, 0" : : "r" (i));
+       /* invalidate both caches and flush btb */
+       asm volatile("mcr p15, 0, %0, c7, c7, 0" : : "r" (i));
+       /* mem barrier to sync things */
+       asm volatile("mcr p15, 0, %0, c7, c10, 4" : : "r" (i));
 }
 
 #ifndef CONFIG_SYS_DCACHE_OFF
@@ -84,13 +86,13 @@ static void cache_flush(void)
 
 void invalidate_dcache_all(void)
 {
-       asm ("mcr p15, 0, %0, c7, c6, 0" : : "r" (0));
+       asm volatile("mcr p15, 0, %0, c7, c6, 0" : : "r" (0));
 }
 
 void flush_dcache_all(void)
 {
-       asm ("mcr p15, 0, %0, c7, c10, 0" : : "r" (0));
-       asm ("mcr p15, 0, %0, c7, c10, 4" : : "r" (0));
+       asm volatile("mcr p15, 0, %0, c7, c10, 0" : : "r" (0));
+       asm volatile("mcr p15, 0, %0, c7, c10, 4" : : "r" (0));
 }
 
 static inline int bad_cache_range(unsigned long start, unsigned long stop)
@@ -116,7 +118,7 @@ void invalidate_dcache_range(unsigned long start, unsigned long stop)
                return;
 
        while (start < stop) {
-               asm ("mcr p15, 0, %0, c7, c6, 1" : : "r" (start));
+               asm volatile("mcr p15, 0, %0, c7, c6, 1" : : "r" (start));
                start += CONFIG_SYS_CACHELINE_SIZE;
        }
 }
@@ -127,11 +129,11 @@ void flush_dcache_range(unsigned long start, unsigned long stop)
                return;
 
        while (start < stop) {
-               asm ("mcr p15, 0, %0, c7, c14, 1" : : "r" (start));
+               asm volatile("mcr p15, 0, %0, c7, c14, 1" : : "r" (start));
                start += CONFIG_SYS_CACHELINE_SIZE;
        }
 
-       asm ("mcr p15, 0, %0, c7, c10, 4" : : "r" (0));
+       asm volatile("mcr p15, 0, %0, c7, c10, 4" : : "r" (0));
 }
 
 void flush_cache(unsigned long start, unsigned long size)