board/freescale: Update ddr clk_adjust
authorShengzhou Liu <Shengzhou.Liu@nxp.com>
Wed, 4 May 2016 02:20:22 +0000 (10:20 +0800)
committerYork Sun <york.sun@nxp.com>
Fri, 3 Jun 2016 21:06:57 +0000 (14:06 -0700)
This patch updates clk_adjust to actual value for boards with
T-series and LS-series SoCs to match the setting of clk_adjust
in latest ddr driver.

Signed-off-by: Shengzhou Liu <Shengzhou.Liu@nxp.com>
Reviewed-by: York Sun <york.sun@nxp.com>
13 files changed:
board/freescale/ls1021aqds/ddr.h
board/freescale/ls1043aqds/ddr.h
board/freescale/ls1043ardb/ddr.h
board/freescale/ls2080aqds/ddr.h
board/freescale/ls2080ardb/ddr.h
board/freescale/t102xqds/ddr.c
board/freescale/t102xrdb/ddr.c
board/freescale/t1040qds/ddr.h
board/freescale/t104xrdb/ddr.h
board/freescale/t208xqds/ddr.h
board/freescale/t208xrdb/ddr.h
board/freescale/t4qds/ddr.h
board/freescale/t4rdb/ddr.h

index f819c99dbaaaba313ab3bd21540d33f8219c4b4b..b39b561dc1ac22218e188fcd8678475141d8e386 100644 (file)
@@ -31,21 +31,21 @@ static const struct board_specific_parameters udimm0[] = {
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
         */
 #ifdef CONFIG_SYS_FSL_DDR4
-       {2,  1666, 0, 4,     7, 0x0808090B, 0x0C0D0E0A,},
-       {2,  1900, 0, 4,     6, 0x08080A0C, 0x0D0E0F0A,},
-       {1,  1666, 0, 4,     8, 0x090A0B0B, 0x0C0D0E0C,},
-       {1,  1900, 0, 4,     9, 0x0A0B0C0B, 0x0D0E0F0D,},
-       {1,  2200, 0, 4,    10, 0x0B0C0D0C, 0x0E0F110E,},
+       {2,  1666, 0, 8,     7, 0x0808090B, 0x0C0D0E0A,},
+       {2,  1900, 0, 8,     6, 0x08080A0C, 0x0D0E0F0A,},
+       {1,  1666, 0, 8,     8, 0x090A0B0B, 0x0C0D0E0C,},
+       {1,  1900, 0, 8,     9, 0x0A0B0C0B, 0x0D0E0F0D,},
+       {1,  2200, 0, 8,    10, 0x0B0C0D0C, 0x0E0F110E,},
 #elif defined(CONFIG_SYS_FSL_DDR3)
-       {1,  833,  1, 6,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
-       {1,  1350, 1, 6,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
-       {1,  833,  2, 6,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
-       {1,  1350, 2, 6,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
-       {2,  833,  4, 6,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
-       {2,  1350, 4, 6,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
-       {2,  1350, 0, 6,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
-       {2,  1666, 4, 4,   0xa, 0x0B08090C, 0x0B0E0D0A,   0x1f,    2,  0},
-       {2,  1666, 0, 4,   0xa, 0x0B08090C, 0x0B0E0D0A,   0x1f,    2,  0},
+       {1,  833,  1, 12,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
+       {1,  1350, 1, 12,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
+       {1,  833,  2, 12,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
+       {1,  1350, 2, 12,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
+       {2,  833,  4, 12,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
+       {2,  1350, 4, 12,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
+       {2,  1350, 0, 12,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
+       {2,  1666, 4, 8,    0xa, 0x0B08090C, 0x0B0E0D0A,   0x1f,    2,  0},
+       {2,  1666, 0, 8,    0xa, 0x0B08090C, 0x0B0E0D0A,   0x1f,    2,  0},
 #else
 #error DDR type not defined
 #endif
index d3f40822b7c5a0adce8f7c7d7eac01bd012bbbe9..ad709ba216b9565fd8c7ded1b30cfd84676f9514 100644 (file)
@@ -34,21 +34,21 @@ static const struct board_specific_parameters udimm0[] = {
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
         */
 #ifdef CONFIG_SYS_FSL_DDR4
-       {2,  1666, 0, 4,     7, 0x0808090B, 0x0C0D0E0A,},
-       {2,  1900, 0, 4,     6, 0x08080A0C, 0x0D0E0F0A,},
-       {1,  1666, 0, 4,     6, 0x0708090B, 0x0C0D0E0A,},
-       {1,  1900, 0, 4,     9, 0x0A0B0C0B, 0x0D0E0F0D,},
-       {1,  2200, 0, 4,    10, 0x0B0C0D0C, 0x0E0F110E,},
+       {2,  1666, 0,  8,     7, 0x0808090B, 0x0C0D0E0A,},
+       {2,  1900, 0,  8,     6, 0x08080A0C, 0x0D0E0F0A,},
+       {1,  1666, 0,  8,     6, 0x0708090B, 0x0C0D0E0A,},
+       {1,  1900, 0,  8,     9, 0x0A0B0C0B, 0x0D0E0F0D,},
+       {1,  2200, 0,  8,    10, 0x0B0C0D0C, 0x0E0F110E,},
 #elif defined(CONFIG_SYS_FSL_DDR3)
-       {1,  833,  1, 6,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
-       {1,  1350, 1, 6,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
-       {1,  833,  2, 6,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
-       {1,  1350, 2, 6,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
-       {2,  833,  4, 6,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
-       {2,  1350, 4, 6,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
-       {2,  1350, 0, 6,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
-       {2,  1666, 4, 4,   0xa, 0x0B08090C, 0x0B0E0D0A,   0x1f,    2,  0},
-       {2,  1666, 0, 4,   0xa, 0x0B08090C, 0x0B0E0D0A,   0x1f,    2,  0},
+       {1,  833,  1, 12,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
+       {1,  1350, 1, 12,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
+       {1,  833,  2, 12,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
+       {1,  1350, 2, 12,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
+       {2,  833,  4, 12,     8, 0x06060607, 0x08080807,   0x1f,    2,  0},
+       {2,  1350, 4, 12,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
+       {2,  1350, 0, 12,     8, 0x0708080A, 0x0A0B0C09,   0x1f,    2,  0},
+       {2,  1666, 4,  8,   0xa, 0x0B08090C, 0x0B0E0D0A,   0x1f,    2,  0},
+       {2,  1666, 0,  8,   0xa, 0x0B08090C, 0x0B0E0D0A,   0x1f,    2,  0},
 #else
 #error DDR type not defined
 #endif
index 8ca166b3ac93479b27d90e37dccd4d4b86fe8619..a77ddf3d240ed342e767280eeccc5e73fcf9db9b 100644 (file)
@@ -34,9 +34,9 @@ static const struct board_specific_parameters udimm0[] = {
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
         */
 #ifdef CONFIG_SYS_FSL_DDR4
-       {1,  1666, 0, 6,     7, 0x07090800, 0x00000000,},
-       {1,  1900, 0, 6,     7, 0x07090800, 0x00000000,},
-       {1,  2200, 0, 6,     7, 0x07090800, 0x00000000,},
+       {1,  1666, 0, 12,     7, 0x07090800, 0x00000000,},
+       {1,  1900, 0, 12,     7, 0x07090800, 0x00000000,},
+       {1,  2200, 0, 12,     7, 0x07090800, 0x00000000,},
 #endif
        {}
 };
index b76ea61ba0b5e7672a707cc74f35afd9204bfb2e..eba62c33b209968804d0e46838ca193f8503e218 100644 (file)
@@ -28,10 +28,10 @@ static const struct board_specific_parameters udimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 0, 4,     6, 0x0708090B, 0x0C0D0E09,},
-       {2,  1666, 0, 4,     7, 0x08090A0C, 0x0D0F100B,},
-       {2,  1900, 0, 4,     7, 0x09090B0D, 0x0E10120B,},
-       {2,  2300, 0, 4,     8, 0x090A0C0F, 0x1012130C,},
+       {2,  1350, 0, 8,     6, 0x0708090B, 0x0C0D0E09,},
+       {2,  1666, 0, 8,     7, 0x08090A0C, 0x0D0F100B,},
+       {2,  1900, 0, 8,     7, 0x09090B0D, 0x0E10120B,},
+       {2,  2300, 0, 8,     8, 0x090A0C0F, 0x1012130C,},
        {}
 };
 
@@ -42,10 +42,10 @@ static const struct board_specific_parameters udimm2[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 0, 4,   0xd, 0x0C0A0A00, 0x00000009,},
-       {2,  1666, 0, 4,   0xd, 0x0C0A0A00, 0x00000009,},
-       {2,  1900, 0, 4,   0xe, 0x0D0C0B00, 0x0000000A,},
-       {2,  2200, 0, 4,   0xe, 0x0D0C0B00, 0x0000000A,},
+       {2,  1350, 0, 8,   0xd, 0x0C0A0A00, 0x00000009,},
+       {2,  1666, 0, 8,   0xd, 0x0C0A0A00, 0x00000009,},
+       {2,  1900, 0, 8,   0xe, 0x0D0C0B00, 0x0000000A,},
+       {2,  2200, 0, 8,   0xe, 0x0D0C0B00, 0x0000000A,},
        {}
 };
 
@@ -55,10 +55,10 @@ static const struct board_specific_parameters rdimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 0, 4,     6, 0x0708090B, 0x0C0D0E09,},
-       {2,  1666, 0, 4,     7, 0x08090A0C, 0x0D0F100B,},
-       {2,  1900, 0, 4,     7, 0x09090B0D, 0x0E10120B,},
-       {2,  2200, 0, 4,     8, 0x090A0C0F, 0x1012130C,},
+       {2,  1350, 0, 8,     6, 0x0708090B, 0x0C0D0E09,},
+       {2,  1666, 0, 8,     7, 0x08090A0C, 0x0D0F100B,},
+       {2,  1900, 0, 8,     7, 0x09090B0D, 0x0E10120B,},
+       {2,  2200, 0, 8,     8, 0x090A0C0F, 0x1012130C,},
        {}
 };
 
@@ -69,10 +69,10 @@ static const struct board_specific_parameters rdimm2[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 0, 4,     6, 0x0708090B, 0x0C0D0E09,},
-       {2,  1666, 0, 4,     7, 0x0B0A090C, 0x0D0F100B,},
-       {2,  1900, 0, 4,     7, 0x09090B0D, 0x0E10120B,},
-       {2,  2200, 0, 4,     8, 0x090A0C0F, 0x1012130C,},
+       {2,  1350, 0, 8,     6, 0x0708090B, 0x0C0D0E09,},
+       {2,  1666, 0, 8,     7, 0x0B0A090C, 0x0D0F100B,},
+       {2,  1900, 0, 8,     7, 0x09090B0D, 0x0E10120B,},
+       {2,  2200, 0, 8,     8, 0x090A0C0F, 0x1012130C,},
        {}
 };
 
index b3c6306b8f3c60ea979b5a716f027f1000c08b5f..8d5a49061ce95ef4d421635b0d479141cef977d9 100644 (file)
@@ -28,10 +28,10 @@ static const struct board_specific_parameters udimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 0, 4,     6, 0x0708090B, 0x0C0D0E09,},
-       {2,  1666, 0, 5,     9, 0x090A0B0E, 0x0F11110C,},
-       {2,  1900, 0, 6,   0xA, 0x0B0C0E11, 0x1214140F,},
-       {2,  2300, 0, 6,   0xB, 0x0C0D0F12, 0x14161610,},
+       {2,  1350, 0, 8,     6, 0x0708090B, 0x0C0D0E09,},
+       {2,  1666, 0, 10,    9, 0x090A0B0E, 0x0F11110C,},
+       {2,  1900, 0, 12,  0xA, 0x0B0C0E11, 0x1214140F,},
+       {2,  2300, 0, 12,  0xB, 0x0C0D0F12, 0x14161610,},
        {}
 };
 
@@ -42,10 +42,10 @@ static const struct board_specific_parameters udimm2[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 0, 4,   0xd, 0x0C0A0A00, 0x00000009,},
-       {2,  1666, 0, 4,   0xd, 0x0C0A0A00, 0x00000009,},
-       {2,  1900, 0, 4,   0xe, 0x0D0C0B00, 0x0000000A,},
-       {2,  2200, 0, 4,   0xe, 0x0D0C0B00, 0x0000000A,},
+       {2,  1350, 0, 8,   0xd, 0x0C0A0A00, 0x00000009,},
+       {2,  1666, 0, 8,   0xd, 0x0C0A0A00, 0x00000009,},
+       {2,  1900, 0, 8,   0xe, 0x0D0C0B00, 0x0000000A,},
+       {2,  2200, 0, 8,   0xe, 0x0D0C0B00, 0x0000000A,},
        {}
 };
 
@@ -55,10 +55,10 @@ static const struct board_specific_parameters rdimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 0, 4,     6, 0x0708090B, 0x0C0D0E09,},
-       {2,  1666, 0, 4,     7, 0x08090A0C, 0x0D0F100B,},
-       {2,  1900, 0, 4,     7, 0x09090B0D, 0x0E10120B,},
-       {2,  2200, 0, 4,     8, 0x090A0C0F, 0x1012130C,},
+       {2,  1350, 0, 8,     6, 0x0708090B, 0x0C0D0E09,},
+       {2,  1666, 0, 8,     7, 0x08090A0C, 0x0D0F100B,},
+       {2,  1900, 0, 8,     7, 0x09090B0D, 0x0E10120B,},
+       {2,  2200, 0, 8,     8, 0x090A0C0F, 0x1012130C,},
        {}
 };
 
@@ -69,10 +69,10 @@ static const struct board_specific_parameters rdimm2[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 0, 4,     6, 0x0708090B, 0x0C0D0E09,},
-       {2,  1666, 0, 4,     7, 0x0B0A090C, 0x0D0F100B,},
-       {2,  1900, 0, 4,     7, 0x09090B0D, 0x0E10120B,},
-       {2,  2200, 0, 4,     8, 0x090A0C0F, 0x1012130C,},
+       {2,  1350, 0, 8,     6, 0x0708090B, 0x0C0D0E09,},
+       {2,  1666, 0, 8,     7, 0x0B0A090C, 0x0D0F100B,},
+       {2,  1900, 0, 8,     7, 0x09090B0D, 0x0E10120B,},
+       {2,  2200, 0, 8,     8, 0x090A0C0F, 0x1012130C,},
        {}
 };
 
index 2d4d10f351a1082a8eabc47ce19fc132e6314829..912d6a950f8c4653e222797c599f2e8b91a54020 100644 (file)
@@ -35,18 +35,18 @@ static const struct board_specific_parameters udimm0[] = {
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |
         */
 #if defined(CONFIG_SYS_FSL_DDR4)
-       {2,  1666,  0,  4,  7,  0x0808090B,  0x0C0D0E0A,},
-       {2,  1900,  0,  4,  6,  0x08080A0C,  0x0D0E0F0A,},
-       {1,  1666,  0,  4,  6,  0x0708090B,  0x0C0D0E09,},
-       {1,  1900,  0,  4,  6,  0x08080A0C,  0x0D0E0F0A,},
-       {1,  2200,  0,  4,  7,  0x08090A0D,  0x0F0F100C,},
+       {2,  1666,  0,  8,  7,  0x0808090B,  0x0C0D0E0A,},
+       {2,  1900,  0,  8,  6,  0x08080A0C,  0x0D0E0F0A,},
+       {1,  1666,  0,  8,  6,  0x0708090B,  0x0C0D0E09,},
+       {1,  1900,  0,  8,  6,  0x08080A0C,  0x0D0E0F0A,},
+       {1,  2200,  0,  8,  7,  0x08090A0D,  0x0F0F100C,},
 #elif defined(CONFIG_SYS_FSL_DDR3)
-       {2,  833,   0,  4,  6,  0x06060607,  0x08080807,},
-       {2,  1350,  0,  4,  7,  0x0708080A,  0x0A0B0C09,},
-       {2,  1666,  0,  4,  7,  0x0808090B,  0x0C0D0E0A,},
-       {1,  833,   0,  4,  6,  0x06060607,  0x08080807,},
-       {1,  1350,  0,  4,  7,  0x0708080A,  0x0A0B0C09,},
-       {1,  1666,  0,  4,  7,  0x0808090B,  0x0C0D0E0A,},
+       {2,  833,   0,  8,  6,  0x06060607,  0x08080807,},
+       {2,  1350,  0,  8,  7,  0x0708080A,  0x0A0B0C09,},
+       {2,  1666,  0,  8,  7,  0x0808090B,  0x0C0D0E0A,},
+       {1,  833,   0,  8,  6,  0x06060607,  0x08080807,},
+       {1,  1350,  0,  8,  7,  0x0708080A,  0x0A0B0C09,},
+       {1,  1666,  0,  8,  7,  0x0808090B,  0x0C0D0E0A,},
 #else
 #error DDR type not defined
 #endif
index adf9fd5f78b448cb010cb2a5493abe9b347570f4..60ab9ff8ade08a6d775656842098d9d0903ce0a4 100644 (file)
@@ -34,12 +34,12 @@ static const struct board_specific_parameters udimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl |
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |
         */
-       {2,  833,   0,  4,  6,  0x06060607,  0x08080807,},
-       {2,  1350,  0,  4,  7,  0x0708080A,  0x0A0B0C09,},
-       {2,  1666,  0,  4,  7,  0x0808090B,  0x0C0D0E0A,},
-       {1,  833,   0,  4,  6,  0x06060607,  0x08080807,},
-       {1,  1350,  0,  4,  7,  0x0708080A,  0x0A0B0C09,},
-       {1,  1666,  0,  4,  7,  0x0808090B,  0x0C0D0E0A,},
+       {2,  833,   0,  8,  6,  0x06060607,  0x08080807,},
+       {2,  1350,  0,  8,  7,  0x0708080A,  0x0A0B0C09,},
+       {2,  1666,  0,  8,  7,  0x0808090B,  0x0C0D0E0A,},
+       {1,  833,   0,  8,  6,  0x06060607,  0x08080807,},
+       {1,  1350,  0,  8,  7,  0x0708080A,  0x0A0B0C09,},
+       {1,  1666,  0,  8,  7,  0x0808090B,  0x0C0D0E0A,},
        {}
 };
 
index a6e1673525f5d3cc50f1c1e2ab2e3f610c5c8434..1e087460cb9f27caf1c6437e73347c872d86ecfc 100644 (file)
@@ -29,18 +29,18 @@ static const struct board_specific_parameters udimm0[] = {
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |
         */
 #ifdef CONFIG_SYS_FSL_DDR4
-       {2,  1666, 0, 4,     7, 0x0808090B, 0x0C0D0E0A,},
-       {2,  1900, 0, 4,     6, 0x08080A0C, 0x0D0E0F0A,},
-       {1,  1666, 0, 4,     6, 0x0708090B, 0x0C0D0E09,},
-       {1,  1900, 0, 4,     6, 0x08080A0C, 0x0D0E0F0A,},
-       {1,  2200, 0, 4,     7, 0x08090A0D, 0x0F0F100C,},
+       {2,  1666, 0, 8,     7, 0x0808090B, 0x0C0D0E0A,},
+       {2,  1900, 0, 8,     6, 0x08080A0C, 0x0D0E0F0A,},
+       {1,  1666, 0, 8,     6, 0x0708090B, 0x0C0D0E09,},
+       {1,  1900, 0, 8,     6, 0x08080A0C, 0x0D0E0F0A,},
+       {1,  2200, 0, 8,     7, 0x08090A0D, 0x0F0F100C,},
 #elif defined(CONFIG_SYS_FSL_DDR3)
-       {2,  833,  0, 4,     6, 0x06060607, 0x08080807,},
-       {2,  1350, 0, 4,     7, 0x0708080A, 0x0A0B0C09,},
-       {2,  1666, 0, 4,     7, 0x0808090B, 0x0C0D0E0A,},
-       {1,  833,  0, 4,     6, 0x06060607, 0x08080807,},
-       {1,  1350, 0, 4,     7, 0x0708080A, 0x0A0B0C09,},
-       {1,  1666, 0, 4,     7, 0x0808090B, 0x0C0D0E0A,},
+       {2,  833,  0, 8,     6, 0x06060607, 0x08080807,},
+       {2,  1350, 0, 8,     7, 0x0708080A, 0x0A0B0C09,},
+       {2,  1666, 0, 8,     7, 0x0808090B, 0x0C0D0E0A,},
+       {1,  833,  0, 8,     6, 0x06060607, 0x08080807,},
+       {1,  1350, 0, 8,     7, 0x0708080A, 0x0A0B0C09,},
+       {1,  1666, 0, 8,     7, 0x0808090B, 0x0C0D0E0A,},
 #else
 #error DDR type not defined
 #endif
index b9c02f7fe0fd9b402d44b9604e6f4821568eb0a7..012991cf469f978a1cf7c384df7de330e5c52444 100644 (file)
@@ -29,20 +29,20 @@ static const struct board_specific_parameters udimm0[] = {
         * ranks| mhz| GB  |adjst| start |   ctl2
         */
 #ifdef CONFIG_SYS_FSL_DDR4
-       {2,  1600, 4, 4,     6, 0x07090A0c, 0x0e0f100a},
+       {2,  1600, 4, 8,     6, 0x07090A0c, 0x0e0f100a},
 #elif defined(CONFIG_SYS_FSL_DDR3)
-       {2,  833,  4, 4,     6, 0x06060607, 0x08080807},
-       {2,  833,  0, 4,     6, 0x06060607, 0x08080807},
-       {2,  1350, 4, 4,     7, 0x0708080A, 0x0A0B0C09},
-       {2,  1350, 0, 4,     7, 0x0708080A, 0x0A0B0C09},
-       {2,  1666, 4, 4,     7, 0x0808090B, 0x0C0D0E0A},
-       {2,  1666, 0, 4,     7, 0x0808090B, 0x0C0D0E0A},
-       {1,  833,  4, 4,     6, 0x06060607, 0x08080807},
-       {1,  833,  0, 4,     6, 0x06060607, 0x08080807},
-       {1,  1350, 4, 4,     7, 0x0708080A, 0x0A0B0C09},
-       {1,  1350, 0, 4,     7, 0x0708080A, 0x0A0B0C09},
-       {1,  1666, 4, 4,     7, 0x0808090B, 0x0C0D0E0A},
-       {1,  1666, 0, 4,     7, 0x0808090B, 0x0C0D0E0A},
+       {2,  833,  4, 8,     6, 0x06060607, 0x08080807},
+       {2,  833,  0, 8,     6, 0x06060607, 0x08080807},
+       {2,  1350, 4, 8,     7, 0x0708080A, 0x0A0B0C09},
+       {2,  1350, 0, 8,     7, 0x0708080A, 0x0A0B0C09},
+       {2,  1666, 4, 8,     7, 0x0808090B, 0x0C0D0E0A},
+       {2,  1666, 0, 8,     7, 0x0808090B, 0x0C0D0E0A},
+       {1,  833,  4, 8,     6, 0x06060607, 0x08080807},
+       {1,  833,  0, 8,     6, 0x06060607, 0x08080807},
+       {1,  1350, 4, 8,     7, 0x0708080A, 0x0A0B0C09},
+       {1,  1350, 0, 8,     7, 0x0708080A, 0x0A0B0C09},
+       {1,  1666, 4, 8,     7, 0x0808090B, 0x0C0D0E0A},
+       {1,  1666, 0, 8,     7, 0x0808090B, 0x0C0D0E0A},
 #else
 #error DDR type not defined
 #endif
index 9c26fdf3bd65450f14daa830b5d26a8eaed5c008..255ab2c543311dbe9b1550b4342364820c5c638d 100644 (file)
@@ -28,17 +28,17 @@ static const struct board_specific_parameters udimm0[] = {
         *   num|  hi| rank|  clk| wrlvl | wrlvl | wrlvl |
         * ranks| mhz| GB  |adjst| start | ctl2  | ctl3  |
         */
-       {2,  1200,  0,  5,  7,  0x0708090a,  0x0b0c0d09},
-       {2,  1400,  0,  5,  7,  0x08090a0c,  0x0d0e0f0a},
-       {2,  1700,  0,  5,  8,  0x090a0b0c,  0x0e10110c},
-       {2,  1900,  0,  5,  8,  0x090b0c0f,  0x1012130d},
-       {2,  2140,  0,  5,  8,  0x090b0c0f,  0x1012130d},
-       {1,  1200,  0,  5,  7,  0x0808090a,  0x0b0c0c0a},
-       {1,  1500,  0,  5,  6,  0x07070809,  0x0a0b0b09},
-       {1,  1600,  0,  5,  8,  0x090b0b0d,  0x0d0e0f0b},
-       {1,  1700,  0,  4,  8,  0x080a0a0c,  0x0c0d0e0a},
-       {1,  1900,  0,  5,  8,  0x090a0c0d,  0x0e0f110c},
-       {1,  2140,  0,  4,  8,  0x090a0b0d,  0x0e0f110b},
+       {2,  1200,  0, 10,  7,  0x0708090a,  0x0b0c0d09},
+       {2,  1400,  0, 10,  7,  0x08090a0c,  0x0d0e0f0a},
+       {2,  1700,  0, 10,  8,  0x090a0b0c,  0x0e10110c},
+       {2,  1900,  0, 10,  8,  0x090b0c0f,  0x1012130d},
+       {2,  2140,  0, 10,  8,  0x090b0c0f,  0x1012130d},
+       {1,  1200,  0, 10,  7,  0x0808090a,  0x0b0c0c0a},
+       {1,  1500,  0, 10,  6,  0x07070809,  0x0a0b0b09},
+       {1,  1600,  0, 10,  8,  0x090b0b0d,  0x0d0e0f0b},
+       {1,  1700,  0,  8,  8,  0x080a0a0c,  0x0c0d0e0a},
+       {1,  1900,  0, 10,  8,  0x090a0c0d,  0x0e0f110c},
+       {1,  2140,  0,  8,  8,  0x090a0b0d,  0x0e0f110b},
        {}
 };
 
@@ -49,15 +49,15 @@ static const struct board_specific_parameters rdimm0[] = {
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |
         */
        /* TODO: need tuning these parameters if RDIMM is used */
-       {4,  1350, 0, 5,     9, 0x08070605, 0x06070806},
-       {4,  1666, 0, 5,    11, 0x0a080706, 0x07090906},
-       {4,  2140, 0, 5,    12, 0x0b090807, 0x080a0b07},
-       {2,  1350, 0, 5,     9, 0x08070605, 0x06070806},
-       {2,  1666, 0, 5,    11, 0x0a090806, 0x08090a06},
-       {2,  2140, 0, 5,    12, 0x0b090807, 0x080a0b07},
-       {1,  1350, 0, 5,     9, 0x08070605, 0x06070806},
-       {1,  1666, 0, 5,    11, 0x0a090806, 0x08090a06},
-       {1,  2140, 0, 4,    12, 0x0b090807, 0x080a0b07},
+       {4,  1350, 0, 10,     9, 0x08070605, 0x06070806},
+       {4,  1666, 0, 10,    11, 0x0a080706, 0x07090906},
+       {4,  2140, 0, 10,    12, 0x0b090807, 0x080a0b07},
+       {2,  1350, 0, 10,     9, 0x08070605, 0x06070806},
+       {2,  1666, 0, 10,    11, 0x0a090806, 0x08090a06},
+       {2,  2140, 0, 10,    12, 0x0b090807, 0x080a0b07},
+       {1,  1350, 0, 10,     9, 0x08070605, 0x06070806},
+       {1,  1666, 0, 10,    11, 0x0a090806, 0x08090a06},
+       {1,  2140, 0,  8,    12, 0x0b090807, 0x080a0b07},
        {}
 };
 
index 08cbb606d5e8055cb91d5f574f6ebf20380d736d..175cf56a0942344552933092a640c2daa740f3d9 100644 (file)
@@ -28,16 +28,16 @@ static const struct board_specific_parameters udimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl |
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |
         */
-       {2,  1200, 2, 5,     7, 0x0808090a, 0x0b0c0c0a},
-       {2,  1500, 2, 5,     6, 0x07070809, 0x0a0b0b09},
-       {2,  1600, 2, 5,     8, 0x0808070b, 0x0c0d0e0a},
-       {2,  1700, 2, 4,     7, 0x080a0a0c, 0x0c0d0e0a},
-       {2,  1900, 0, 5,     7, 0x0808080c, 0x0b0c0c09},
-       {1,  1200, 2, 5,     7, 0x0808090a, 0x0b0c0c0a},
-       {1,  1500, 2, 5,     6, 0x07070809, 0x0a0b0b09},
-       {1,  1600, 2, 5,     8, 0x0808070b, 0x0c0d0e0a},
-       {1,  1700, 2, 4,     7, 0x080a0a0c, 0x0c0d0e0a},
-       {1,  1900, 0, 5,     7, 0x0808080c, 0x0b0c0c09},
+       {2,  1200, 2, 10,     7, 0x0808090a, 0x0b0c0c0a},
+       {2,  1500, 2, 10,     6, 0x07070809, 0x0a0b0b09},
+       {2,  1600, 2, 10,     8, 0x0808070b, 0x0c0d0e0a},
+       {2,  1700, 2,  8,     7, 0x080a0a0c, 0x0c0d0e0a},
+       {2,  1900, 0, 10,     7, 0x0808080c, 0x0b0c0c09},
+       {1,  1200, 2, 10,     7, 0x0808090a, 0x0b0c0c0a},
+       {1,  1500, 2, 10,     6, 0x07070809, 0x0a0b0b09},
+       {1,  1600, 2, 10,     8, 0x0808070b, 0x0c0d0e0a},
+       {1,  1700, 2,  8,     7, 0x080a0a0c, 0x0c0d0e0a},
+       {1,  1900, 0, 10,     7, 0x0808080c, 0x0b0c0c09},
        {}
 };
 
index 4d0e3c497db2a6cff4b5b6545e4509a33f3da185..0b0cc9af39a094b31278461d7ef916f601b8d165 100644 (file)
@@ -31,16 +31,16 @@ static const struct board_specific_parameters udimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl | cpo  |wrdata|2T
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
         */
-       {2,  1350, 4, 4,     8, 0x0809090b, 0x0c0c0d0a,   0xff,    2,  0},
-       {2,  1350, 0, 5,     7, 0x0709090b, 0x0c0c0d09,   0xff,    2,  0},
-       {2,  1666, 4, 4,     8, 0x080a0a0d, 0x0d10100b,   0xff,    2,  0},
-       {2,  1666, 0, 5,     7, 0x080a0a0c, 0x0d0d0e0a,   0xff,    2,  0},
-       {2,  1900, 0, 4,     8, 0x090a0b0e, 0x0f11120c,   0xff,    2,  0},
-       {2,  2140, 0, 4,     8, 0x090a0b0e, 0x0f11120c,   0xff,    2,  0},
-       {1,  1350, 0, 5,     8, 0x0809090b, 0x0c0c0d0a,   0xff,    2,  0},
-       {1,  1700, 0, 5,     8, 0x080a0a0c, 0x0c0d0e0a,   0xff,    2,  0},
-       {1,  1900, 0, 4,     8, 0x080a0a0c, 0x0e0e0f0a,   0xff,    2,  0},
-       {1,  2140, 0, 4,     8, 0x090a0b0c, 0x0e0f100b,   0xff,    2,  0},
+       {2,  1350, 4,  8,     8, 0x0809090b, 0x0c0c0d0a,   0xff,    2,  0},
+       {2,  1350, 0, 10,     7, 0x0709090b, 0x0c0c0d09,   0xff,    2,  0},
+       {2,  1666, 4,  8,     8, 0x080a0a0d, 0x0d10100b,   0xff,    2,  0},
+       {2,  1666, 0, 10,     7, 0x080a0a0c, 0x0d0d0e0a,   0xff,    2,  0},
+       {2,  1900, 0,  8,     8, 0x090a0b0e, 0x0f11120c,   0xff,    2,  0},
+       {2,  2140, 0,  8,     8, 0x090a0b0e, 0x0f11120c,   0xff,    2,  0},
+       {1,  1350, 0, 10,     8, 0x0809090b, 0x0c0c0d0a,   0xff,    2,  0},
+       {1,  1700, 0, 10,     8, 0x080a0a0c, 0x0c0d0e0a,   0xff,    2,  0},
+       {1,  1900, 0,  8,     8, 0x080a0a0c, 0x0e0e0f0a,   0xff,    2,  0},
+       {1,  2140, 0,  8,     8, 0x090a0b0c, 0x0e0f100b,   0xff,    2,  0},
        {}
 };
 
@@ -50,15 +50,15 @@ static const struct board_specific_parameters rdimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl | cpo  |wrdata|2T
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3  |      |delay |
         */
-       {4,  1350, 0, 5,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
-       {4,  1666, 0, 5,    11, 0x0a080706, 0x07090906,   0xff,    2,  0},
-       {4,  2140, 0, 5,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
-       {2,  1350, 0, 5,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
-       {2,  1666, 0, 5,    11, 0x0a090806, 0x08090a06,   0xff,    2,  0},
-       {2,  2140, 0, 5,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
-       {1,  1350, 0, 5,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
-       {1,  1666, 0, 5,    11, 0x0a090806, 0x08090a06,   0xff,    2,  0},
-       {1,  2140, 0, 4,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
+       {4,  1350, 0, 10,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
+       {4,  1666, 0, 10,    11, 0x0a080706, 0x07090906,   0xff,    2,  0},
+       {4,  2140, 0, 10,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
+       {2,  1350, 0, 10,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
+       {2,  1666, 0, 10,    11, 0x0a090806, 0x08090a06,   0xff,    2,  0},
+       {2,  2140, 0, 10,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
+       {1,  1350, 0, 10,     9, 0x08070605, 0x06070806,   0xff,    2,  0},
+       {1,  1666, 0, 10,    11, 0x0a090806, 0x08090a06,   0xff,    2,  0},
+       {1,  2140, 0,  8,    12, 0x0b090807, 0x080a0b07,   0xff,    2,  0},
        {}
 };
 
index 7b854767e7a81814b08700c753678bed6005ec05..f01ebb22b573ba3a66ad85dbebe6dbaa9aff3a3a 100644 (file)
@@ -27,16 +27,16 @@ static const struct board_specific_parameters udimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {2,  1350, 4, 4,     8, 0x0809090b, 0x0c0c0d0a},
-       {2,  1350, 0, 5,     7, 0x0709090b, 0x0c0c0d09},
-       {2,  1666, 4, 4,     8, 0x080a0a0d, 0x0d10100b},
-       {2,  1666, 0, 5,     7, 0x080a0a0c, 0x0d0d0e0a},
-       {2,  1900, 0, 4,     8, 0x090a0b0e, 0x0f11120c},
-       {2,  2140, 0, 4,     8, 0x090a0b0e, 0x0f11120c},
-       {1,  1350, 0, 5,     8, 0x0809090b, 0x0c0c0d0a},
-       {1,  1700, 0, 5,     8, 0x080a0a0c, 0x0c0d0e0a},
-       {1,  1900, 0, 4,     8, 0x080a0a0c, 0x0e0e0f0a},
-       {1,  2140, 0, 4,     8, 0x090a0b0c, 0x0e0f100b},
+       {2,  1350, 4,  8,     8, 0x0809090b, 0x0c0c0d0a},
+       {2,  1350, 0, 10,     7, 0x0709090b, 0x0c0c0d09},
+       {2,  1666, 4,  8,     8, 0x080a0a0d, 0x0d10100b},
+       {2,  1666, 0, 10,     7, 0x080a0a0c, 0x0d0d0e0a},
+       {2,  1900, 0,  8,     8, 0x090a0b0e, 0x0f11120c},
+       {2,  2140, 0,  8,     8, 0x090a0b0e, 0x0f11120c},
+       {1,  1350, 0, 10,     8, 0x0809090b, 0x0c0c0d0a},
+       {1,  1700, 0, 10,     8, 0x080a0a0c, 0x0c0d0e0a},
+       {1,  1900, 0,  8,     8, 0x080a0a0c, 0x0e0e0f0a},
+       {1,  2140, 0,  8,     8, 0x090a0b0c, 0x0e0f100b},
        {}
 };
 
@@ -46,15 +46,15 @@ static const struct board_specific_parameters rdimm0[] = {
         *   num|  hi| rank|  clk| wrlvl |   wrlvl   |  wrlvl
         * ranks| mhz| GB  |adjst| start |   ctl2    |  ctl3
         */
-       {4,  1350, 0, 5,     9, 0x08070605, 0x06070806},
-       {4,  1666, 0, 5,    11, 0x0a080706, 0x07090906},
-       {4,  2140, 0, 5,    12, 0x0b090807, 0x080a0b07},
-       {2,  1350, 0, 5,     9, 0x08070605, 0x06070806},
-       {2,  1666, 0, 5,    11, 0x0a090806, 0x08090a06},
-       {2,  2140, 0, 5,    12, 0x0b090807, 0x080a0b07},
-       {1,  1350, 0, 5,     9, 0x08070605, 0x06070806},
-       {1,  1666, 0, 5,    11, 0x0a090806, 0x08090a06},
-       {1,  2140, 0, 4,    12, 0x0b090807, 0x080a0b07},
+       {4,  1350, 0, 10,     9, 0x08070605, 0x06070806},
+       {4,  1666, 0, 10,    11, 0x0a080706, 0x07090906},
+       {4,  2140, 0, 10,    12, 0x0b090807, 0x080a0b07},
+       {2,  1350, 0, 10,     9, 0x08070605, 0x06070806},
+       {2,  1666, 0, 10,    11, 0x0a090806, 0x08090a06},
+       {2,  2140, 0, 10,    12, 0x0b090807, 0x080a0b07},
+       {1,  1350, 0, 10,     9, 0x08070605, 0x06070806},
+       {1,  1666, 0, 10,    11, 0x0a090806, 0x08090a06},
+       {1,  2140, 0,  8,    12, 0x0b090807, 0x080a0b07},
        {}
 };